CN221409682U - 一种显示模组和显示装置 - Google Patents
一种显示模组和显示装置 Download PDFInfo
- Publication number
- CN221409682U CN221409682U CN202322953791.7U CN202322953791U CN221409682U CN 221409682 U CN221409682 U CN 221409682U CN 202322953791 U CN202322953791 U CN 202322953791U CN 221409682 U CN221409682 U CN 221409682U
- Authority
- CN
- China
- Prior art keywords
- redundant
- transistor
- pixel
- sub
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000011148 porous material Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 28
- 238000012360 testing method Methods 0.000 description 7
- 229920001621 AMOLED Polymers 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本公开提供一种显示模组和显示装置,属于显示技术领域,本公开的显示模组具有显示区和开孔区;其特征在于,显示区包括第一显示区和第二显示区,第二显示区位于第一显示区和开孔区之间,且包围开孔区;显示模组包括衬底基板,以及设置在衬底基板且位于第一显示区的多个子像素单元、位于第二显示区的多个冗余子像素单元、以及位于开孔区的过孔;冗余子像素单元将子像素单元与过孔隔绝;冗余子像素单元包括冗余子像素和与冗余子像素对应设置的冗余像素驱动电路;至少部分冗余像素驱动电路中的冗余开关晶体管在其控制极被加载工作电平时,无法将数据电压信号写入。
Description
技术领域
本公开属于显示技术领域,具体涉及一种显示模组和显示装置。
背景技术
随着显示技术的不断迭代升级,当前有机电激光显示(Organic Light-EmittingDiode,OLED)已开始逐渐取代液晶显示(Liquid Crystal Display,LCD)成为了各类屏幕的优选。然而,一块优质的显示屏,不仅要满足日常条件下的使用,而且更要通过极端环境下的信赖性测试。
发明人发现:如图1所示,在有效显示(Active Area,AA)区内携带过孔的显示产品,在高温、高湿环境的信赖性测试中容易出现显示云纹(mura),从而影响显示屏的质量。
实用新型内容
本公开旨在至少解决现有技术中存在的技术问题之一,提供一种显示模组和显示装置。
第一方面,解决本公开技术问题所采用的技术方案是一种显示模组,具有显示区和开孔区;所述显示区包括第一显示区和第二显示区,所述第二显示区位于所述第一显示区和所述开孔区之间,且包围所述开孔区;所述显示模组包括衬底基板,以及设置在所述衬底基板且位于所述第一显示区的多个子像素单元、位于所述第二显示区的多个冗余子像素单元、以及位于所述开孔区的过孔;所述冗余子像素单元将所述子像素单元与所述过孔隔绝;
所述冗余子像素单元包括冗余子像素和与所述冗余子像素对应设置的冗余像素驱动电路;至少部分冗余像素驱动电路中的冗余开关晶体管在其控制极被加载工作电平时,无法将数据电压信号写入。
在一些实施例中,至少部分所述冗余像素驱动电路中的冗余开关晶体管的有源层断开设置。
在一些实施例中,对于中心到所述开孔区边缘的最短距离小于或者等于第一预设值的所述冗余子像素单元,其中的所述冗余开关晶体管的有源层断开设置。
在一些实施例中,所述冗余子像素单元包括沿第二方向相对设置的第一侧边和第二侧边,所述第一侧边相比所述第二侧边更靠近所述冗余开关晶体管;
对于所述第一侧边在所述衬底基板上的正投影位于所述开孔区和所述第二显示区的交界位置的冗余子像素单元,其中的所述冗余开关晶体管的有源层断开设置。
在一些实施例中,所述显示模组还包括多条栅线和多条数据线,多条所述栅线和多条所述数据线交叉设置并限定出多个所述子像素单元和多个所述冗余子像素单元;所述第二方向为所述数据线的延伸方向;或者,所述第二方向为所述栅线的延伸方向。
在一些实施例中,对于到所述开孔区边缘的距离小于或者等于第二预设值的冗余开关晶体管,其有源层断开设置。
在一些实施例中,所述冗余开关晶体管的有源层包括源极接触区、漏极接触区和夹设在所述源极接触区和所述漏极接触区之间的沟道区;
所述冗余开关晶体管的有源层的沟道区断开设置。
在一些实施例中,所述冗余开关晶体管的有源层包括源极接触区、漏极接触区和夹设在所述源极接触区和所述漏极接触区之间的沟道区;
所述冗余开关晶体管的有源层的所述源极接触区和/或所述漏极接触区断开设置。
在一些实施例中,所述数据线与所述开关晶体管的有源层的源极接触区断连。
在一些实施例中,所述显示模组包括衬底基板,依次设置在所述衬底基板上的半导体层,第一导电层和第二导电层;
所述冗余开关晶体管的有源层位于所述半导体层;
所述冗余开关晶体管的控制极位于所述第一导电层;
所述数据线位于所述第二导电层;
所述第一导电层和所述第二导电层之间设置有至少一层绝缘层,至少一层所述绝缘层将所述数据线与所述冗余开关晶体管的有源层的源极接触区断开。
在一些实施例中,所述子像素单元包括子像素和与所述子像素对应设置的像素驱动电路;
所述像素驱动电路和所述冗余像素驱动电路的结构相同,且所述像素驱动电路中各个晶体管的排布方式与所述冗余像素驱动电路中的各个晶体管的排布方式相同。
在一些实施例中,所述冗余子像素单元包括沿第二方向相对设置的第一侧边和第二侧边;
所述冗余像素驱动电路至少包括冗余开关晶体管、冗余驱动晶体管、冗余第一发光控制晶体管、冗余第二发光控制晶体管、冗余第一复位晶体管、冗余第二复位晶体管、冗余第三复位晶体管和存储电容;
所述冗余第三复位晶体管的沟道区在所述衬底基板上的正投影,相比所述冗余像素驱动电路中除了所述冗余第三复位晶体管之外其他的晶体管的沟道区在所述衬底基板上的正投影更靠近所述第一侧边在所述衬底基板上的正投影;
所述冗余开关晶体管的沟道区在所述衬底基板上的正投影,位于所述冗余第三复位晶体管的沟道区在所述衬底基板上的正投影远离所述第一侧边在所述衬底基板上的正投影的一侧;
所述冗余第一发光控制晶体管和所述冗余第二发光控制晶体管的沟道区在所述衬底基板上的正投影,均位于所述冗余开关晶体管的沟道区在所述衬底基板上的正投影远离所述第一侧边在所述衬底基板上的正投影的一侧;
所述冗余第一复位晶体管和所述冗余第二复位晶体管的沟道区在所述衬底基板上的正投影,均位于所述冗余第一发光控制晶体管和所述冗余第二发光控制晶体管的沟道区在所述衬底基板上的正投影远离所述第一侧边在所述衬底基板上的正投影的一侧。
在一些实施例中,所述冗余像素驱动电路中至少部分晶体管的有源层的源极接触区复用为对应晶体管的源极,漏极接触区复用为对应晶体管的漏极。
第二方面,本公开实施例还提供了一种显示装置,包括如上述第一方面中任一项所述的显示模组。
附图说明
图1为现有的在高温、高湿环境的信赖性测试中所出现的显示mura的效果图;
图2a为本公开实施例中显示模组的区域划分示意图;
图2b为本公开实施例中显示模组的结构示意图;
图3为本公开实施例提供的示例一、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图;
图4为本公开实施例提供的示例二、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图;
图5为本公开实施例提供的一种示例性的冗余开关晶体管的分布示意图;
图6为本公开实施例提供的示例三、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图;
图7a为本公开实施例提供的一种示例性的栅线和数据线交叉限定子像素单元的示意图;
图7b为本公开实施例提供的另一种示例性的栅线和数据线交叉限定子像素单元的示意图;
图8a为本公开实施例提供的示例四、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图;
图8b为本公开实施例提供的示例五、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图;
图8c为本公开实施例提供的示例六、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图;
图9为本公开实施例提供的冗余开关晶体管的有源层的沟道区断开的示意图;
图10为本公开实施例提供的冗余开关晶体管的有源层的源极接触区断开的示意图;
图11为本公开实施例提供的冗余开关晶体管的有源层的漏极接触区断开的示意图;
图12为本公开实施例提供的一种示例性的冗余像素驱动电路的电路图;
图13a为本公开实施例提供的一种示例性的半导体层、第一导电层和第二导电层叠置的平面图;
图13b为图13a结构AA’方向上的截面简图。
其中附图标记为:AA、显示区;PP、开孔区;AA1、第一显示区;AA2、第二显示区;1、衬底基板;10、子像素单元;101、像素驱动电路;102、子像素;20、冗余子像素单元;201、冗余像素驱动电路;202、冗余子像素;V、过孔;T4、冗余开关晶体管;T3、冗余驱动晶体管;T5、冗余第一发光控制晶体管;T6、冗余第二发光控制晶体管;T1、冗余第一复位晶体管;T8、冗余第二复位晶体管;T7、冗余第三复位晶体管;T2、冗余阈值补偿晶体管;Cst、存储电容;X、第一方向;Y、第二方向;21、第一侧边;22、第二侧边;23、第三侧部;24、第四侧边;Gate、栅线;Data、数据线;31、半导体层;32、第一导电层;33、第二导电层;34、绝缘层;VDD、第一电源电压端;VSS、第二电源电压端;EM1、第一发光控制信号线;EM2、第一发光控制信号线;Reset1(n)、第一复位控制信号线;Reset2(n)、第二复位控制信号线。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围,而是仅仅表示本公开的选定实施例。基于本公开的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
在本公开中提及的“多个或者若干个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
在相关技术中,对于一些OLED显示产品,例如手机等等,内部通常设置有拍照设备和感测设备等,如摄像头、红外传感器等。这些设备往往安装在位于有效显示AA区内的过孔中。如图1所示,摄像头安装在手机屏幕AA区上方的过孔中。然而,这种在AA区内部携带过孔的显示产品,在高温、高湿环境(例如85℃,85%湿度)的信赖性测试中容易出现显示mura,从而影响显示屏的质量。
鉴于此,本公开实施例提供了一种显示模组,其通过对位于过孔附近的冗余像素驱动电路进行设计,从而改善显示产品在信赖性测试中的mura问题,大幅提高显示产品的可靠性品质。
下面对本公开实施例中显示模组的具体结构进行详细说明。
图2a为本公开实施例中显示模组的区域划分示意图,如图2a所示,该显示模组具有显示区AA和开孔区PP,其中显示区AA包括第一显示区AA1和第二显示区AA2,第二显示区AA2位于第一显示区AA1和开孔区PP之间,且包围开孔区PP。
第一显示区AA1主要设置子像素单元10;第二显示区AA2主要设置冗余子像素单元20;开孔区PP主要开设过孔V,用于容纳如摄像头等拍摄设备。
示例性的,如图2a所示,开孔区PP位于显示区AA的内部,且被显示区AA环绕。具体为:第一显示区AA1环绕第二显示区AA2,第二显示区AA2环绕开孔区PP。
图2b为本公开实施例中显示模组的结构示意图,如图2b所示,显示模组包括衬底基板1,以及设置在衬底基板1且位于第一显示区AA1的多个子像素单元10、位于第二显示区AA2的多个冗余子像素单元20、以及位于开孔区PP的过孔V;冗余子像素单元20将子像素单元10与过孔V隔绝;冗余子像素单元20包括冗余子像素202和与冗余子像素202对应设置的冗余像素驱动电路201;至少部分冗余像素驱动电路201中的冗余开关晶体管T4(图中未示出)在其控制极被加载工作电平时,无法将数据电压信号写入。
示例性的,子像素单元10和冗余子像素单元20的尺寸相同和/或排布方式相同。
示例性的,子像素单元10包括子像素102和与子像素102对应设置的像素驱动电路101;子像素单元10中的像素驱动电路101和冗余子像素单元20中的冗余像素驱动电路201的结构相同。
示例性的,像素驱动电路101中各个晶体管的排布方式与冗余像素驱动电路201中的各个晶体管的排布方式相同。
本公开在开孔区PP外侧设置冗余子像素单元20,以隔绝过孔V与子像素单元10。通过冗余子像素单元20来保护子像素单元10,确保子像素单元10的稳定性。
示例性的,显示模组还包括多条栅线Gate和多条数据线Data。每条栅线Gate被配置为向与之电连接的子像素单元10和冗余子像素单元20提供扫描信号。每条数据线Data被配置为向与之连接的子像素单元10和冗余子像素单元20提供数据电压信号。
示例性的,冗余像素驱动电路201中至少包括多个冗余晶体管,其中多个冗余晶体管中至少包括冗余开关晶体管T4。
需要说明的是,一方面,由于冗余子像素单元20紧邻过孔V,导致冗余子像素单元20中的冗余开关晶体管T4的特性不太稳定,在高温、高湿环境中使用,阈值电压Vth极容易发生漂移。另一方面,在信赖性测试过程中,数据线Data提供的数据电压信号往往是显示黑态的高压信号,加之阈值电压Vth发生漂移,最终导致冗余开关晶体管T4极发生漏电现象,从而出现显示mura,影响显示屏的质量。
本公开中至少部分冗余像素驱动电路201中的冗余开关晶体管T4在其控制极被加载工作电平时,也即冗余开关晶体管T4响应于扫描信号时,无法将数据线Data提供的数据电压信号写入,也就避免了冗余开关晶体管T4发生漏电现象。因此即便冗余开关晶体管T4受自身特性影响,阈值电压Vth发生漂移,冗余开关晶体管T4也不会漏电,也就不会影响冗余子像素单元20和位于第一显示区AA1的子像素单元10,改善了信赖性测试中的mura问题,大幅提高产品的可靠性品质。
在一些实施例中,一种致使数据电压信号无法写入冗余开关晶体管T4的方案可以是:至少部分冗余像素驱动电路201中的冗余开关晶体管T4的有源层断开设置。
示例性的,图3为本公开实施例提供的示例一、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图,如图3所示,对于位于第二显示区AA2的每个冗余子像素单元20(也即图3中灰色填充部分),其中冗余像素驱动电路201中的冗余开关晶体管T4的有源层断开设置。
示例性的,冗余开关晶体管T4的有源层包括源极接触区、漏极接触区、以及夹设在源极接触区和漏极接触区之间的沟道区。冗余开关晶体管T4的有源层断开设置可以是源极接触区、漏极接触区和沟道区中的至少一者断开设置。
在一些实施例中,图4为本公开实施例提供的示例二、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图,如图4所示,对于中心到开孔区PP边缘的最短距离小于或者等于第一预设值的冗余子像素单元20(也即图4中灰色填充部分),其中的冗余开关晶体管T4的有源层断开设置。
这里,冗余子像素单元20的中心可以理解为冗余子像素单元20在衬底基板1上正投影的图案中心。
需要说明的是,冗余开关晶体管T4发生漏电的概率与该冗余开关晶体管T4靠近过孔V的距离相关,冗余开关晶体管T4越靠近过孔V,在极端环境下发生漏电的可能性越高。基于此,定义第一预设值的数据,例如为冗余子像素单元20长度的1/2,本公开不对具体数据进行具体限定。这样,无需位于第二显示区AA2的冗余开关晶体管T4的有源层都断开,只要中心距离开孔区PP边缘小于或者等于第一预设值的冗余子像素单元20中的冗余开关晶体管T4的有源层断开设置即可,既能够确保子像素单元10的稳定性,又能够避免冗余开关晶体管T4漏电造成的显示mura问题。
在一些实施例中,图5为本公开实施例提供的一种示例性的冗余开关晶体管的分布示意图,如图5所示,冗余子像素单元20包括沿第二方向Y相对设置的第一侧边21和第二侧边22,第一侧边21相比第二侧边22更靠近冗余开关晶体管T4。
图6为本公开实施例提供的示例三、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图,如图6所示,对于第一侧边21在衬底基板1上的正投影位于开孔区PP和第二显示区AA2的交界位置的冗余子像素单元20(也即图6中灰色填充部分),其中的冗余开关晶体管T4的有源层断开设置。
由于冗余开关晶体管T4越靠近过孔V,在极端环境下发生漏电的可能性越高。又因为,冗余子像素单元20中第一侧边21相比第二侧边22更靠近冗余开关晶体管T4,因此,第一侧边21在衬底基板1上的正投影位于开孔区PP和第二显示区AA2的交界位置的冗余子像素单元20,其中冗余开关晶体管T4发生漏电的可能性相比第二显示区AA2的其他冗余开关晶体管T4发生漏电的可能性更高。基于此,对于第一侧边21暴露于开孔区PP的冗余子像素单元20,其中的冗余开关晶体管T4的有源层断开设置,既能够确保子像素单元10的稳定性,又能够在很大程度上避免冗余开关晶体管T4漏电。
在一些实施例中,图7a为本公开实施例提供的一种示例性的栅线和数据线交叉限定子像素单元的示意图,图7b为本公开实施例提供的另一种示例性的栅线和数据线交叉限定子像素单元的示意图。
如图7a和图7b所示,显示模组还包括多条栅线Gate和多条数据线Data,多条栅线Gate和多条数据线Data交叉设置并限定出多个子像素单元10和多个冗余子像素单元20。
示例性的,如图7a所示,第二方向Y为数据线Data的延伸方向。
示例性的,如图7b所示,第二方向Y为栅线Gate的延伸方向。
在一些实施例中,如图5所示,冗余子像素单元20包括沿第二方向Y相对设置的第一侧边21和第二侧边22;沿第一方向X相对设置的第三侧边23和第四侧边24;第一侧边21相比第二侧边22更靠近冗余开关晶体管T4。下面以第二方向Y为栅线Gate的延伸方向,第二方向Y为数据线Data的延伸方向为例进行说明。
如图5所示,其示出了冗余像素驱动电路201中各个晶体管的半导体层31和栅极所在第一导电层32叠置的结构。冗余像素驱动电路201至少包括冗余开关晶体管T4、冗余驱动晶体管T3、冗余第一发光控制晶体管T5、冗余第二发光控制晶体管T6、冗余第一复位晶体管T1、冗余第二复位晶体管T8、冗余第三复位晶体管T7和存储电容Cst;冗余第三复位晶体管T7的沟道区在衬底基板1上的正投影,相比冗余像素驱动电路201中除了冗余第三复位晶体管T7之外其他的晶体管的沟道区在衬底基板1上的正投影更靠近第一侧边21在衬底基板1上的正投影;冗余开关晶体管T4的沟道区在衬底基板1上的正投影,位于冗余第三复位晶体管T7的沟道区在衬底基板1上的正投影远离第一侧边21在衬底基板1上的正投影的一侧;冗余第一发光控制晶体管T5和冗余第二发光控制晶体管T6的沟道区在衬底基板1上的正投影,均位于冗余开关晶体管T4的沟道区在衬底基板1上的正投影远离第一侧边21在衬底基板1上的正投影的一侧;冗余第一复位晶体管T1和冗余第二复位晶体管T8的沟道区在衬底基板1上的正投影,均位于冗余第一发光控制晶体管T5和冗余第二发光控制晶体管T6的沟道区在衬底基板1上的正投影远离第一侧边21在衬底基板1上的正投影的一侧。
采用本实施例中的晶体管分布,冗余开关晶体管T4位于冗余子像素单元20中靠近第一侧边21的左上角的位置或右上角的位置。
在一些实施例中,图8a为本公开实施例提供的示例四、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图,图8b为本公开实施例提供的示例五、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图,图8c为本公开实施例提供的示例六、冗余开关晶体管的有源层断开的冗余子像素单元的分布示意图。
如图8a所示,当冗余开关晶体管T4位于第一侧边21、第二侧边22、第三侧边23和第四侧边24所围成的虚拟四边形的右上角时,对于到开孔区PP边缘的距离小于或者等于第二预设值的冗余开关晶体管T4(也即图8a中灰色填充部分),其有源层断开设置。
示例性的,第二预设值例如为冗余子像素单元20宽度的1/2。
如图8b所示,当冗余开关晶体管T4位于第一侧边21、第二侧边22、第三侧边23和第四侧边24所围成的虚拟四边形的左上角时,对于到开孔区PP边缘的距离小于或者等于第二预设值的冗余开关晶体管T4(也即图8b中灰色填充部分),其有源层断开设置。
如图8c所示,沿第二方向Y延伸且穿过过孔V中心的参考线,将开孔区PP划分为第一子区PP-1和第二子区PP-2;对于第一子区PP-1和第二子区PP-2中更靠近第二子区PP-1的冗余子像素单元20,其中冗余开关晶体管T4位于第一侧边21、第二侧边22、第三侧边23和第四侧边24所围成的虚拟四边形的左上角;对于第一子区PP-1和第二子区PP-2中更靠近第一子区PP-1的冗余子像素单元20,其中冗余开关晶体管T4位于第一侧边21、第二侧边22、第三侧边23和第四侧边24所围成的虚拟四边形的右上角。对于到开孔区PP边缘的距离小于或者等于第二预设值的冗余开关晶体管T4(也即图8c中灰色填充部分),其有源层断开设置。
这里,冗余开关晶体管T4到开孔区PP边缘的距离可以理解为冗余开关晶体管T4的中心到开孔区PP边缘的最短距离;或者,也可以理解为冗余开关晶体管T4的边缘到开孔区PP边缘的最短距离;又或者,也可以理解为冗余开关晶体管T4的沟道区在衬底基板1上的正投影的中心到开孔区PP边缘的最短距离。
示例性的,第二预设值小于第一侧边21和第二侧边22之间的距离。第二预设值小于第三侧边23和第四侧边24之间的距离。
需要说明的是,冗余开关晶体管T4发生漏电的概率与该冗余开关晶体管T4靠近过孔V的距离相关,冗余开关晶体管T4越靠近过孔V,在极端环境下发生漏电的可能性越高。基于此,定义第二预设值的数据,本公开不进行具体限定。
在一些实施例中,图9为本公开实施例提供的冗余开关晶体管的有源层的沟道区断开的示意图,如图9所示,冗余开关晶体管T4的有源层包括源极接触区、漏极接触区和夹设在源极接触区和漏极接触区之间的沟道区;冗余开关晶体管T4的有源层的沟道区断开设置。
本实施例通过断开冗余开关晶体管T4的有源层的沟道区,以使数据电压信号无法写入冗余开关晶体管T4。
在一些实施例中,图10为本公开实施例提供的冗余开关晶体管的有源层的源极接触区断开的示意图,图11为本公开实施例提供的冗余开关晶体管的有源层的漏极接触区断开的示意图,如图10或图11所示,冗余开关晶体管T4的有源层包括源极接触区、漏极接触区和夹设在源极接触区和漏极接触区之间的沟道区。
示例性的,如图10所示,冗余开关晶体管T4的有源层的源极接触区断开设置。
示例性的,如图11所示,冗余开关晶体管T4的有源层的漏极接触区断开设置。
本实施例通过断开冗余开关晶体管T4的有源层的源极接触区和/或漏极接触区,以使数据电压信号无法写入冗余开关晶体管T4。
在一些实施例中,另一种致使数据电压信号无法写入冗余开关晶体管T4的方案还可以是:数据线Data与开关晶体管的有源层的源极接触区断连。
在一些实施例中,图12为本公开实施例提供的一种示例性的冗余像素驱动电路的电路图,如图12所示,冗余像素驱动电路201采用8T1C(也即8个晶体管1个电容)电路结构,具体包括冗余开关晶体管T4、冗余驱动晶体管T3、冗余第一发光控制晶体管T5、冗余第二发光控制晶体管T6、冗余第一复位晶体管T1、冗余第二复位晶体管T8、冗余第三复位晶体管T7、冗余阈值补偿晶体管T2和存储电容Cst。
需要说明的是,本公开实施例中所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件,由于采用的晶体管的源极和漏极是对称的,所以其源极、漏极是没有区别的。在本公开实施例及之后的描述中,为区分晶体管的源极和漏极,将其中一极称为第一极,另一极称为第二极,栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型,当采用P型晶体管时,第一极为P型晶体管的源极,第二极为P型晶体管的漏极,栅极输入低电平信号时,源漏极导通;当采用N型晶体管时,第一极为N型晶体管的源极,第二极为N型晶体管的漏极,栅极输入高电平信号时,源漏极导通。本公开实施例中冗余开关晶体管T4、冗余驱动晶体管T3、冗余第一发光控制晶体管T5、冗余第二发光控制晶体管T6、冗余第一复位晶体管T1、冗余第二复位晶体管T8、冗余第三复位晶体管T7和冗余阈值补偿晶体管T2均以P型晶体管为例进行具体说明。
如图12所示,冗余开关晶体管T4的第一极与数据线Data电连接以接收数据电压信号,冗余开关晶体管T4的第二极与冗余驱动晶体管T3的第一极电连接,冗余开关晶体管T4的控制极与本级栅线Gate(n)(或本行栅线Gate(n))电连接以接收扫描信号。
如图12所示,冗余驱动晶体管T3的第二极与冗余阈值补偿晶体管T2的第一极电连接,冗余驱动晶体管T3的控制极与冗余阈值补偿晶体管T2的第二极和存储电容Cst的第二极板电连接。
如图12所示,冗余第一发光控制晶体管T5的第一极与第一电源电压端VDD电连接,冗余第一发光控制晶体管T5的第二极与冗余驱动晶体管T3的第一极电连接,冗余第一发光控制晶体管T5的控制极与第一发光控制信号线EM1电连接。
如图12所示,冗余第二发光控制晶体管T6的第一极与冗余驱动晶体管T3的第二极电连接,冗余第二发光控制晶体管T6的第二极与发光器件的第一电极电连接,冗余第二发光控制晶体管T6的控制极与第二发光控制信号线EM2电连接。
示例性的,第一发光控制信号线EM1和第二发光控制信号线EM2可以相同。
如图12所示,冗余第一复位晶体管T1的第一极与第一复位电源端Vinit1电连接,冗余第一复位晶体管T1的第二极与冗余驱动晶体管T3的第二极电连接,冗余第一复位晶体管T1的控制极与第一复位控制信号线Reset1(n)电连接以接收第一子复位控制信号。
如图12所示,冗余第二复位晶体管T8的第一极与第二复位电源端Vinit2电连接,冗余第二复位晶体管T8的第二极与冗余驱动晶体管T3的第一极电连接,冗余第二复位晶体管T8的控制极与第二复位控制信号线Reset2(n)电连接以接收第二子复位控制信号。
示例性的,第一复位控制信号线Reset1(n)和第二复位控制信号线Reset2(n)可以相同。
示例性的,第一复位电源端Vinit1和第二复位电源端Vinit2可以相同,也可以不同。
如图12所示,冗余第三复位晶体管T7的第一极与第三复位电源端Vinit3电连接,冗余第三复位晶体管T7的第二极与发光器件的第一电极电连接,冗余第三复位晶体管T7的控制极与上一级栅线Gate(n-1)(或上一行栅线Gate(n-1))电连接以接收上一级栅线Gate(n-1)所提供的扫描信号。
示例性的,第三复位电源端Vinit3和第一电源复位端Vinit1可以相同,也可以不同。
如图12所示,存储电容Cst的第一极板与第一电源电压端VDD电连接。
如图12所示,发光器件的第二电极与第二电源电压端VSS电连接。
示例性的,发光器件的第一电极和第二电极中的一者为阳极,另一者为阴极。
示例性的,冗余像素驱动电路201和像素驱动电路101的电路结构相同,均采用8T1C电路结构。
示例性的,如图5所示,像素驱动电路101和冗余像素驱动电路201的结构相同,且像素驱动电路101中各个晶体管的排布方式与冗余像素驱动电路201中的各个晶体管的排布方式相同。
当然,本公开实施例中冗余像素驱动电路201和像素驱动电路101还可以采用其他电路结构,例如7T1C结构、7T2C结构、6T1C结构、6T2C结构或者9T2C结构等,本公开实施例对此不作限定。
在一些实施例中,图13a为本公开实施例提供的一种示例性的半导体层、第一导电层和第二导电层叠置的平面图,图13b为图13a结构AA’方向上的截面简图,如图13a和图13b所示,显示模组包括衬底基板1,依次设置在衬底基板1上的半导体层31,第一导电层32和第二导电层33;冗余开关晶体管T4的有源层位于半导体层31;冗余开关晶体管T4的控制极位于第一导电层32;数据线Data位于第二导电层33;第一导电层32和第二导电层33之间设置有至少一层绝缘层34,至少一层绝缘层34将数据线Data与冗余开关晶体管T4的有源层的源极接触区T41断开。
本实施例通过不在绝缘层34上开设数据线Data与开关晶体管的源极接触区T41连接的转接孔,以使数据电压信号无法写入冗余开关晶体管T4。
在一些实施例中,冗余像素驱动电路201中至少部分晶体管的有源层的源极接触区复用为对应晶体管的源极,漏极接触区复用为对应晶体管的漏极。
示例性的,如图9、图10或图11所示,冗余开关晶体管T4、冗余驱动晶体管T3、冗余第一发光控制晶体管T5、冗余第二发光控制晶体管T6、冗余第一复位晶体管T1、冗余第二复位晶体管T8和冗余第三复位晶体管T7的源极接触区均复用为源极,漏极接触区均复用为漏极。
在一些实施例中,显示模组可以是有源矩阵有机发光二极体(Active-matrixorganic light-emitting diode,AMOLED)显示模组。
另外,本公开实施例还提供了一种显示装置,其包括上述实施例中任一项所述的显示模组。该显示装置例如可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、车载设备等任何具有显示功能的产品。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本公开的限制。
可以理解的是,以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式,然而本公开并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开的保护范围。
Claims (14)
1.一种显示模组,具有显示区和开孔区;其特征在于,所述显示区包括第一显示区和第二显示区,所述第二显示区位于所述第一显示区和所述开孔区之间,且包围所述开孔区;所述显示模组包括衬底基板,以及设置在所述衬底基板且位于所述第一显示区的多个子像素单元、位于所述第二显示区的多个冗余子像素单元、以及位于所述开孔区的过孔;所述冗余子像素单元将所述子像素单元与所述过孔隔绝;
所述冗余子像素单元包括冗余子像素和与所述冗余子像素对应设置的冗余像素驱动电路;至少部分冗余像素驱动电路中的冗余开关晶体管在其控制极被加载工作电平时,无法将数据电压信号写入。
2.根据权利要求1所述的显示模组,其特征在于,至少部分所述冗余像素驱动电路中的冗余开关晶体管的有源层断开设置。
3.根据权利要求1所述的显示模组,其特征在于,对于中心到所述开孔区边缘的最短距离小于或者等于第一预设值的所述冗余子像素单元,其中的所述冗余开关晶体管的有源层断开设置。
4.根据权利要求1所述的显示模组,其特征在于,所述冗余子像素单元包括沿第二方向相对设置的第一侧边和第二侧边,所述第一侧边相比所述第二侧边更靠近所述冗余开关晶体管;
对于所述第一侧边在所述衬底基板上的正投影位于所述开孔区和所述第二显示区的交界位置的冗余子像素单元,其中的所述冗余开关晶体管的有源层断开设置。
5.根据权利要求4所述的显示模组,其特征在于,所述显示模组还包括多条栅线和多条数据线,多条所述栅线和多条所述数据线交叉设置并限定出多个所述子像素单元和多个所述冗余子像素单元;所述第二方向为所述数据线的延伸方向;或者,所述第二方向为所述栅线的延伸方向。
6.根据权利要求1所述的显示模组,其特征在于,对于到所述开孔区边缘的距离小于或者等于第二预设值的冗余开关晶体管,其有源层断开设置。
7.根据权利要求2~6中任一项所述的显示模组,其特征在于,所述冗余开关晶体管的有源层包括源极接触区、漏极接触区和夹设在所述源极接触区和所述漏极接触区之间的沟道区;
所述冗余开关晶体管的有源层的沟道区断开设置。
8.根据权利要求2~5中任一项所述的显示模组,其特征在于,所述冗余开关晶体管的有源层包括源极接触区、漏极接触区和夹设在所述源极接触区和所述漏极接触区之间的沟道区;
所述冗余开关晶体管的有源层的所述源极接触区和/或所述漏极接触区断开设置。
9.根据权利要求1所述的显示模组,其特征在于,所述数据线与所述开关晶体管的有源层的源极接触区断连。
10.根据权利要求1所述的显示模组,其特征在于,所述显示模组包括衬底基板,依次设置在所述衬底基板上的半导体层,第一导电层和第二导电层;
所述冗余开关晶体管的有源层位于所述半导体层;
所述冗余开关晶体管的控制极位于所述第一导电层;
所述数据线位于所述第二导电层;
所述第一导电层和所述第二导电层之间设置有至少一层绝缘层,至少一层所述绝缘层将所述数据线与所述冗余开关晶体管的有源层的源极接触区断开。
11.根据权利要求1所述的显示模组,其特征在于,所述子像素单元包括子像素和与所述子像素对应设置的像素驱动电路;
所述像素驱动电路和所述冗余像素驱动电路的结构相同,且所述像素驱动电路中各个晶体管的排布方式与所述冗余像素驱动电路中的各个晶体管的排布方式相同。
12.根据权利要求1所述的显示模组,其特征在于,所述冗余子像素单元包括沿第二方向相对设置的第一侧边和第二侧边;
所述冗余像素驱动电路至少包括冗余开关晶体管、冗余驱动晶体管、冗余第一发光控制晶体管、冗余第二发光控制晶体管、冗余第一复位晶体管、冗余第二复位晶体管、冗余第三复位晶体管和存储电容;
所述冗余第三复位晶体管的沟道区在所述衬底基板上的正投影,相比所述冗余像素驱动电路中除了所述冗余第三复位晶体管之外其他的晶体管的沟道区在所述衬底基板上的正投影更靠近所述第一侧边在所述衬底基板上的正投影;
所述冗余开关晶体管的沟道区在所述衬底基板上的正投影,位于所述冗余第三复位晶体管的沟道区在所述衬底基板上的正投影远离所述第一侧边在所述衬底基板上的正投影的一侧;
所述冗余第一发光控制晶体管和所述冗余第二发光控制晶体管的沟道区在所述衬底基板上的正投影,均位于所述冗余开关晶体管的沟道区在所述衬底基板上的正投影远离所述第一侧边在所述衬底基板上的正投影的一侧;
所述冗余第一复位晶体管和所述冗余第二复位晶体管的沟道区在所述衬底基板上的正投影,均位于所述冗余第一发光控制晶体管和所述冗余第二发光控制晶体管的沟道区在所述衬底基板上的正投影远离所述第一侧边在所述衬底基板上的正投影的一侧。
13.根据权利要求1所述的显示模组,其特征在于,所述冗余像素驱动电路中至少部分晶体管的有源层的源极接触区复用为对应晶体管的源极,漏极接触区复用为对应晶体管的漏极。
14.一种显示装置,其特征在于,包括如权利要求1~13中任一项所述的显示模组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322953791.7U CN221409682U (zh) | 2023-11-01 | 2023-11-01 | 一种显示模组和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322953791.7U CN221409682U (zh) | 2023-11-01 | 2023-11-01 | 一种显示模组和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN221409682U true CN221409682U (zh) | 2024-07-23 |
Family
ID=91940324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322953791.7U Active CN221409682U (zh) | 2023-11-01 | 2023-11-01 | 一种显示模组和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN221409682U (zh) |
-
2023
- 2023-11-01 CN CN202322953791.7U patent/CN221409682U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11678546B2 (en) | Array substrate with sub-pixels including power-supplying wire portions having openings therebetween and manufacturing method thereof, and display panel | |
KR102443121B1 (ko) | 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스 | |
CN113196495B (zh) | 显示基板及显示装置 | |
US11620953B2 (en) | Display substrate and display device | |
US11804176B2 (en) | Display substrate and display device | |
US20220320196A1 (en) | Display substrate and display device | |
CN115152030B (zh) | 显示面板及显示装置 | |
US10868103B2 (en) | Wiring structure and manufacture method thereof, OLED array substrate and display device | |
US20220376003A1 (en) | Display panel and display apparatus | |
US20240063227A1 (en) | Display panel and display device | |
US11657756B2 (en) | Display panel and display apparatus | |
US20220366848A1 (en) | Display substrate and display panel | |
CN113035134A (zh) | 显示面板和显示装置 | |
CN210837108U (zh) | 显示面板和显示装置 | |
US20210335828A1 (en) | Display panel | |
CN113674689B (zh) | 显示面板 | |
US11903284B2 (en) | Pixel structure, display panel and display apparatus | |
US20230189596A1 (en) | Display panel and display device | |
US11910678B1 (en) | Display panel and display device | |
CN114783372B (zh) | 像素驱动电路、显示面板及显示装置 | |
CN221409682U (zh) | 一种显示模组和显示装置 | |
US20230073626A1 (en) | Display panel and display device | |
US12020642B2 (en) | Display panel and display device | |
US20240224672A1 (en) | Display substrate and display device | |
US20240006574A1 (en) | Display panel and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |