CN221080009U - 一种封装框架及半导体封装结构 - Google Patents

一种封装框架及半导体封装结构 Download PDF

Info

Publication number
CN221080009U
CN221080009U CN202321979450.0U CN202321979450U CN221080009U CN 221080009 U CN221080009 U CN 221080009U CN 202321979450 U CN202321979450 U CN 202321979450U CN 221080009 U CN221080009 U CN 221080009U
Authority
CN
China
Prior art keywords
edge
package
pin
frame
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321979450.0U
Other languages
English (en)
Inventor
罗卫国
郭姣
段世峰
卫宜辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Linli Technology Co ltd
Original Assignee
Wuxi Linli Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Linli Technology Co ltd filed Critical Wuxi Linli Technology Co ltd
Priority to CN202321979450.0U priority Critical patent/CN221080009U/zh
Application granted granted Critical
Publication of CN221080009U publication Critical patent/CN221080009U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种封装框架及半导体封装结构,封装框架中的每个封装单元包括基岛以及设置于基岛边缘的引线框架,引线框架的第一引脚自第一边缘沿第二边缘至第一边缘的方向上延伸;第一横连筋在平行于第一边缘的方向上,自第一引脚的两侧沿相反的方向延伸;第二引脚与基岛的第三边缘间隔设置,并自第三边缘的外围沿第一边缘至第二边缘的方向上延伸。第三引脚与基岛的第四边缘间隔设置,自第四边缘的外围沿第一边缘至第二边缘的方向上延伸,与第二引脚间隔设置。沿平行于第一边缘的方向上,第二横连筋自第二引脚的两侧向相反的方向延伸,自第三引脚的两侧向相反的反向延伸。本实用新型能够降低塑封体与框架的分层的风险,提高器件可靠性。

Description

一种封装框架及半导体封装结构
技术领域
本实用新型涉及半导体封装技术领域,具体涉及一种封装框架及半导体封装结构。
背景技术
引线框架作为集成电路封装的芯片载体,其依靠金属线等连接线实现芯片内部电路引出端与外引线的电气连接,从而形成电气回路,以形成芯片和外界建立电气连接桥梁。目前绝大多数集成电路芯片都使用引线框架,是半导体重要的基础材料。SOT23封装类型是一种比较常见的封装形式,市场范围广。
然而,目前单个引线框架上的封装单元密度较小,导致塑封体及生产用料有所浪费。另外,引线框架上的封装单元相邻封装单元之间距离较小,在对封装单元进行切割时,一方面切割较为困难;另一方面,切割过程中容易导致塑封体与框架的分层,不利于封装的可靠性以及产品性能。
实用新型内容
鉴于以上现有技术的缺点,本实用新型的目的在于提供一种封装框架及半导体封装结构,以节约塑封体,降低塑封体与框架的分层的风险。
为了实现上述目的及其他相关目的,本实用新型提供一种封装框架,封装框架包括多个封装单元,每个封装单元包括基岛以及设置于基岛边缘的引线框架,基岛包括第一边缘、第二边缘、第三边缘及第四边缘,第一边缘与第二边缘相对设置,第三边缘与第四边缘相对设置,引线框架包括:
第一引脚,自第一边缘沿第二边缘至第一边缘的方向上延伸;
第一横连筋,在平行于第一边缘的方向上,自第一引脚的两侧沿相反的方向延伸;
第二引脚,与基岛的第三边缘间隔设置,并自第三边缘的外围沿第一边缘至第二边缘的方向上延伸;
第三引脚,与基岛的第四边缘间隔设置,并自第四边缘的外围沿第一边缘至第二边缘的方向上延伸,与第二引脚间隔设置;
第二横连筋,沿平行于第一边缘的方向上,第二横连筋自第二引脚的两侧向相反的方向延伸,自第三引脚的两侧向相反的反向延伸。
可选地,位于第二引脚与第三引脚之间的第二横连筋相连接,或者位于第二引脚与第三引脚之间的第二横连筋间隔设置。
可选地,引线框架还包括:
第四引脚,自第一边缘沿第二边缘至第一边缘的方向上延伸;
第五引脚,自第一边缘沿第二边缘至第一边缘的方向上延伸,且第一引脚位于第四引脚与第五引脚之间,第一横连筋同时自第四引脚的两侧向相反的方向延伸,自第五引脚的的两侧向相反的方向延伸;
第六引脚,自第二边缘沿第一边缘至第二边缘的方向上延伸,第六引脚设置于第二引脚与第三引脚之间,且第二横连筋自第六引脚的两侧延伸。
可选地,第二引脚靠近基岛的边缘设置有自第二引脚的边缘向内凹陷的凹槽,第三引脚靠近基岛的边缘设置有自第三引脚的边缘向内凹陷的凹槽。
可选地,封装框架内包括3×12个结构单元,每个结构单元包括并排设置的2个封装条,每个封装条内包括11×3个封装单元。
可选地,封装框架的长度为300±0.102mm,宽度为100±0.051mm。
可选地,封装框架的每个结构单元之间的间距为25.0000±0.025mm;每个结构单元内的两个封装条之间的间距为12.5000±0.025mm。
可选地,在每个封装条内包括沿基岛的第一边缘至第二边缘的方向上相邻排列的第一封装单元和第二封装单元,第一封装单元的第二横连筋与第二封装单元的第一横连筋相连接。
可选地,第一封装单元的第二引脚、第三引脚与第二封装单元的第一引脚不连接。
本实用新型还公开了一种半导体封装结构,包括:
封装框架,封装框架为上述封装框架,封装框架内设置有多个封装单元;
多个芯片,每个芯片固定于一个封装单元的基岛上,且芯片与封装单元内的引脚框架形成电性连接;
塑封体,覆盖于封装框架的表面。
本实用新型还公开了一种半导体封装结构,其特征在于,半导体封装结构是由切割上述半导体封装结构中位于每个引脚两侧的第一横连筋及第二横连筋形成。
与现有技术相比,本实用新型所述的封装框架以及半导体封装结构至少具备如下有益效果:
本实用新型所述的封装框架在每个引脚的两侧与引脚延伸方向相垂直的方向设置横连筋,在对封装芯片之后的封装框架进行切割时,可以通过侧面切割横连筋来避免正面切割时,由于基岛上的塑封体与基岛因切筋导致外力拉扯产生的分层,增强了封装的可靠性。
本实用新型中封装框架的排布设计,实现了封装单元的高密度排布,单位面积内的封装单元颗粒数更多了,这样能够进一步节省塑封料以及框架材料,降低生产成本。同时,本实用新型中横连筋的设计也为高密度封装框架的设计提供了便利,更有利于切割效率以及良率。
本实用新型所述的半导体封装结构采用上述封装框架切割,其器件的可靠性更优。
附图说明
图1为本实用新型实施例1中一封装单元的局部结构示意图;
图2为图1中多个封装单元的连接结构(封装框架的局部结构)示意图;
图3为本实用新型实施例2中另一封装单元的局部结构示意图;
图4为本实用新型实施例3中单个结构单元的结构示意图;
图5为本实用新型实施例3中封装框架的结构示意图;
图6为本实用新型实施例4中单个结构单元的结构示意图;
图7为本实用新型实施例4中封装框架的结构示意图;
图8为本实用新型实施例5中半导体封装结构的结构示意图。
附图标记列表:
10 基岛
11 第一边缘
12 第二边缘
13 第三边缘
14 第四边缘
20 第一引脚
30 第二引脚
31 凹槽
40 第三引脚
50 第四引脚
60 第五引脚
70 第六引脚
81 第一横连筋
82 第二横连筋
90 结构单元
91 封装条
911 第一封装单元
912 第二封装单元
100 封装框架
200 芯片
300 塑封体
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式,熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本申请的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
须知,本实用新型实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可随意的改变,且其组件布局形态也可能更为复杂。说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本实用新型所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
实施例1
本实施例提供一种封装框架,参照图2,该封装框架100内包括多个封装单元(911、912),图1中的I区域与图2中的I区域相对应,图1对I区域的具体结构进行了展示。
参照图1,每个封装单元(911、912)包括基岛10以及设置于基岛10边缘的引线框架,基岛10包括第一边缘11、第二边缘12、第三边缘13及第四边缘14,第一边缘11与第二边缘12相对设置,第三边缘13与第四边缘14相对设置。
同时参照图1和图2,引线框架包括第一引脚20、第一横连筋81、第二引脚30、第三引脚40以及第二横连筋82。第一引脚20自第一边缘11沿第二边缘12至第一边缘11的方向上延伸。第一横连筋81在平行于第一边缘11的方向上,自第一引脚20的两侧沿相反的方向延伸。第二引脚30与基岛10的第三边缘13间隔设置,并自第三边缘13的外围沿第一边缘11至第二边缘12的方向上延伸。第三引脚40与基岛10的第四边缘14间隔设置,并自第四边缘14的外围沿第一边缘11至第二边缘12的方向上延伸,与第二引脚30间隔设置。第二横连筋82在沿平行于第一边缘11的方向上,第二横连筋82自第二引脚30的两侧向相反的方向延伸,自第三引脚40的两侧向相反的反向延伸。可选地,位于第二引脚30与第三引脚40之间的第二横连筋82可以是一体连接,也可以间断设置,只要保证第二引脚30以及第三引脚40的两侧均设置有横向延伸的横连筋即可。在本实施例中,第二引脚30和第三引脚40之间的第二横连筋82连接。并且在本实施例中,第一横连筋81自第一引脚20两侧的中间位置向相反的方向延伸。第二横连筋82也分别至第二引脚30、第三引脚40的中间位置向相反的方向延伸。可选地,基岛10、引脚的材料均为铜,基岛10、引脚的表面可以镀银。
参照图1、图2,在对单个封装单元封装芯片200后的封装结构进行切割时,现有技术中由于没有横连筋的设置,一般直接对每个引脚进行横向正面切割,这样在切割过程中会对基岛10正面的塑封体300进行拉扯,容易导致基岛10与塑封体300在切割过程中发生分层的现象,不利于封装可靠性。而本实施例在每个引脚上设置有横连筋,在对封装结构进行切割时,可以对位于引脚两侧的横连筋侧向切割,由于切筋外力是从侧面施加,从而避免了基岛10正面拉扯,有效避免了基岛10上的塑封体与基岛10因切筋导致外力拉扯产生的分层,增强了封装的可靠性。
可选地,参照图1,为了进一步提高塑封体300与封装框架100的结合力,本实施例还在第二引脚30以及第三引脚40上设置有凹槽31,该凹槽31可以增大塑封体300与封装框架100的侧面接触面积,并提高引脚与塑封体300的附着力,改善脱模效果,降低分层风险,提高产品性能。具体地,第二引脚30靠近基岛10的一侧边缘设置有自所述第二引脚30的边缘向内凹陷的凹槽31,另一侧也设置有凹槽31。第三引脚40靠近所述基岛10的一侧边缘设置有自所述第三引脚40的边缘向内凹陷的凹槽31,另一侧也设置有一凹槽31,且位于第二引脚30、第三引脚40两侧的凹槽31均错位布置,以避免某一区域的引脚宽度较小,芯片200与引脚接触区域变小,不利于打线。可选地,也可以将第二引脚30或者第三引脚40靠近基岛10的边缘设置为锯齿纹路,同样能够实现提高引脚与塑封体300的附着力的效果。
实施例2
本实施例提供一种封装框架,该封装框架中的单个封装单元的设计与实施例1中的结构相同,在此不在赘述。其不同之处在于,参照图3,本实施例中的引线框架还包括第四引脚50、第五引脚60及第六引脚70,其中第四引脚50自基岛10的第一边缘11沿第二边缘12至第一边缘11的方向上延伸,第五引脚60自第一边缘11沿第二边缘12至第一边缘11的方向上延伸,且第一引脚20位于第四引脚50与第五引脚60之间,第一横连筋81同时自第四引脚50的两侧向相反的方向延伸,自第五引脚60的两侧向相反的方向延伸。第六引脚70自第二边缘12沿第一边缘11至第二边缘12的方向上延伸,第六引脚70设置于第二引脚30与第三引脚40之间,且第二横连筋82自第六引脚70的两侧延伸。
可选地,位于第四引脚50与第一引脚20之间的横连筋可以一体连接,也可以不连接,位于第五引脚60与第一引脚20之间的第一横连筋(没有具体图示)可以一体连接也可以间断设置,第六引脚70与第二引脚30、第一引脚20之间的第二横连筋(没有具体图示)可以连接也可以不连接。本实施例中的第一横连筋和第二横连筋没有图示,同样地可以参照图2中的连筋结构,由于第一横连筋81和第二横连筋82的存在,在对封装有芯片200的结构进行切割时,可以对位于引脚两侧的横连筋侧向切割,由于切筋外力是从侧面施加,从而避免了基岛10正面拉扯,有效避免了基岛10因切筋导致外力拉扯产生的分层,增强了封装的可靠性。
实施例3
本实施例提供一种封装框架,参照图4和图5,该封装框架100内包括1×20个结构单元90,每个结构单元90内包括2个并排设置的封装条91,每个封装条91内包括1×12个封装单元,且封装框架100的长度为238±0.102mm,宽度为70±0.051mm。并且,封装框架100的每个结构单元90之间的间距为11.9000±0.025mm;每个结构单元90内的两个封装条91之间的间距为6.5000±0.025mm。该封装框架100设计的密度相对较高,可以在一定程度上节省塑封料及框架材料,节省生产成本。并且,封装单元的设计可以如上述实施例1或者实施例2的设计。
实施例4
本实施例提供一种封装框架,参照图6和图7,该封装框架100内包括3×12个结构单元90,每个结构单元90包括并排设置的2个封装条91,每个封装条91内包括11×3个封装单元。所述封装框架100的长度为300±0.102mm,宽度为100±0.051mm。所述封装框架100的每个结构单元90之间的间距为25.0000±0.025mm;每个结构单元90内的两个封装条91之间的间距为12.5000±0.025mm。相较于实施例3中的封装框架100设计,本实施例中的封装框架100内的封装单元的密度更大,消耗的塑封料以及框架材料相对较少,有利于成本的控制,也更适用以芯片200的微型化设计趋势,同时这种排列方式也可以改善脱模,防止粘膜,提高生产稳定性。
在本实施例进一步地实施例中,封装框架100中的封装单元的结构与实施例1或者实施例2中的封装单元的结构是一致的。并且,由于本实施例中的封装框架的密度更大,连筋距离或者引脚尺寸更小,在封装过程之后,切筋工序中切筋刀的尺寸也会被限制,导致无法切筋或者是切筋过程中切筋刀很容易断裂。而本实施例中封装单元内的第一横连筋与第二横连筋82的设计,可以在对引脚的两侧进行切割,这样使用的切筋刀进行切割会更加方便,同时由于切筋外力是从侧面施加,从而避免了基岛正面拉扯,有效避免了基岛与塑封体因切筋导致外力拉扯产生的分层,增强了封装的可靠性。进而,封装单元内的横连筋设计,更有利于本实施例中具有高密度封装单元的封装框架设计。
并且,参照图2,在上述每个封装条91内包括沿基岛10的第一边缘11至第二边缘12的方向上相邻排列的第一封装单元911和第二封装单元912,第一封装单元911的第二横连筋82与第二封装单元912的第一横连筋81相连接。第一封装单元911的第二引脚30、第三引脚40与第二封装单元912的第一引脚20不连接。
目前封装框架的厚度一般为1.1mm或者是更厚,这样的设计将不利于芯片的散热。本实施例中的整个封装框架的厚度减小至1.0mm,覆盖封装框架的塑封体的厚度也能够有所减小,塑封体厚度的减薄能够使芯片更好的散热,有利于器件的可靠性。
实施例5
本实施例提供一种半导体封装结构,参照图8,该半导体封装结构包括封装框架100、多个芯片200以及塑封体300。其中,封装框架100为上述实施例1~4中任一所述的封装框架100。参照图2,封装框架100内设置有多个封装单元(911/912),参照图1、3以及图8,每个芯片200固定于一个封装单元的基岛10上,且芯片200与引脚框架上的引脚形成电性连接。塑封体300覆盖于封装框架100的表面上,以覆盖其表面上的芯片200以及引脚。可选地,芯片200可以为MOS芯片200,塑封体300或者塑封料可以为环氧树脂。
本实施例还提供一种半导体封装结构,该半导体封装结构是由切割上述半导体封装结构形成,切割后的半导体封装结构如图8所示。具体在切割时,在每个引脚上设置有横连筋,在对封装结构进行切割时,可以对位于引脚两侧的横连筋切割,由于切筋外力是从侧面施加,从而避免了基岛正面拉扯,有效避免了基岛与塑封体因切筋导致外力拉扯产生的分层,增强了封装的可靠性。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (11)

1.一种封装框架,其特征在于,所述封装框架包括多个封装单元,每个所述封装单元包括基岛以及设置于基岛边缘的引线框架,所述基岛包括第一边缘、第二边缘、第三边缘及第四边缘,所述第一边缘与所述第二边缘相对设置,所述第三边缘与所述第四边缘相对设置,所述引线框架包括:
第一引脚,自所述第一边缘沿所述第二边缘至所述第一边缘的方向上延伸;
第一横连筋,在平行于所述第一边缘的方向上,自所述第一引脚的两侧沿相反的方向延伸;
第二引脚,与所述基岛的第三边缘间隔设置,并自所述第三边缘的外围沿所述第一边缘至第二边缘的方向上延伸;
第三引脚,与所述基岛的第四边缘间隔设置,并自所述第四边缘的外围沿所述第一边缘至第二边缘的方向上延伸,与所述第二引脚间隔设置;
第二横连筋,沿平行于所述第一边缘的方向上,所述第二横连筋自所述第二引脚的两侧向相反的方向延伸,自所述第三引脚的两侧向相反的反向延伸。
2.根据权利要求1所述的封装框架,其特征在于,位于所述第二引脚与所述第三引脚之间的第二横连筋相连接,或者位于所述第二引脚与所述第三引脚之间的第二横连筋间隔设置。
3.根据权利要求1所述的封装框架,其特征在于,所述引线框架还包括:
第四引脚,自所述第一边缘沿所述第二边缘至所述第一边缘的方向上延伸;
第五引脚,自所述第一边缘沿所述第二边缘至所述第一边缘的方向上延伸,且所述第一引脚位于所述第四引脚与所述第五引脚之间,所述第一横连筋同时自所述第四引脚的两侧向相反的方向延伸,自所述第五引脚的两侧向相反的方向延伸;
第六引脚,自所述第二边缘沿所述第一边缘至所述第二边缘的方向上延伸,所述第六引脚设置于所述第二引脚与第三引脚之间,且所述第二横连筋自所述第六引脚的两侧向相反的方向延伸。
4.根据权利要求1~3任一项所述的封装框架,其特征在于,所述第二引脚靠近所述基岛的边缘设置有自所述第二引脚的边缘向内凹陷的凹槽,所述第三引脚靠近所述基岛的边缘设置有自所述第三引脚的边缘向内凹陷的凹槽。
5.根据权利要求1所述的封装框架,其特征在于,所述封装框架内包括3×12个结构单元,每个结构单元包括并排设置的2个封装条,每个封装条内包括11×3个封装单元。
6.根据权利要求5所述的封装框架,其特征在于,所述封装框架的长度为300±0.102mm,宽度为100±0.051mm。
7.根据权利要求6所述的封装框架,其特征在于,所述封装框架的每个结构单元之间的间距为25.0000±0.025mm;每个结构单元内的两个封装条之间的间距为12.5000±0.025mm。
8.根据权利要求5所述的封装框架,其特征在于,在每个封装条内包括沿所述基岛的第一边缘至第二边缘的方向上相邻排列的第一封装单元和第二封装单元,所述第一封装单元的第二横连筋与所述第二封装单元的第一横连筋相连接。
9.根据权利要求8所述的封装框架,其特征在于,所述第一封装单元的所述第二引脚、所述第三引脚与所述第二封装单元的第一引脚不连接。
10.一种半导体封装结构,其特征在于,包括:
封装框架,所述封装框架为上述权利要求1~9任一项所述的封装框架,所述封装框架内设置有多个封装单元;
多个芯片,每个所述芯片固定于一个所述封装单元的基岛上,且所述芯片与所述封装单元内的引脚框架形成电性连接;
塑封体,覆盖于所述封装框架的表面。
11.一种半导体封装结构,其特征在于,所述半导体封装结构是由切割所述权利要求10中半导体封装结构中位于每个引脚两侧的第一横连筋及第二横连筋形成。
CN202321979450.0U 2023-07-25 2023-07-25 一种封装框架及半导体封装结构 Active CN221080009U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321979450.0U CN221080009U (zh) 2023-07-25 2023-07-25 一种封装框架及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321979450.0U CN221080009U (zh) 2023-07-25 2023-07-25 一种封装框架及半导体封装结构

Publications (1)

Publication Number Publication Date
CN221080009U true CN221080009U (zh) 2024-06-04

Family

ID=91254225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321979450.0U Active CN221080009U (zh) 2023-07-25 2023-07-25 一种封装框架及半导体封装结构

Country Status (1)

Country Link
CN (1) CN221080009U (zh)

Similar Documents

Publication Publication Date Title
US6818973B1 (en) Exposed lead QFP package fabricated through the use of a partial saw process
US8669650B2 (en) Flip chip semiconductor device
US8441110B1 (en) Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US20120181676A1 (en) Power semiconductor device packaging
US20110263077A1 (en) Method of assembling semiconductor devices including saw singulation
US8089166B2 (en) Integrated circuit package with top pad
CN102983114A (zh) 具有超薄封装的高性能功率晶体管
JP6539727B2 (ja) 分配機能タイバーを有するギャングクリップ
CN219696450U (zh) 一种抗干扰的氮化镓dfn5x6-8l封装框架
US9972561B2 (en) QFN package with grooved leads
US20160379917A1 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
US20120112333A1 (en) Semiconductor device with nested rows of contacts
CN110323199B (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN111863761A (zh) 用于半导体封装的引线框架
CN221080009U (zh) 一种封装框架及半导体封装结构
CN114267655A (zh) 半导体封装、半导体模块以及其制造方法
US12009287B2 (en) Semiconductor device with packaging material and metal member protruding from the packaging material
US20120181677A1 (en) Semiconductor device package with two component lead frame
US20150008567A1 (en) Using an integrated circuit die configuration for package height reduction
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
CN217588918U (zh) 一种pdfn8封装结构引线框架
US20050106777A1 (en) Frame for semiconductor package
CN219811496U (zh) 引线框架结构及引线框架
CN217768368U (zh) 一种贴片式so8j半导体芯片的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant