CN220421880U - 一种基于多片fpga和soc的8k视频信号发生器 - Google Patents

Abstract

本实用新型涉及一种基于多片FPGA和SOC的8K视频信号发生器，包括：SOC，用于接收来自外部的8K视频信号；现场可编程门阵列FPGA装置，分别与所述SOC连接，用于接收来自所述SOC的8K视频信号；第一存储器，与所述现场可编程门阵列FPGA装置连接，用于缓存来自所述现场可编程门阵列FPGA装置的8K视频信号。本实用新型提供的8K视频信号发生器利用SOC自带的视频解码功能，实现8K视频播放功能，便于后续对待测显示屏进行检测。

Description

一种基于多片FPGA和SOC的8K视频信号发生器

技术领域

本实用新型涉及视频信号发生器技术领域，尤其是指一种基于多片FPGA和SOC的8K视频信号发生器。

背景技术

视频信号发生器是维修电视等视频设备时候用的仪器，它能产生各种视频图像测试信号，包括彩条信号、阶梯信号、斜坡信号、平场信号、正弦平方脉冲和条信号、多波群信号、通道间延迟测试信号等，以及由以上多种测试信号组成的综合测试卡团案信号，用于视频传输系统性能的测试和电视接收机的调式、检验和维修。

现有技术的常规应用都是预先将静态图片发送给图形信号发生器，通过命令切换显示的图像，当需要显示动态视频时，需要外接PC，利用PC的视频编解码能力解码视频，并通过HDMI/DP传输给图形信号发生器。

随着显示技术的提升，显示屏分辨率来到8K时代，驱动信号从8lane/16lanevbyone信号转换到32lane/64lane vbyone信号，相应的，显示屏测试设备也要达到如此规格。常用的FPGA很难提供如此多高速接口，需要多片FPGA拼接才能达到如此规格。目前的方案都是采用两级结构，前级FPGA输出低帧率完整画面，后级负责倍频，提高帧率以匹配待驱动的显示屏。由于FPGA很难实现视频解码功能，因此需要PC提供解码能力。

综上所述，现有技术无法独立实现8K视频播放，只能显示静态画面，或者外接PC视频源来实现8K视频播放。

实用新型内容

为此，本实用新型所要解决的技术问题在于克服现有技术中无法独立实现8K视频播放的问题。

为解决上述技术问题，本实用新型提供了一种基于多片FPGA和SOC的8K视频信号发生器，包括：

SOC，用于接收来自外部的8K视频信号；

现场可编程门阵列FPGA装置，分别与所述SOC连接，用于接收来自所述SOC的8K视频信号；

第一存储器，与所述现场可编程门阵列FPGA装置连接，用于缓存来自所述现场可编程门阵列FPGA装置的8K视频信号。

在本实用新型的一个实施例中，所述SOC设置有第一数据接口和第二数据接口。

在本实用新型的一个实施例中，所述第一数据接口为DP接口，所述第二数据接口为HDMI接口。

在本实用新型的一个实施例中，所述现场可编程门阵列FPGA装置和所述SOC之间通过DP接口或HDMI接口传输8K视频信号。

在本实用新型的一个实施例中，所述现场可编程门阵列FPGA装置包括两个现场可编程门阵列FPGA时，分别为第一现场可编程门阵列FPGA和第二现场可编程门阵列FPGA，所述第一现场可编程门阵列FPGA和所述第二现场可编程门阵列FPGA并列设置且分别与SOC连接；

所述现场可编程门阵列FPGA装置包括四个现场可编程门阵列FPGA时，四个现场可编程门阵列FPGA呈矩阵设置且由左至右、由上至下分别为第三现场可编程门阵列FPGA、第四现场可编程门阵列FPGA、第五现场可编程门阵列FPGA和第六现场可编程门阵列FPGA，其中，所述第三现场可编程门阵列FPGA和所述第四现场可编程门阵列FPGA并列设置且分别与SOC连接，所述第五现场可编程门阵列FPGA和所述第六现场可编程门阵列FPGA并列设置，所述第五现场可编程门阵列FPGA和第三现场可编程门阵列FPGA通过SerDes接口连接，所述第六现场可编程门阵列FPGA和第四现场可编程门阵列FPGA通过SerDes接口连接。

在本实用新型的一个实施例中，多个所述现场可编程门阵列FPGA的同步由所述SOC通过铜线缆发送的帧同步信号进行控制，所述现场可编程门阵列FPGA每收到一个帧同步信号，则向外发送一帧图像。

在本实用新型的一个实施例中，所述现场可编程门阵列FPGA装置设置有第三数据接口、第四数据接口或第五数据接口。

在本实用新型的一个实施例中，所述第三数据接口为VBYONE接口，所述第四数据接口为eDP接口，所述第五数据接口为LVDS接口。

在本实用新型的一个实施例中，所述第一存储器为DDR存储器。

为解决上述技术问题，本实用新型提供了一种显示屏检测系统，包括待测显示屏和上述的基于多片FPGA和SOC的8K视频信号发生器，所述基于多片FPGA和SOC的8K视频信号发生器对所述待测显示屏进行屏幕检测提供图像内容。

本实用新型的上述技术方案相比现有技术具有以下优点：

本实用新型通过SOC和多片现场可编程门阵列FPGA构建的8K视频信号发生器结构简单实用，传统视频信号发生器需要PC实时对主控FPGA进行实时控制，而本实用新型通过SOC只需要在工作前接收来自PC(在线)或按键(离线)的指令即可工作，无需被外接PC进行实时控制，可靠性更强；

本实用新型中8K视频信号发生器和PC之间无需安装视频连接线，因此操作更简单便捷，在客户端批量部署时具有明显优势；由于不需要PC提供8K视频解码能力，对PC性能的要求降低，成本具有较大优势；

本实用新型通过引入SOC，利用SOC自带的视频解码功能，实现8KVBYONE/LVDS/EDP视频播放功能，相对于FPGA成本更低，功能开发更加便捷灵活；

本实用新型通过设置VBYONE接口、eDP接口和LVDS接口能够实现与不同接口的待测显示屏连接，应用范围较广。

附图说明

为了使本实用新型的内容更容易被清楚的理解，下面根据本实用新型的具体实施例并结合附图，对本实用新型作进一步详细的说明，其中

图1是本实用新型实施例中2片现场可编程门阵列FPGA和SOC的8K视频信号发生器结构示意图；

图2是本实用新型实施例中4片现场可编程门阵列FPGA和SOC的8K视频信号发生器结构示意图。

具体实施方式

下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。

本实用新型涉及一种基于多片FPGA和SOC的8K视频信号发生器，包括：

SOC(System on a Chip)，用于接收来自外部的8K视频信号；

现场可编程门阵列FPGA装置，分别与所述SOC和待测显示屏连接，用于接收来自所述SOC的8K视频信号；

第一存储器，与所述现场可编程门阵列FPGA装置连接，用于接收来自所述现场可编程门阵列FPGA装置的8K视频信号。

本实用新型还涉及一种显示屏检测系统，包括待测显示屏和基于多片FPGA和SOC的8K视频信号发生器，所述基于多片FPGA和SOC的8K视频信号发生器用于对所述待测显示屏提供所需图像内容，便于后续对屏幕进行检测。

具体地，现场可编程门阵列FPGA装置以待测显示屏的分辨率和帧率产生视频时序，从所述第一存储器中读取图像并发送至待测显示屏，便于后续对屏幕进行检测。

请参阅图1，当所述现场可编程门阵列FPGA装置包括两个现场可编程门阵列FPGA时，分别为第一现场可编程门阵列FPGA和第二现场可编程门阵列FPGA(两个现场可编程门阵列FPGA具有完全相同的设计)，所述第一现场可编程门阵列FPGA和所述第二现场可编程门阵列FPGA并列设置(图1中为一左一右设置，左边为第一，右边为第二)且分别与SOC连接。

现场可编程门阵列FPGA是一种半定制的数字集成电路,现场可编程门阵列FPGA凭借其灵活性高、开发周期短、处理性能强(并行)等特点，广泛应用于通信、图像处理、医疗等领域。

请参阅图2，当所述现场可编程门阵列FPGA包括四个现场可编程门阵列FPGA时，四个现场可编程门阵列FPGA呈矩阵设置且由左至右、由上至下分别为第三现场可编程门阵列FPGA、第四现场可编程门阵列FPGA、第五现场可编程门阵列FPGA和第六现场可编程门阵列FPGA，其中，所述第三现场可编程门阵列FPGA和所述第四现场可编程门阵列FPGA并列设置(图2中第一排FPGA为一左一右设置，左边为第三，右边为第四)且分别与SOC连接，所述第五现场可编程门阵列FPGA和所述第六现场可编程门阵列FPGA并列设置(图2中第二排FPGA为一左一右设置，左边为第五，右边为第六)，所述第五现场可编程门阵列FPGA和第三现场可编程门阵列FPGA通过SerDes接口连接，所述第六现场可编程门阵列FPGA和第四现场可编程门阵列FPGA通过SerDes接口连接。

需要注意的是，本实施例中视频信号发生器采用两个或四个现场可编程门阵列FPGA的区别在于：两个现场可编程门阵列FPGA中各自的性能比四个现场可编程门阵列FPGA中各自的性能要强(设计规格不一样)。

进一步地，所述现场可编程门阵列FPGA和所述SOC之间通过第一数据接口或第二数据接口传输8K视频信号。本实施例中的第一数据接口采用DP(DISPLAY PORT)接口，第二数据接口采用HDMI接口，8K分辨率下可传输最大30FPS的视频。

进一步地，多个所述现场可编程门阵列FPGA的同步由SOC发送的帧同步信号进行控制，所述现场可编程门阵列FPGA每收到一个帧同步信号(通过铜线缆发送FSYNC脉冲实现)，则向外(即向待测显示屏)发送一帧图像。

进一步地，所述现场可编程门阵列FPGA和待测显示屏之间通过第三数据接口、第四数据接口或第五数据接口连接。本实施例中的第三数据接口采用VBYONE接口，第四数据接口采用eDP接口，第五数据接口采用LVDS接口。

需要注意的是，通常待测显示屏的屏幕接口为VBYONE接口，若待测显示屏的屏幕接口为eDP接口或LVDS接口，现场可编程门阵列FPGA需要将图像通过eDP接口或LVDS接口发送给待测显示屏。

进一步地，本实施例中的第一存储器为DDR存储器(DDR MEMORY)。

进一步地，所述SOC通过计算机(PC)或第二存储器接收来自外部的8K视频信号，其中，所述第二存储器为U盘、内存或硬盘。

本实施例的8K视频信号发生器工作流程具体如下：

情形一：

以图1为例，开始工作前，通过PC/U盘等将需要的8K视频和测试程序传输到SOC的硬盘中，随后可以通过PC命令(在线形式)或按键(离线形式)，控制SOC执行相应的测试程序，发送相应的8K视频信号。

SOC和两个现场可编程门阵列FPGA之间使用DP接口或HDMI接口传输8K视频。

两个现场可编程门阵列FPGA将收到的视频缓冲到DDR MEMORY中，并以待测显示屏的分辨率和帧率产生视频时序，从DDR MEMORY中读取图像，并通过32LANE VBYONE接口发送给待测显示屏，以实现对待测显示屏的检测。当两个现场可编程门阵列FPGA同时工作时，将待测显示屏一分为二，每个现场可编程门阵列FPGA只提供半边屏幕所需图像内容。

如果待测显示屏是eDP接口或LVDS接口，现场可编程门阵列FPGA将图像通过eDP接口或者LVDS接口发送给待测显示屏，以实现对待测显示屏的检测。

情形二：

以图2为例，开始工作前，通过PC/U盘等将需要的8K视频和测试程序传输到SOC的硬盘中，随后可以通过PC命令或按键，控制SOC执行相应的测试程序，发送相应的8K视频信号。

SOC和图2中第一排(相当于第一级)现场可编程门阵列FPGA之间使用DP接口或HDMI接口传输8K视频。

第一排现场可编程门阵列FPGA将收到的视频缓冲到DDR MEMORY中，并以待测显示屏的分辨率和帧率产生视频时序，从DDR MEMORY中读取图像，并通过16LANE VBYONE接口发送给待测显示屏。同时，第一排现场可编程门阵列FPGA还需要将第二排(相当于第二级)现场可编程门阵列FPGA所需要的图像数据，通过SERDES接口，传送至第二排现场可编程门阵列FPGA中。

第二排现场可编程门阵列FPGA收到第一排现场可编程门阵列FPGA传输的图像数据后通过16LANE VBYONE接口发送给待测显示屏，以实现对待测显示屏的检测。当四个现场可编程门阵列FPGA同时工作时，是将待测显示屏一分为四，每个现场可编程门阵列FPGA只提供四分之一屏幕所需图像内容。

如果待测显示屏是eDP或者LVDS接口，则第一排FPGA不输出VBYONE信号，第二排FPGA将图像通过eDP接口或者LVDS接口发送给待测显示屏，以实现对待测显示屏的检测。

显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (10)

1.一种基于多片FPGA和SOC的8K视频信号发生器，其特征在于：包括：

SOC，用于接收来自外部的8K视频信号；

现场可编程门阵列FPGA装置，分别与所述SOC连接，用于接收来自所述SOC的8K视频信号；

第一存储器，与所述现场可编程门阵列FPGA装置连接，用于缓存来自所述现场可编程门阵列FPGA装置的8K视频信号。

2.根据权利要求1所述的基于多片FPGA和SOC的8K视频信号发生器，其特征在于：所述SOC设置有第一数据接口和第二数据接口。

3.根据权利要求2所述的基于多片FPGA和SOC的8K视频信号发生器，其特征在于：所述第一数据接口为DP接口，所述第二数据接口为HDMI接口。

4.根据权利要求3所述的基于多片FPGA和SOC的8K视频信号发生器，其特征在于：所述现场可编程门阵列FPGA装置和所述SOC之间通过DP接口或HDMI接口传输8K视频信号。

5.根据权利要求2所述的基于多片FPGA和SOC的8K视频信号发生器，其特征在于：所述现场可编程门阵列FPGA装置包括两个现场可编程门阵列FPGA时，分别为第一现场可编程门阵列FPGA和第二现场可编程门阵列FPGA，所述第一现场可编程门阵列FPGA和所述第二现场可编程门阵列FPGA并列设置且分别与SOC连接；

所述现场可编程门阵列FPGA装置包括四个现场可编程门阵列FPGA时，四个现场可编程门阵列FPGA呈矩阵设置且由左至右、由上至下分别为第三现场可编程门阵列FPGA、第四现场可编程门阵列FPGA、第五现场可编程门阵列FPGA和第六现场可编程门阵列FPGA，其中，所述第三现场可编程门阵列FPGA和所述第四现场可编程门阵列FPGA并列设置且分别与SOC连接，所述第五现场可编程门阵列FPGA和所述第六现场可编程门阵列FPGA并列设置，所述第五现场可编程门阵列FPGA和第三现场可编程门阵列FPGA通过SerDes接口连接，所述第六现场可编程门阵列FPGA和第四现场可编程门阵列FPGA通过SerDes接口连接。

6.根据权利要求5所述的基于多片FPGA和SOC的8K视频信号发生器，其特征在于：多个所述现场可编程门阵列FPGA的同步由所述SOC通过铜线缆发送的帧同步信号进行控制，所述现场可编程门阵列FPGA每收到一个帧同步信号，则向外发送一帧图像。

7.根据权利要求1所述的基于多片FPGA和SOC的8K视频信号发生器，其特征在于：所述现场可编程门阵列FPGA装置设置有第三数据接口、第四数据接口或第五数据接口。

8.根据权利要求7所述的基于多片FPGA和SOC的8K视频信号发生器，其特征在于：所述第三数据接口为VBYONE接口，所述第四数据接口为eDP接口，所述第五数据接口为LVDS接口。

9.根据权利要求1所述的基于多片FPGA和SOC的8K视频信号发生器，其特征在于：所述第一存储器为DDR存储器。

10.一种显示屏检测系统，其特征在于，包括待测显示屏和权利要求1所述的基于多片FPGA和SOC的8K视频信号发生器，所述基于多片FPGA和SOC的8K视频信号发生器对所述待测显示屏进行屏幕检测提供图像内容。