CN219592379U

CN219592379U - 一种电流放大电路、驱动芯片以及电子设备

Info

Publication number: CN219592379U
Application number: CN202320476242.2U
Authority: CN
Inventors: 张顺琳; 池继富; 叶军; 范永江
Original assignee: Shanghai Xinwen Microelectronics Co ltd
Current assignee: Shanghai Xinwen Microelectronics Co ltd
Priority date: 2023-03-14
Filing date: 2023-03-14
Publication date: 2023-08-25
Anticipated expiration: 2033-03-14

Abstract

本实用新型提供了一种电流放大电路，包括：电流放大模块、第一电路保护模块、第二电路保护模块、采样电阻模块；电流放大模块的第一输入端与第二输入端分别连接采样电阻模块的第一端；电流放大模块的第一输出端连接采样电阻模块的第二端；采样电阻模块的第三端连接第一电路保护模块；第二电路保护模块连接电流放大模块的第一输出端，以使得电流放大电路输出的放大电流信号通过第二电路保护模块后输出。本实用新型提供的技术方案，解决了现有的电流放大电路中存在的系统的动态响应速度慢的问题，提供了动态响应速度，进而提高了电路的性能。

Description

一种电流放大电路、驱动芯片以及电子设备

技术领域

本实用新型属于集成电路技术领域，尤其涉及一种电流放大电路、驱动芯片以及电子设备。

背景技术

放大器是增加信号幅度或功率的装置，它是自动化技术工具中处理信号的重要元件。放大器的放大作用是用输入信号控制能源来实现的，放大所需功耗由能源提供。对于线性放大器，输出就是输入信号的复现和增强。对于非线性放大器，输出则与输入信号成一定函数关系。

电流放大器作用就是根据电流指令向感性电流负载提供电流，本质上就是受控电流源。电流放大器一般是由电源、电力电子电路、感性负载、控制器等四个部分构成，采用输出电流闭环控制。理想电流放大器要求输出电流im(t)完全复现电流指令iref(t)，即im(t)＝iref(t)。由于感性负载电流不能突变的特性，感性负载对电流表现为惯性环节，这种惯性往往会导致负载电流变化滞后于电流指令变化，对于电流响应要求较高的系统这是不利的。增大负载电感有利于减小电流放大器输出电流纹波，但同时会增加负载的惯性，减小系统的动态响应速度。

实用新型内容

本实用新型提供了一种电流放大电路、驱动芯片以及电子设备，以解决现有的电流放大电路中存在的系统的动态响应速度慢的问题。

根据本实用新型的第一方面，提供了一种电流放大电路，包括：电流放大模块、第一电路保护模块、第二电路保护模块、采样电阻模块；

所述电流放大模块的第一输入端与第二输入端分别连接所述采样电阻模块的第一端；所述电流放大模块的第一输出端连接所述采样电阻模块的第二端；

所述采样电阻模块的第三端连接所述第一电路保护模块；

所述第二电路保护模块连接所述电流放大模块的第一输出端，以使得所述电流放大电路输出的放大电流信号通过所述第二电路保护模块后输出。

可选的，所述第一电路保护模块包括第一电路保护单元与第二电路保护单元；所述第一电路保护单元与所述第二电路保护单元分别连接所述采样电阻模块的第三端。

可选的，所述第一电路保护单元包括：第一二极管与第二二极管；所述第二二极管的正极连接所述第二二极管的负极，且所述第一二极管的正极与所述第二二极管的负极均连接所述采样电阻模块的第三端。

可选的，所述采样电阻模块包括：第一电阻、第二电阻、第三电阻与第四电阻；

其中，所述第一电阻的第一端连接所述电流放大模块的第一输入端；

所述第二电阻的第一端连接所述电流放大模块的第二输入端；

所述第三电阻并联连接于所述电流放大模块的所述第一输入端与所述第一输出端之间；

所述第四电阻的一端连接所述第二电阻的第一端与所述电路放大模块的所述第二输入端；

所述第一电阻的第二端连接所述第一二极管的正极与所述第二二极管的负极；所述第二电阻的第二端连接所述第二电路保护单元；

其中，所述第一电阻的第一端与所述第二电阻的第一端构成所述采样电阻模块的第一端；所述第三电阻的连接所述电流放大模块的一端构成所述采样电阻模块的第二端；所述第一电阻的第二端与所述第二电阻的第二端构成所述采样电阻模块的第三端。

可选的，所述第一电阻与所述第三电阻的比值，等于所述第二电阻与所述第四电阻的比值。

可选的，所述电流放大模块包括：OPA运算放大器。

可选的，所述OPA运算放大器包括：

VN输入端、VP输入端、内部电流输入端、HVBN端、PSUB端、VDD端、GND端、第一VOUT端；其中，所述VDD端连接所述HVBN端；所述GND端连接所述PSUB端；

其中，所述VN端与所VP端分别作为所述电流放大模块的所述第一输入端与所述第二输入端。

可选的，所述OPA运算放大器具体包括：OTA单元与SF单元；

所述OTA单元还包括：所述VN输入端、所述VP输入端、第一内部电流输入端、第一HVBN端、第一PSUB端、第一VDD端、第一GND端以及第二输出端；其中，所述第一VDD端连接所述第一HVBN端；所述第一GND端连接所述第一PSUB端；

所述SF单元包括：第一VIN端、第二内部电流输入端、第二HVBN端、二PSUB端、第二VDD端、第二GND端、以及所述第一输出端；其中，所述第二VDD端连接所述第二HVBN端；所述第二GND端连接所述第二PSUB端；

其中，所述OTA单元中的所述第二输出端连接所述SF单元中的所述第一VIN端；所述内部电流输入端包括所述第一内部电流输入端与所述第二内部电流输入端；所述HVBN端包括所述第一HVBN端与所述第二HVBN端；所述PSUB端包括所述第一PSUB端与所述第二PSUB端；所述VDD端包括所述第一VDD端与所述第二VDD端；GND端包括所述第一GND端与所述第二GND端。

根据本实用新型的第二方面，提供了一种驱动芯片，包括本实用新型第一方面的任一项所述的电流放大电路。

根据本实用新型的第三方面，提供了一种电子设备，包括本实用新型第二方面所述的驱动芯片。

本实用新型提供的一种电流放大电路，通过在电流放大模块的第一输入端与第二输入端分别连接所述采样电阻模块的第一端；所述电流放大模块的第一输出端连接所述采样电阻模块的第二端；所述采样电阻模块的第三端连接所述第一电路保护模块；所述第二电路保护模块连接所述电流放大模块的第一输出端，以使得所述电流放大电路输出的放大电流信号通过所述第二电路保护模块后输出，解决了现有的电流放大电路中存在的系统的动态响应速度慢的问题，提供了动态响应速度，进而提高了电路的性能。

附图说明

图1为本实用新型一实施例提供的电流放大电路的模块示意图；

图2为本实用新型一具体实施例提供的电流放大电路示意图；

图3为本实用新型一具体实施例提供的采样电阻模块与电流放大模块的示意图；

图4为本实用新型一具体实施例提供的OPA运算放大器的结构示意图；

图5为本实用新型一具体实施例提供的OTA单元的结构示意图；

图6为本实用新型一具体实施例提供的SF单元的结构示意图；

图7为本实用新型一具体实施例提供的OPA运算放大器中OTA单元与SF单元的结构示意图；

图8为本实用新型一具体实施例提供的OPA运算放大器的中第一部分的具体结构示意图；

图9为本实用新型一具体实施例提供的OPA运算放大器的中第二部分的具体结构示意图；

图10为本实用新型一具体实施例提供的OTA单元的具体结构示意图；

图11-12为本实用新型一具体实施例提供的SF单元的具体结构示意图；

附图标记说明：

R1、R2、R3以及R4-第一电阻、第二电阻、第三电阻以及第四电阻；

D1、D2、D3、D4、D5以及D6-第一二极管、第二二极管、第三二极管、第四二极管、第五二极管以及第六二极管；

I_24 内部电流输入端；

I1_24第一内部电流输入端；

I2_24第二内部电流输入端；

IN-端为第一输入端；

IP-端为第二输入端；

M1-M17-第一晶体管-第十七晶体管；

Q1-Q24-晶体管。

具体实施方式

下面将结合示意图对本实用新型的电流放大电路进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。

在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

请参考图1-图12，根据本实用新型的一实施例，提供了一种电流放大电路，如图1所示，所述电流放大电路包括：电流放大模块、第一电路保护模块、第二电路保护模块、采样电阻模块；

所述采样电阻模块的第三端连接所述第一电路保护模块；

一种实施例中，所述第一电路保护模块包括第一电路保护单元与第二电路保护单元；所述第一电路保护单元与所述第二电路保护单元分别连接所述采样电阻模块的第三端。

一种实施方式中，所述第一电路保护单元、所述第二电路保护单元以及所述第二电路保护模块均为ESD保护电路。

一种具体实施例中，所述第一电路保护单元包括：第一二极管与第二二极管；所述第二二极管的正极连接所述第二二极管的负极，且所述第一二极管的正极与所述第二二极管的负极均连接所述采样电阻模块的第三端；如图2所示；所述第一二极管与所述第二二极管如图2中D1与D2所示；

一种具体实施方式中，所述第二电路保护单元与所述第二电路保护模块与所述第一电路保护模块的具体结构相同，如图中D3与D4，D5与D6(分别为第三二极管、第四二极管、第五二极管以及第六二极管)所示；本实用新型在此不予赘述。

一种实施例中，所述采样电阻模块包括：第一电阻、第二电阻、第三电阻与第四电阻；

其中，所述第一电阻的第一端与所述第二电阻的第一端构成所述采样电阻模块的第一端；所述第三电阻的连接所述电流放大模块的一端构成所述采样电阻模块的第二端；所述第一电阻的第二端与所述第二电阻的第二端构成所述采样电阻模块的第三端，如图3所示；其中，R1-R4分别为第一电阻、第二电阻、第三电阻、第四电阻。

一种实施例中，所述第一电阻与所述第三电阻的比值，等于所述第二电阻与所述第四电阻的比值。

一种实施例中，所述电流放大模块包括：OPA运算放大器。

一种实施例中，所述OPA运算放大器包括：

其中，所述VN端与所VP端分别作为所述电流放大模块的所述第一输入端与所述第二输入端，如图4所示。

一种实施例中，所述OPA运算放大器具体包括：OTA单元与SF单元；

所述OTA单元还包括：所述VN输入端、所述VP输入端、第一内部电流输入端、第一HVBN端、第一PSUB端、第一VDD端、第一GND端以及第二输出端；其中，所述第一VDD端连接所述第一HVBN端；所述第一GND端连接所述第一PSUB端；如图5所示

所述SF单元包括：第一VIN端、第二内部电流输入端、第二HVBN端、二PSUB端、第二VDD端、第二GND端、以及所述第一输出端；其中，所述第二VDD端连接所述第二HVBN端；所述第二GND端连接所述第二PSUB端；如图6所示；

其中，所述OTA单元中的所述第二输出端连接所述SF单元中的所述第一VIN端，如图7所示；所述内部电流输入端包括所述第一内部电流输入端与所述第二内部电流输入端；所述HVBN端包括所述第一HVBN端与所述第二HVBN端；所述PSUB端包括所述第一PSUB端与所述第二PSUB端；所述VDD端包括所述第一VDD端与所述第二VDD端；GND端包括所述第一GND端与所述第二GND端。其中，所述内部电流输入端为I_24如图4所示；所述第一内部电流输入端与所述第二内部电流输入端分别如图7中I1_24/>与I2_24QUA所示。

一种具体举例中，OPA运算放大器的结构细节如下所述；

第一部分：6根mos管组成的电路；如图8所示，具体包括：

第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管；所述第一晶体管的源极连接所述第二晶体管的漏极；所述第二晶体管的源极连接所述第三晶体管的源极与所述第四晶体管的源极；所述第二晶体管的栅极连接所述第三晶体管的栅极；所述第二晶体管的漏极连接所述第二晶体管的栅极；所述第三晶体管的栅极连接所述第四晶体管的栅极；所述第一晶体管的漏极连接所述第一晶体管的栅极；所述第五晶体管的栅极连接所述第一晶体管的栅极；所述第五晶体管的源极连接所述第三晶体管的漏极；所述第六晶体管的栅极连接所述第五晶体管的栅极；所述第六晶体管的源极连接所述第四晶体管的漏极；所述第五晶体管的漏极作为所述第一内部电流输入端；所述第六晶体管的漏极作为所述第二内部电流输入端。

第二部分：4根mos管组成的电路；如图9所示，

第七晶体管、第八晶体管、第九晶体管以及第十晶体管；

所述第七晶体管的源极连接所述第八晶体管的漏极；所述第八晶体管的源极连接所述第九晶体管的源极；所述第九晶体管的漏极连接所述第十晶体管的源极；所述第九晶体管的栅极连接所述第九晶体管的漏极；所述第九晶体管的栅极连接所述第八晶体管的栅极；

所述第十晶体管的漏极连接所述第十晶体管的栅极；所述第十晶体管的栅极连接所述第七晶体管的栅极；所述第十晶体管的漏极作为所述内部输入电流输入端。

第三部分：如图10所示为OTA单元的细节图示，包括26根mos管电路。

为了描述方便简洁，将图10中的晶体管依次命名为Q1-Q26；

所述Q1的源极、所述Q2的源极、所述Q3的源极以及所述Q4的源极依次连接；所述Q3的漏极连接所述Q3的栅极；所述Q3的栅极连接所述Q2的栅极；所述Q1的栅极连接所述Q2的栅极；所述Q3的漏极连接所述Q5的源极；所述Q5的漏极连接所述Q5的栅极与所述Q6的漏极；所述Q4的漏极连接所述Q7的漏极；所述Q7的栅极连接所述Q6的栅极；所述Q6的源极连接所述Q8的漏极；所述Q7的源极连接所述Q9的漏极；所述Q9的栅极连接所述Q8的栅极；所述Q9的源极连接所述Q8的漏极；所述Q8的漏极连接所述Q10的漏极；所述Q9的漏极连接所述Q11的源极；所述Q10的漏极连接所述Q10的栅极；所述Q11的栅极连接所述Q11的漏极；所述Q6的栅极连接所述Q12的漏极；Q12的漏极连接所述Q12的栅极；所述Q10的漏极连接所述Q12的漏极；所述Q11的漏极连接所述Q13的源极；所述Q13的栅极连接所述Q12的栅极；所述Q13的栅极连接所述Q13的漏极；所述Q13的漏极连接所述Q14的漏极；所述Q14的源极连接所述Q15的漏极；所述Q15的源极连接所述Q16的源极；所述Q16的漏极连接所述Q17的源极；所述Q16的漏极连接所述Q16的栅极；所述Q17的漏极连接所述Q17的栅极；所述Q15的栅极连接所述Q16的栅极；所述Q14的栅极连接所述Q17的栅极；所述Q12的漏极连接所述Q18和Q19的源极；所述Q18的漏极连接所述Q1的漏极；所述Q19的漏极连接所述Q2的漏极；所述Q20的漏极连接所述Q21的源极，所述Q21的漏极连接所述Q22的漏极；所述Q22的源极连接所述Q1的漏极；所述Q20的漏极连接所述Q20的栅极；所述Q21的漏极连接所述Q21的栅极；所述Q21的栅极连接所述Q21的漏极；所述Q20的源极连接所述Q23的源极，所述Q23的漏极连接所述Q24的源极，所述Q24的漏极连接所述Q25的漏极；所述Q25的源极连接所述Q2的漏极；所述Q24的栅极连接所述Q21的栅极；所述Q25的栅极连接所述Q19的栅极；所述Q20的栅极连接所述Q23的栅极。

第四部分：如图11-12所示为SF单元细节图，包括5根mos管电路。

第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管以及第十五晶体管；所述第十一晶体管的源极连接所述第十二晶体管的漏极、与所述第一输出端；所述第十一晶体管的栅极作为所述第一VIN端；所述第十二晶体管的栅极连接所述第十三晶体管的栅极；所述第十三晶体管的漏极连接所述第十二晶体管的栅极；所述第十三晶体管的漏极连接所述第十三晶体管的栅极；所述第十三晶体管的漏极作为所述第二内部电流输入端；如图11所示；

第十四晶体管与第十五晶体管中，源极与漏极均连接，如图12所示。

部分四：2根mos管电路，第十六晶体管与第十七晶体管；第十六晶体管与第十七晶体管中，源极与漏极均连接，图中未示出；前述四部分之间通过网络名label认识连接，具体连接关系为本领域技术人员知悉的技术，本实用新型在此不予赘述。

根据本实用新型的一实施例，还提供了一种驱动芯片，包括本实用新型前述实施例的任一项所述的电流放大电路。

根据本实用新型的另一实施例，还提供了一种电子设备，包括本实用新型前述实施例所述的驱动芯片。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims

1.一种电流放大电路，其特征在于，包括：电流放大模块、第一电路保护模块、第二电路保护模块、采样电阻模块；

所述采样电阻模块的第三端连接所述第一电路保护模块；

2.如权利要求1所述的电流放大电路，其特征在于，所述第一电路保护模块包括第一电路保护单元与第二电路保护单元；所述第一电路保护单元与所述第二电路保护单元分别连接所述采样电阻模块的第三端。

3.如权利要求2所述的电流放大电路，其特征在于，所述第一电路保护单元包括：第一二极管与第二二极管；所述第二二极管的正极连接所述第二二极管的负极，且所述第一二极管的正极与所述第二二极管的负极均连接所述采样电阻模块的第三端。

4.如权利要求3所述的电流放大电路，其特征在于，所述采样电阻模块包括：第一电阻、第二电阻、第三电阻与第四电阻；

所述第四电阻的一端连接所述第二电阻的第一端与电路放大模块的所述第二输入端；

5.如权利要求4所述的电流放大电路，其特征在于，所述第一电阻与所述第三电阻的比值，等于所述第二电阻与所述第四电阻的比值。

6.如权利要求5所述的电流放大电路，其特征在于，所述电流放大模块包括：OPA运算放大器。

7.如权利要求6所述的电流放大电路，其特征在于，所述OPA运算放大器包括：

其中，所述VN输入端与所述VP输入端分别作为所述电流放大模块的所述第一输入端与所述第二输入端。

8.如权利要求7所述的电流放大电路，其特征在于，所述OPA运算放大器具体包括：OTA单元与SF单元；

所述SF单元包括：第一VIN端、第二内部电流输入端、第二HVBN端、二PSUB端、第二VDD端、第二GND端、以及所述第一输出端；其中，所述第二VDD端连接所述第二HVBN端；所述第二GND端连接第二PSUB端；

9.一种驱动芯片，其特征在于，包括权利要求1-8任一项所述的电流放大电路。

10.一种电子设备，其特征在于，包括权利要求9所述的驱动芯片。