CN219534035U - 一种提升gip电路可靠性的新型闸级电路 - Google Patents
一种提升gip电路可靠性的新型闸级电路 Download PDFInfo
- Publication number
- CN219534035U CN219534035U CN202320375447.1U CN202320375447U CN219534035U CN 219534035 U CN219534035 U CN 219534035U CN 202320375447 U CN202320375447 U CN 202320375447U CN 219534035 U CN219534035 U CN 219534035U
- Authority
- CN
- China
- Prior art keywords
- circuit
- gip
- transistor
- ago
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型提供了一种提升GIP电路可靠性的新型闸级电路，包括GIP电路，所述GIP电路包括有复数个GIP电路单元，每一所述电路单元均连接有一个闸级输出信号G(n)，每一所述GIP电路单元分别设置一个晶体管T，每一所述晶体管T的漏极分别与对应的GIP电路单元中的闸级输出信号G(n)连接，所述晶体管T的栅极均连接SW1讯号，所述晶体管T的源极均连接AGO讯号。在AGO驱动时序工作时，闸极电路输入讯号中仅SW1和AGO写VGH，其余讯号均为VGL，此时所有的G(n)输出均为VGH，而此时输出AGO未经过倍压与输出电路和稳压及关闭电路，从而避免此两部分TFT器件因长时间高压偏置造成其电性偏移进而产生满屏横纹、等间距不良的问题。
Description
技术领域
本实用新型涉及显示面板技术领域，特别指一种提升GIP电路可靠性的新型闸级电路。
背景技术
随着时代发展，人们对显示面板的需求和规格要求越来越高，高解析度、高刷新率面板逐渐成为显示主流。与此同时，对面板信赖性的测试规格也愈加严苛。
显示面板的显示是通过控制面内像素TFT来完成的，具体是通过横向的栅极信号(Gate)控制TFT的开与关和纵向的源极信号(Source)写入想要显示的资料。其中栅极信号的产生由面板两侧的栅极驱动电路产生，简称GIP(Gate In Panel)驱动电路。一个显示面板具有n个GIP电路。
图1为传统的闸级电路，传统闸级电路设计中，通常将其分为三个部分，分别为：前置电路、倍压与输出电路以及稳压及关闭电路。
前置电路包括有TFT晶体管T1和T7，T1的栅极连接有信号G(n-1)，T1的源极与信号FW连接，T1的漏极与稳压及关闭电路连接，T7的栅极连接有信号G(n+1)，T7的源极与信号BW连接，T7的漏极与稳压及关闭电路连接。且T1的漏极和T7的漏极连接于节点Q点，倍压与输出电路包括有TFT晶体管T4，T4的栅极与Q点连接，T4的源极与信号CK连接，T4的漏极与稳压及关闭电路连接；稳压及关闭电路还分别连接有信号VGL和信号CKB。Q点还连接有电容C1，电容C1的另一端连接信号G(n)。G(n)是指显示区域的闸级电压为在T4器件开启后，当前闸级CK讯号经过T4器件后变为了闸级输出讯号，通常称为Gout或者G(n)。
图2为传统的闸级电路常规逐行扫描驱动时序，此时闸极电路为逐行开启，对闸极电路中各个TFT的压力程度较小，闸极电路稳定性较好。
在P检(即cell玻璃测试)时会使用到AGO(all gate on/所有的gate打开)来检验面板是否有异常，模组信赖性验证时也会运用到AGO时序。传统AGO时序如图3所示，所有闸极电路输入讯号均为VGH，闸极电路中所有的TFT器件均处于高压偏置的开启状态。
由于面板运行AGO时序时，GIP电路里所有讯号均给VGH，Gout或G(n)为持续打开状态，长时间输出AGO时序对GIP电路的压力较大，易造成TFT电性偏移或GIP放电不完全，从而导致闸极电路中前置电路、倍压输出电路或关闭和稳压电路中某一个或多个部分未能正常工作，进而引发满屏横纹(multi-pluse)、等间距G-line(IGL)等不良。
发明内容
本实用新型要解决的技术问题，在于提供一种提升GIP电路可靠性的新型闸级电路，减轻AGO时序对GIP电路的影响，提升GIP电路的可靠性，避免或减少满屏横纹、等间距不良的产生。
本实用新型是这样实现的：本实用新型提供了一种提升GIP电路可靠性的新型闸级电路，包括GIP电路，所述GIP电路包括有复数个GIP电路单元，每一所述电路单元均连接有一个闸级输出信号G(n)，每一所述GIP电路单元分别设置一个晶体管T，每一所述晶体管T的漏极分别与对应的GIP电路单元中的闸级输出信号G(n)连接，所述晶体管T的栅极均连接SW1讯号，所述晶体管T的源极均连接AGO讯号。
进一步的，所述晶体管T为TFT晶体管。
进一步的，所述SW1讯号和AGO讯号为外部输入讯号，且所述SW1讯号控制其连接的晶体管T的开和关，所述AGO讯号控制对应晶体管T打开后写入电压。
进一步的，所述GIP电路设置在面板两侧，位于面板同一侧的晶体管T的栅极共同连接SW1讯号，位于面板同一侧的晶体管T的源极共同连接AGO讯号。
进一步的，每一GIP电路单元均包含前置电路、倍压与输出电路以及稳压及关闭电路。
本实用新型的优点在于：本实用新型的闸级电路在AGO驱动时序工作时，闸极电路输入讯号中仅SW1和AGO写VGH，其余讯号均为VGL，此时所有的G(n)输出均为VGH，所有的扫描线同时打开，而此时输出AGO未经过倍压与输出电路和稳压及关闭电路，从而避免此两部分TFT器件因长时间高压偏置造成其电性偏移进而产生满屏横纹、等间距不良的问题。
附图说明
下面参照附图结合实施例对本实用新型作进一步的说明。
图1是现有技术中的闸级电路图；
图2是现有技术中闸级电路常规逐行扫描驱动时序；
图3是现有技术中闸级电路在执行AGO的时序图；
图4是本实用新型的新型闸级电路图；
图5是本实用新型的新型闸级电路常规逐行扫描驱动时序图；
图6是本实用新型的新型闸级电路执行AGO的时序图。
具体实施方式
本实用新型的新型闸级电路是基于如图1所示的传统闸级电路基础上的改进。
在传统的闸级电路中，面板运行AGO时序时，GIP电路里所有讯号均给VGH，Gout或G(n)为持续打开状态，长时间输出AGO时序对GIP电路的压力较大，易造成TFT电性偏移或GIP放电不完全，从而导致闸极电路中前置电路、倍压输出电路或关闭和稳压电路中某一个或多个部分未能正常工作，进而引发满屏横纹(multi-pluse)、等间距G-line(IGL)等不良。
为此，本实用新型提出了一种提升GIP电路可靠性的新型闸级电路，总体设计思路如下：
在传统闸级驱动电路的基础上新增SW1和AGO讯号。SW1讯号控制着其所接TFT的打开和关闭，AGO讯号控制着SW1所接TFT打开后的写入电压。如图5所示，新型闸级电路在常规逐行扫描驱动时，闸极电路输入讯号除SW1写VGL，AGO写GND外，其余输入讯号写法同图2传统闸级电路常规逐行扫描驱动时序；此时SW1所接TFT为关闭状态，SW1及AGO讯号不会影响到Gout的正常输出，闸极电路逐行开启，面板正常显示各画面。如图6所示，新型闸级电路在AGO驱动时序工作时，闸极电路输入讯号中仅SW1和AGO写VGH，其余讯号均为VGL，此时所有的Gout输出均为VGH，所有的扫描线同时打开。而此时输出AGO未经过倍压与输出电路和稳压及关闭电路，从而避免此两部分TFT器件因长时间高压偏置造成其电性偏移进而产生一系列面板不良。
实施例一
请参阅图4，本实用新型提供了一种提升GIP电路可靠性的新型闸级电路，包括GIP电路，所述GIP电路包括有复数个GIP电路单元，每一所述电路单元均连接有一个闸级输出信号G(n)，每一所述GIP电路单元分别设置一个晶体管T，每一所述晶体管T的漏极分别与对应的GIP电路单元中的闸级输出信号G(n)连接，所述晶体管T的栅极均连接SW1讯号，所述晶体管T的源极均连接AGO讯号。
具体的，所述晶体管T为TFT晶体管。
具体的，所述SW1讯号和AGO讯号为外部输入讯号，且所述SW1讯号控制其连接的晶体管T的开和关，所述AGO讯号控制对应晶体管T打开后写入电压。
具体的，所述GIP电路设置在面板两侧，位于面板同一侧的晶体管T的栅极共同连接SW1讯号，位于面板同一侧的晶体管T的源极共同连接AGO讯号。
具体的，每一GIP电路单元均包含前置电路、倍压与输出电路以及稳压及关闭电路。
如图5和图6，基于实施例一中的一种提升GIP电路可靠性的新型闸级电路，提供一种提升GIP电路可靠性的新型闸级电路的驱动方法，所述方法包括：
S1、所述闸级电路执行常规逐行扫描驱动阶段中，SW1讯号持续写入VGL，AGO持续写入GND。
S2、所述闸级电路执行AGO驱动时序阶段，讯号CK、CKB、FW和BW写入VGL，SW1讯号和AGO讯号均写入VGH，使所有的G(n)输出均为VGH
具体的，在所述步骤S1中，闸级电路执行常规逐行扫描驱动的步骤如下：
在t1阶段，G(n-1)写入VGL，CK写入VGH，CKB写入VGL，G(n)写入VGL，FW写入VGH，BW写入VGL，G(n+1)写入VGL；
在t2阶段，G(n-1)写入VGH，CK写入VGL，CKB写入VGH，G(n)写入VGL，FW写入VGH，BW写入VGL，G(n+1)写入VGL；
在t3阶段，G(n-1)写入VGL，CK写入VGH，CKB写入VGL，G(n)写入VGH，FW写入VGH，BW写入VGL，G(n+1)写入VGL；
在t4阶段，G(n-1)写入VGL，CK写入VGL，CKB写入VGH，G(n)写入VGL，FW写入VGH，BW写入VGL，G(n+1)写入VGH；
在t5-t9阶段，CK交替循环写入VGH和VGL，CKB交替循环写入VGL和VGH，G(n-1)、G(n)、G(n+1)和BW均保持写入VGL的状态，FW保持写入VGH的状态。
本实用新型的新型闸级电路在AGO驱动时序工作时，闸极电路输入讯号中仅SW1和AGO写VGH，其余讯号均为VGL，此时，与SW1所接的TFT晶体管打开，此时所有的Gout输出均为VGH，所有的扫描线同时打开。而此时输出AGO未经过倍压与输出电路和稳压及关闭电路，从而避免此两部分TFT器件因长时间高压偏置造成其电性偏移进而产生满屏横纹、等间距不良的问题。
虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。
Claims (5)
1.一种提升GIP电路可靠性的新型闸级电路，包括GIP电路，所述GIP电路包括有复数个GIP电路单元，每一所述电路单元均连接有一个闸级输出信号G(n)，其特征在于：每一所述GIP电路单元分别设置一个晶体管T，每一所述晶体管T的漏极分别与对应的GIP电路单元中的闸级输出信号G(n)连接，所述晶体管T的栅极均连接SW1讯号，所述晶体管T的源极均连接AGO讯号。
2.如权利要求1所述的一种提升GIP电路可靠性的新型闸级电路，其特征在于：所述晶体管T为TFT晶体管。
3.如权利要求1所述的一种提升GIP电路可靠性的新型闸级电路，其特征在于：所述SW1讯号和AGO讯号为外部输入讯号，且所述SW1讯号控制其连接的晶体管T的开和关，所述AGO讯号控制对应晶体管T打开后写入电压。
4.如权利要求1所述的一种提升GIP电路可靠性的新型闸级电路，其特征在于：所述GIP电路设置在面板两侧，位于面板同一侧的晶体管T的栅极共同连接SW1讯号，位于面板同一侧的晶体管T的源极共同连接AGO讯号。
5.如权利要求1所述的一种提升GIP电路可靠性的新型闸级电路，其特征在于：每一GIP电路单元均包含前置电路、倍压与输出电路以及稳压及关闭电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2022230230394 | 2022-11-14 | ||
| CN202223023039 | 2022-11-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219534035U true CN219534035U (zh) | 2023-08-15 |
Family
ID=86434400
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310195650.5A Pending CN116189591A (zh) | 2022-11-14 | 2023-03-03 | 一种提升gip电路可靠性的新型闸级电路及其驱动方法 |
| CN202320375447.1U Active CN219534035U (zh) | 2022-11-14 | 2023-03-03 | 一种提升gip电路可靠性的新型闸级电路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310195650.5A Pending CN116189591A (zh) | 2022-11-14 | 2023-03-03 | 一种提升gip电路可靠性的新型闸级电路及其驱动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN116189591A (zh) |
-
2023
- 2023-03-03 CN CN202310195650.5A patent/CN116189591A/zh active Pending
- 2023-03-03 CN CN202320375447.1U patent/CN219534035U/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN116189591A (zh) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10269282B2 (en) | Shift register, gate driving circuit, display panel and driving method | |
| US10714053B2 (en) | Driving circuit, method for controlling light emission and display device | |
| CN108564930B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| CN102834871B (zh) | 移位寄存器 | |
| CN101335050B (zh) | 移位寄存器及使用该移位寄存器的液晶显示器 | |
| US11581051B2 (en) | Shift register and driving method thereof, gate drive circuit, and display device | |
| US11749154B2 (en) | Gate driver on array circuit and display panel | |
| US10896654B2 (en) | GOA circuit and liquid crystal display device | |
| CN108091308A (zh) | 一种goa电路 | |
| US10403210B2 (en) | Shift register and driving method, driving circuit, array substrate and display device | |
| US11087706B2 (en) | Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device | |
| US20180174548A1 (en) | Shift register, gate driving circuit and display panel | |
| JP2014112166A (ja) | 表示装置 | |
| US11158274B1 (en) | GOA circuit and liquid crystal display panel | |
| CN103680452B (zh) | 一种移位寄存器、栅极驱动电路、阵列基板和显示装置 | |
| US10977979B1 (en) | GOA circuit and display panel | |
| CN219534035U (zh) | 一种提升gip电路可靠性的新型闸级电路 | |
| CN214541521U (zh) | 一种gip电路 | |
| US10714511B2 (en) | Pull-down circuit of gate driving unit and display device | |
| WO2020133276A1 (zh) | Goa单元及其goa电路、显示装置 | |
| CN116597767B (zh) | Goa驱动电路、显示面板和显示装置 | |
| CN114038434B (zh) | 液晶面板上电时序控制电路、方法、液晶面板及显示装置 | |
| CN114613341B (zh) | 阵列栅极驱动单元、电路及其驱动方法、显示装置 | |
| US20240221567A1 (en) | Driving circuit and display device | |
| US20240185936A1 (en) | Shift register and driving method thereof, gate driving circuit, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |