CN218996333U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN218996333U
CN218996333U CN202223373358.8U CN202223373358U CN218996333U CN 218996333 U CN218996333 U CN 218996333U CN 202223373358 U CN202223373358 U CN 202223373358U CN 218996333 U CN218996333 U CN 218996333U
Authority
CN
China
Prior art keywords
layer
display device
electrode
pixel
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223373358.8U
Other languages
English (en)
Inventor
全秀洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN218996333U publication Critical patent/CN218996333U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：基底；子像素，包括晶体管和发光元件；源极线，在第一方向上延伸，并且将初始化电压传输到晶体管；以及对称子像素，在与第一方向相交的第二方向上与子像素相邻，并且相对于穿过源极线的中心的假想对称线与子像素对称。由于子像素和对称子像素可以共享源极线，因此可以另外分配可设置线的空间。因此，可以改善显示装置的显示质量。

Description

显示装置
技术领域
实施例涉及一种提供视觉信息的显示装置。
背景技术
随着信息技术的发展，可以作为用户与信息之间的连接媒介的显示装置的重要性越来越被强化。例如，诸如液晶显示装置(LCD)、有机发光显示装置(OLED)、等离子体显示装置(PDP)、量子点显示装置等的显示装置的使用越来越多。
为了提高显示装置的性能，包括在显示装置中的组件的数量越来越多。然而，在组件可以布置在有限区域内的情况下，可以实现显示装置的小型化。因此，需要一种用于提高显示装置的区域的效率的方法。
将理解的是，本背景技术部分部分地旨在提供用于理解该技术的有用背景。然而，该背景技术部分还可以包括不是在此公开的主题的相应有效申请日之前对于相关领域技术人员而言已知或理解的内容的部分的想法、概念或认识。
实用新型内容
本实用新型的目的在于提供一种具有改善的显示质量的显示装置。
根据公开的实施例的显示装置可以包括：基底；子像素，包括晶体管和发光元件；源极线，在第一方向上延伸，并且将初始化电压传输到晶体管；以及对称子像素，在与第一方向相交的第二方向上与子像素相邻，并且相对于穿过源极线的中心的假想对称线与子像素对称。
在实施例中，子像素和对称子像素可以共享源极线。
在实施例中，子像素还可以包括有源图案，有源图案包括：第一部分；以及第二部分，在平面图中相对于假想对称线与第一部分对称。
在实施例中，显示装置还可以包括覆盖有源图案的绝缘层。源极线穿过通过去除绝缘层的一部分而形成的接触孔电连接到有源图案。
在实施例中，显示装置还可以包括感测信号线，感测信号线设置在晶体管的栅电极上以与晶体管的沟道区域叠置并且将感测信号传输到栅电极。
在实施例中，栅电极和感测信号线中的每者可以在第一方向上延伸。有源图案可以在第二方向上延伸。
在实施例中，源极线和感测信号线可以设置在同一层上。
在实施例中，源极线和感测信号线可以在同一方向上延伸。
在实施例中，显示装置还可以包括设置在栅电极与感测信号线之间的绝缘层。感测信号线可以穿过通过去除绝缘层的一部分而形成的接触孔电连接到栅电极。
在实施例中，子像素还可以包括存储电容器，存储电容器包括第一电极和第二电极。第一电极和晶体管的栅电极可以设置在同一层上。第二电极和源极线可以设置在同一层上。
根据公开的实施例的显示装置可以包括：基底；子像素，包括晶体管和设置在晶体管上的发光元件，晶体管包括设置在基底上的有源图案和设置在有源图案上并在与有源图案叠置的区域中限定沟道区域的栅电极；感测信号线，设置在栅电极上以与沟道区域叠置并将感测信号传输到栅电极；源极线，在第一方向上延伸，电连接到有源图案，并将初始化电压传输到有源图案；以及对称子像素，具有与子像素相同的结构，在与第一方向相交的第二方向上与子像素相邻，并且相对于穿过源极线的中心的假想对称线与子像素对称。
在实施例中，子像素和对称子像素可以共享源极线。
在实施例中，整个栅电极可以与感测信号线叠置。
在实施例中，栅电极和感测信号线中的每者可以在第一方向上延伸。
在实施例中，栅电极和感测信号线中的每者可以在第一方向上延伸，并且有源图案可以在第二方向上延伸。
在实施例中，显示装置还可以包括设置在栅电极与感测信号线之间的绝缘层。感测信号线可以穿过通过去除绝缘层的一部分而形成的接触孔电连接到栅电极。
在实施例中，接触孔可以在平面图中与有源图案间隔开。
在实施例中，源极线和感测信号线可以设置在同一层上。
在实施例中，源极线和感测信号线可以在同一方向上延伸。
在实施例中，显示装置还可以包括设置在栅电极与感测信号线之间的绝缘层。源极线可以穿过通过去除绝缘层的一部分而形成的接触孔电连接到有源图案。
在实施例中，子像素还可以包括存储电容器，存储电容器包括第一电极和第二电极。第一电极和栅电极可以设置在同一层上。第二电极和感测信号线可以设置在同一层上。
在实施例中，感测信号线在第一方向上的长度可以大于栅电极在第一方向上的长度。
在实施例中，栅电极和感测信号线可以包括相同的导电材料。
在实施例中，有源图案可以包括：第一部分；以及第二部分，具有相对于假想对称线与第一部分对称的平面形状。晶体管可以包括有源图案的第二部分。
在实施例中，显示装置还可以包括设置在基底与有源图案之间的数据线。数据线可以在第二方向上延伸，并且栅电极可以在第一方向上延伸。
在实施例中，子像素和对称子像素中的每个可以是红色子像素、绿色子像素和蓝色子像素中的一种。
根据公开的实施例的显示装置可以包括：基底；子像素，包括设置在基底上的晶体管和设置在晶体管上的发光元件；源极线，在第一方向上延伸，电连接到晶体管，并且将初始化电压传输到晶体管；以及对称子像素，具有与子像素相同的结构，在与第一方向相交的第二方向上与子像素相邻，并且相对于穿过源极线的中心的假想对称线与子像素对称。
在实施例中，子像素和对称子像素可以共享源极线。
在实施例中，晶体管可以包括设置在基底上的有源图案和在与有源图案叠置的区域中限定沟道区域的栅电极。
在实施例中，子像素还可以包括存储电容器，存储电容器包括第一电极和第二电极。第一电极和栅电极可以设置在同一层上，并且第二电极和源极线可以设置在同一层上。
根据公开的实施例的显示装置可以包括：子像素，包括晶体管和设置在晶体管上的发光元件；源极线，在第一方向上延伸并连接到晶体管以将初始化电压传输到晶体管；以及对称子像素，在第二方向上与子像素相邻并且相对于穿过源极线的中心线的假想对称线与子像素对称。因此，存储电容器的容量可以增大。由于子像素和对称子像素可以共享源极线，因此可以另外分配可设置线的空间。因此，可以改善显示装置的显示质量。
附图说明
通过以下结合附图的详细描述，将更清楚地理解说明性的非限制性实施例。
图1是示出根据实施例的显示装置的示意性剖视图。
图2是示出图1的显示装置的子像素的示意性电路图。
图3是示出图1的显示装置的示例的示意性剖视图。
图4是示出包括在图1的显示装置中的像素的示意性布局图。
图5、图6、图7和图8是示出图4的布局图中所示的每一层的组件的示意性布局图。
图9是沿图4的线I-I'截取的示意性剖视图。
图10是沿图4的线II-II'截取的示意性剖视图。
图11是沿图4的线III-III'截取的示意性剖视图。
图12是沿图4的线IV-IV'截取的示意性剖视图。
图13是示出根据另一实施例的显示装置的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述公开，在附图中示出了实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达公开的范围。
在附图中，为了易于描述和清楚起见，可能夸大了元件的大小、厚度、比例和尺寸。同样的附图标记始终表示同样的元件。
如在此使用的，除非上下文另有明确说明，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。
在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为意指“A、B、或A和B”。术语“和”和“或”可以以结合或分离的含义使用，并且可以被理解为等同于“和/或”。
术语“叠置”或“与……叠置”意味着第一对象可以在第二对象的上方或下方或侧面，反之亦然。另外，术语“叠置”可以包括层叠、堆叠、面对或面向、在……之上延伸、覆盖或部分覆盖、或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
当一个元件被描述为“与”另一元件“不叠置”或“不与”另一元件“叠置”时，这可以包括元件彼此间隔开、彼此偏移或彼此分开、或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
将理解的是，术语“连接到”或“结合到”可以包括物理(或电)连接(或结合)。
除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用字典中定义的术语)应被解释为具有与其在相关领域的背景下的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非在此明确地如此定义。
图1是示出根据实施例的显示装置的示意性剖视图。
参照图1，根据实施例的显示装置1000可以被划分为显示区域DA和非显示区域NDA。显示区域DA可以是能够通过产生光或调节从外部光源提供的光的透射率来显示图像的区域。非显示区域NDA可以是不显示图像的区域。非显示区域NDA可以位于显示区域DA周围。例如，非显示区域NDA可以围绕显示区域DA。
在平面图中，显示装置1000也可以具有矩形形状。然而，公开不限于此，并且显示装置1000在平面图中可以具有各种形状。
显示装置1000可以包括设置在显示区域DA中的像素PX。当像素PX发光时，显示区域DA可以显示图像。
像素PX中的每个可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。在实施例中，第一子像素SPX1可以是发射红光的红色子像素，第二子像素SPX2可以是发射绿光的绿色子像素，并且第三子像素SPX3可以是发射蓝光的蓝色子像素。然而，由子像素SPX1、SPX2和SPX3中的每个发射的光的颜色不限于此。尽管图1示出了存在三个子像素SPX1、SPX2和SPX3，但是公开不限于此。例如，像素PX中的每个还可以包括发射白光的第四子像素。
像素PX可以在第一方向DR1和与第一方向DR1交叉的第二方向DR2上重复布置。因此，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以在第一方向DR1和第二方向DR2上重复布置。
显示装置1000可以包括设置在非显示区域NDA中的驱动器。例如，驱动器可以包括栅极驱动器、数据驱动器等。驱动器可以电连接到像素PX。驱动器可以向像素PX提供用于发光的信号和电压。
可以在第一方向DR1和与第一方向DR1相交的第二方向DR2上限定平面。例如，第一方向DR1可以垂直于第二方向DR2。第三方向DR3可以垂直于该平面。
图2是示出图1的显示装置的子像素的示意性电路图。例如，图2中所示的电路图是示出图1中所示的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的任意一个的电路图。
参照图2，根据实施例的显示装置1000的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括第一晶体管T1、第二晶体管T2和第三晶体管T3、存储电容器CST和发光元件EL。
第一晶体管T1可以根据栅电极和源电极之间的电压差来调节从可以向其供应驱动电压的驱动电压线ELVDL流到发光元件EL的电流。例如，第一晶体管T1可以是用于驱动发光元件EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光元件EL的第一电极，并且第一晶体管T1的漏电极可以连接到可以向其施加驱动电压的驱动电压线ELVDL。
第二晶体管T2可以通过栅极信号线GSL的栅极信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到栅极信号线GSL，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3可以通过感测信号线SSL的感测信号导通，以将初始化电压线VIL连接到发光元件EL的一端。第三晶体管T3的栅电极可以连接到感测信号线SSL，第三晶体管T3的漏电极可以连接到初始化电压线VIL，并且第三晶体管T3的源电极可以连接到发光元件EL的一端或第一晶体管T1的源电极。
然而，第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个的源电极和漏电极不限于此，并且情况可以相反。第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个可以由薄膜晶体管形成。
存储电容器CST可以形成在第一晶体管T1的栅电极和源电极之间。存储电容器CST可以存储第一晶体管T1的栅极电压和源极电压之间的差电压。
发光元件EL可以根据通过第一晶体管T1供应的电流发光。发光元件EL可以是包括第一电极(例如，阳极电极)、有机发光层和第二电极(例如，阴极电极)的有机发光二极管。然而，公开不限于此。发光元件EL的第一电极可以连接到第一晶体管T1的源电极，并且发光元件EL的第二电极可以连接到可以向其施加低于驱动电压的共电压的共电压线ELVSL。
然而，尽管已经在图2中描述了每个子像素SPX包括三个晶体管和存储电容器的情况，但是公开不限于此。
图3是示出图1的显示装置的示例的示意性剖视图。例如，图3示出了图1的显示区域DA的剖面的示例。
参照图3，根据实施例的显示装置1000可以包括基底SUB、电路层CL、像素限定层PDL、发光元件EL、封装结构TFE、堤层BNK、第一颜色转换层CCL1和第二颜色转换层CCL2、透光层LTL、覆盖层CPL、低折射率层LRL、第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3以及保护层PL。这里，发光元件EL可以包括像素电极PE、发光层EML和共电极CE。
基底SUB可以包括透明材料或不透明材料。基底SUB可以由透明树脂基底形成。透明树脂基底的示例可以包括聚酰亚胺基底等。聚酰亚胺基底可以包括第一有机层、第一阻挡层、第二有机层等。在其它实施例中，基底SUB可以包括石英基底、合成石英基底、氟化钙基底、掺氟石英基底、钠钙基底、无碱玻璃基底等。这些可以单独使用或彼此组合使用。
电路层CL可以设置在基底SUB上。电路层CL可以为发光元件EL提供信号和电压，以从发光元件EL发光。例如，电路层CL可以包括晶体管、导电层、绝缘层等。
像素电极PE可以设置在电路层CL上。像素电极PE可以从电路层CL接收信号和电压。例如，像素电极PE可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。这些可以单独使用或彼此组合使用。例如，像素电极PE可以是阳极电极。在其它实施例中，像素电极PE可以是阴极电极。
像素限定层PDL可以设置在电路层CL和像素电极PE上。像素限定层PDL可以具有使像素电极PE的一部分暴露的开口。由于像素限定层PDL具有开口，因此像素限定层PDL可以限定发光的子像素SPX1、SPX2和SPX3中的每个。像素限定层PDL可以包括有机材料或无机材料。可以用作像素限定层PDL的有机材料的示例可以是光致抗蚀剂、聚丙烯酸树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂、丙烯酸类树脂、环氧类树脂等。这些可以单独使用或彼此组合使用。
发光层EML可以设置在像素电极PE上。具体地，发光层EML可以设置在像素限定层PDL的开口中。发光层EML可以包括用于发光的材料。例如，发光层EML可以包括有机发光材料或无机发光材料。
共电极CE可以设置在像素限定层PDL和发光层EML上。例如，共电极CE可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。这些可以单独使用或彼此组合使用。例如，共电极CE可以是阴极电极。在其它实施例中，共电极CE可以是阳极电极。
因此，包括像素电极PE、发光层EML和共电极CE的发光元件EL可以设置在基底SUB上。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括发光元件EL。
封装结构TFE可以设置在共电极CE上。封装结构TFE可以防止杂质、湿气等从外部渗透到发光元件EL中。封装结构TFE可以包括至少一个无机封装层和至少一个有机封装层。例如，无机封装层可以包括氧化硅、氮化硅和/或氮氧化硅。有机封装层可以包括固化的聚合物(诸如聚丙烯酸酯等)。
堤层BNK可以设置在封装结构TFE上。堤层BNK可以围绕第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL。在形成第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL期间，可以在堤层BNK中形成用于容纳墨组合物的空间。因此，在平面图中，堤层BNK可以具有网格形状或矩阵形状。例如，堤层BNK可以包括有机材料。
第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL可以设置在封装结构TFE上。第一颜色转换层CCL1和第二颜色转换层CCL2可以将从发光元件EL发射的光转换为具有特定波长的光。
第一颜色转换层CCL1可以与可设置第一子像素SPX1的区域叠置，第二颜色转换层CCL2可以与可设置第二子像素SPX2的区域叠置，并且透光层LTL可以与可设置第三子像素SPX3的区域叠置。
第一颜色转换层CCL1可以将从发光元件EL发射的光L1(例如，蓝光)转换为第一颜色的光Lr。第二颜色转换层CCL2可以将从发光元件EL发射的光L1转换为第二颜色的光Lg。透光层LTL可以透射从发光元件EL发射的光L1。在实施例中，第一颜色可以是红色，并且第二颜色可以是绿色。透光层LTL可以透射蓝光Lb。然而，公开不限于此。
第一颜色转换层CCL1可以包括第一颜色转换颗粒，该第一颜色转换颗粒可以被从发光元件EL产生的光L1激发并发射第一颜色的光(例如，红光Lr)。第一颜色转换层CCL1还可以包括第一散射颗粒可以分散在其中的第一光敏聚合物。
第二颜色转换层CCL2可以包括第二颜色转换颗粒，该第二颜色转换颗粒可以被从发光元件EL产生的光L1激发并发射第二颜色的光(例如，绿光Lg)。第二颜色转换层CCL2还可以包括第二散射颗粒可以分散在其中的第二光敏聚合物。第一颜色转换颗粒和第二颜色转换颗粒中的每种可以表示量子点。
透光层LTL可以透射从发光元件EL产生的光L1并在保护层PL的方向上发射光L1。透光层LTL可以包括第三散射颗粒可以分散在其中的第三光敏聚合物。
例如，第一光敏聚合物、第二光敏聚合物和第三光敏聚合物中的每种可以包括具有透光率的有机材料(诸如，有机硅树脂、环氧树脂等或它们的组合)。第一光敏聚合物、第二光敏聚合物和第三光敏聚合物可以包括相同的材料。第一散射颗粒、第二散射颗粒和第三散射颗粒可以散射并发射从发光元件EL产生的光L1，并且第一散射颗粒、第二散射颗粒和第三散射颗粒可以包括相同的材料。
覆盖层CPL可以设置在堤层BNK、第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL上。覆盖层CPL可以用于防止湿气渗透，以防止第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL的劣化。例如，覆盖层CPL可以包括硅化合物。
低折射率层LRL可以设置在覆盖层CPL上。低折射率层LRL可以具有相对低的折射率。例如，低折射率层LRL的折射率可以低于第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL中的每个的折射率。低折射率层LRL可以包括有机材料。例如，低折射率层LRL可以包括含有硅的有机聚合物材料。
第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3可以设置在低折射率层LRL上。具体地，第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3可以以第三滤色器层CF3、第一滤色器层CF1和第二滤色器层CF2的顺序设置在低折射率层LRL上。第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3可以选择性地透射具有特定波长的光。
第一滤色器层CF1可以与第一颜色转换层CCL1部分地叠置，第二滤色器层CF2可以与第二颜色转换层CCL2部分地叠置，并且第三滤色器层CF3可以与透光层LTL部分地叠置。
例如，第一滤色器层CF1可以透射红光Lr并阻挡具有与红光Lr的颜色不同的颜色的光。第二滤色器层CF2可以透射绿光Lg并阻挡具有与绿光Lg的颜色不同的颜色的光。例如，第三滤色器层CF3可以透射蓝光Lb并阻挡具有与蓝光Lb的颜色不同的颜色的光。
保护层PL可以设置在第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3上。保护层PL可以覆盖第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3。例如，保护层PL可以包括无机材料或有机材料。
然而，尽管公开的显示装置1000被示为有机发光显示装置(OLED)，但是公开的构造不限于此。在其它实施例中，显示装置1000可以包括液晶显示装置(LCD)、场发射显示装置(FED)、等离子体显示装置(PDP)、电泳显示装置(EPD)、量子点显示装置或无机发光显示装置。
图4是示出包括在图1的显示装置中的像素的示意性布局图。例如，图4可以是示出图3的电路层CL的平面图的示例。图3的发光元件EL可以设置在图4中所示的布局图上。
参照图4，如参照图1所描述的，像素PX中的每个可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以包括相同的组件。
例如，像素PX可以包括第一像素PX1和第二像素PX2。第二像素PX2可以在与和第一方向DR1交叉的第二方向DR2相反的方向上与第一像素PX1相邻。例如，第一像素PX1可以沿第一方向DR1重复地设置在第一行1N中，并且第二像素PX2可以沿第一方向DR1重复地设置在与第一行1N相邻的第二行2N中。这样的像素布置可以重复到一定行。
在实施例中，第一像素PX1和第二像素PX2可以相对于穿过源极线(例如，图8中所示的源极线SRL)的中心的假想对称线SL彼此对称。例如，第一像素PX1和第二像素PX2可以具有相同的结构。换言之，第一像素PX1和第二像素PX2中的每个可以包括包含相同组件的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
在说明书中，第一像素PX1的子像素SPX1、SPX2和SPX3中的每个可以被定义为子像素，并且第二像素PX2的子像素SPX1、SPX2和SPX3中的每个可以被定义为对称子像素。
在下文中，由于第一子像素SPX1、第二子像素SPX2和第三子像素SPX3具有相同的组件，因此将详细描述一子像素(例如，第一子像素SPX1)。
图5、图6、图7和图8是示出图4的布局图中所示的每一层的组件的示意性布局图。
参照图3、图4和图5，根据实施例的显示装置1000还可以包括第一导电层100。第一导电层100可以设置在基底SUB上。
第一导电层100可以包括第一驱动电压线ELVDL1和第二驱动电压线ELVDL2、共电压线ELVSL、初始化电压线VIL和数据线DTL。
第一驱动电压线ELVDL1和第二驱动电压线ELVDL2可以彼此间隔开。例如，第二驱动电压线ELVDL2可以在第一方向DR1上与第一驱动电压线ELVDL1彼此间隔开。在实施例中，在平面图中，第一驱动电压线ELVDL1可以位于第一子像素SPX1和第二子像素SPX2之间，并且第二驱动电压线ELVDL2可以位于第二子像素SPX2和第三子像素SPX3之间。
第一驱动电压线ELVDL1和第二驱动电压线ELVDL2中的每一条可以包括第一部分ELVDL11和ELVDL21以及第二部分ELVDL12和ELVDL22。第一部分ELVDL11和ELVDL21以及第二部分ELVDL12和ELVDL22可以彼此间隔开。详细地，第一部分ELVDL11和ELVDL21以及第二部分ELVDL12和ELVDL22可以在与第一方向DR1交叉的第二方向DR2上彼此间隔开。在实施例中，第一像素PX1和第二像素PX2可以共享第一驱动电压线ELVDL1的第一部分ELVDL11和第二驱动电压线ELVDL2的第一部分ELVDL21。
共电压线ELVSL可以包括第一部分ELVSL1和第二部分ELVSL2。第一部分ELVSL1和第二部分ELVSL2可以彼此间隔开。详细地，第一部分ELVSL1和第二部分ELVSL2可以在第二方向DR2上彼此间隔开。在实施例中，第一像素PX1和第二像素PX2可以共享共电压线ELVSL的第一部分ELVSL1。
第一驱动电压线ELVDL1和第二驱动电压线ELVDL2可以将驱动电压传输到第一晶体管(例如，图2中所示的第一晶体管T1)。共电压线ELVSL可以将共电压传输到发光元件(例如，图2中所示的发光元件EL)。初始化电压线VIL可以将初始化电压传输到第三晶体管(例如，图2中所示的第三晶体管T3)。例如，驱动电压可以大于共电压，并且初始化电压可以是预设电压。
第一驱动电压线ELVDL1和第二驱动电压线ELVDL2、共电压线ELVSL、初始化电压线VIL以及数据线DTL中的每一条可以在第二方向DR2上延伸。例如，第一驱动电压线ELVDL1和第二驱动电压线ELVDL2、共电压线ELVSL、初始化电压线VIL以及数据线DTL可以在同一方向上延伸。
第一导电层100可以包括金属、合金、导电金属氧化物、透明导电材料等。可以用于第一导电层100的金属的示例可以是银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、铟(In)等。可以用于第一导电层100的导电金属氧化物的示例可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)等。这些可以单独使用或彼此组合使用。然而，可以用于第一导电层100的材料不限于此。
参照图3、图4和图6，根据公开的实施例的显示装置1000还可以包括有源层200。有源层200可以设置在第一导电层100上。具体地，覆盖第一导电层100的缓冲层(例如，图9中所示的缓冲层150)可以设置在第一导电层100上，并且有源层200可以设置在缓冲层上。
有源层200可以包括第一有源图案ACT1、第二有源图案ACT2和第三有源图案ACT3。在实施例中，第一像素PX1和第二像素PX2可以共享第一有源图案ACT1。例如，第一像素PX1的晶体管(例如，图2中所示的第三晶体管T3)可以包括第一有源图案ACT1的第一部分，并且第二像素PX2的晶体管(例如，图2中所示的第三晶体管T3)可以包括第一有源图案ACT1的第二部分。第一部分和第二部分可以具有相对于在第一方向DR1上延伸的假想对称线SL彼此对称的平面形状。
第一有源图案ACT1、第二有源图案ACT2和第三有源图案ACT3可以设置在同一层(例如，图9中所示的缓冲层150)上。第一有源图案ACT1、第二有源图案ACT2和第三有源图案ACT3可以在与第一方向DR1交叉的第二方向DR2上彼此间隔开。第一有源图案ACT1、第二有源图案ACT2和第三有源图案ACT3中的每个可以在第二方向DR2上延伸。然而，尽管有源图案ACT1、ACT2和ACT3的数量在图4和图6中被示出为三个，但是公开不限于此，并且有源层200可以包括各种数量的有源图案。
有源层200可以包括金属氧化物半导体(例如，氧化铟镓锌(IGZO))、无机半导体(例如，非晶硅、多晶硅)和/或有机半导体。
参照图3、图4和图7，根据实施例的显示装置1000还可以包括第二导电层300。第二导电层300可以设置在有源层200上。具体地，覆盖有源层200的第一绝缘层(例如，图9中所示的第一绝缘层250)可以设置在有源层200上，并且第二导电层300可以设置在第一绝缘层上。
第二导电层300可以包括第一栅电极GAT1、第二栅电极GAT2和第一电极CE1。第一栅电极GAT1、第二栅电极GAT2和第一电极CE1可以设置在同一层(例如，图9中所示的第一绝缘层250)上。
第一栅电极GAT1可以在第一方向DR1上延伸。第二栅电极GAT2可以包括第一部分GAT21和第二部分GAT22。第一部分GAT21可以在第一方向DR1上延伸。第二部分GAT22可以在与第一方向DR1交叉的第二方向DR2上延伸。例如，第二栅电极GAT2可以在平面图中具有弯曲形状。
例如，第二导电层300可以包括金属、合金、导电金属氧化物、透明导电材料等。这些可以单独使用或彼此组合使用。
参照图3、图4和图8，根据实施例的显示装置1000还可以包括第三导电层400。第三导电层400可以设置在该第二导电层300上。具体地，覆盖第二导电层300的第二绝缘层(例如，图9中所示的第二绝缘层350)可以设置在第二导电层300上，并且第三导电层400可以设置在第二绝缘层上。
第三导电层400可以包括源极线SRL、感测信号线SSL、栅极信号线GSL、第二电极CE2、第一传输电极TE1、第二传输电极TE2、第三传输电极TE3和第四传输电极TE4以及延长线ETL。源极线SRL、感测信号线SSL、栅极信号线GSL、第二电极CE2、第一传输电极TE1、第二传输电极TE2、第三传输电极TE3和第四传输电极TE4以及延长线ETL可以设置在同一层(例如，图9中所示的第二绝缘层350)上。
在实施例中，第一像素PX1和第二像素PX2可以共享源极线SRL。第一像素PX1的子像素(例如，第一子像素SPX1)和第二像素PX2的对称子像素(例如，第一子像素SPX1)可以共享源极线SRL。例如，源极线SRL的第一部分可以位于第一像素PX1中，并且源极线SRL的第二部分可以位于第二像素PX2中。第一部分和第二部分可以具有相对于在第一方向DR1上延伸的假想对称线SL彼此对称的平面形状。
栅极信号线GSL、感测信号线SSL和源极线SRL中的每一条可以在第一方向DR1上延伸。例如，栅极信号线GSL、感测信号线SSL和源极线SRL可以在同一方向上延伸。
第一传输电极TE1可以在第二方向DR2上延伸。第二传输电极TE2可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分。第三传输电极TE3和第四传输电极TE4可以在第一方向DR1上延伸。
发光元件(例如，图3中所示的发光元件EL)可以设置在第三导电层400上。发光元件可以通过接触孔电连接到第三导电层400。
在下文中，将参照图4、图5、图6、图7和图8描述根据公开的实施例的显示装置1000的第一导电层100、有源层200、第二导电层300和第三导电层400之间的布置关系。
参照图4、图5、图6、图7和图8，共电压线ELVSL与两条驱动电压线ELVDL1和ELVDL2可以连接到像素PX。然而，公开的构造不限于此，并且各种数量的共电压线和各种数量的驱动电压线可以连接到像素PX。
第二电极CE2可以与第一电极CE1一起构成存储电容器CST。为此，第二电极CE2可以与第一电极CE1叠置。由于第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以包括相同的组件，因此第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括存储电容器CST。因此，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的存储电容器CST可以在第一方向DR1上设置。
第一栅电极GAT1可以与第一有源图案ACT1叠置。详细地，第一栅电极GAT1可以与第一有源图案ACT1部分地叠置。由于第一栅电极GAT1可以设置为与第一有源图案ACT1部分地叠置，因此第一栅电极GAT1可以在与第一有源图案ACT1叠置的区域中限定第一沟道区域CA1。
第二栅电极GAT2可以与第二有源图案ACT2叠置。详细地，第二栅电极GAT2可以与第二有源图案ACT2部分地叠置。由于第二栅电极GAT2可以设置为与第二有源图案ACT2部分地叠置，因此第二栅电极GAT2可以在与第二有源图案ACT2叠置的区域中限定第二沟道区域CA2。
第一电极CE1可以与第三有源图案ACT3叠置。详细地，第一电极CE1可以与第三有源图案ACT3部分地叠置。由于第一电极CE1可以设置为与第三有源图案ACT3部分地叠置，因此第一电极CE1可以在与第三有源图案ACT3叠置的区域中限定第三沟道区域CA3。
感测信号线SSL可以设置在第一栅电极GAT1上。感测信号线SSL可以与第一沟道区域CA1叠置。
第一栅电极GAT1和感测信号线SSL可以在第一方向DR1上延伸。例如，第一栅电极GAT1和感测信号线SSL可以在同一方向上延伸。感测信号线SSL在第一方向DR1上的长度可以大于第一栅电极GAT1在第一方向DR1上的长度。
感测信号线SSL可以与第一栅电极GAT1叠置。例如，感测信号线SSL可以不仅仅与第一沟道区域CA1叠置。在实施例中，整个第一栅电极GAT1可以与感测信号线SSL叠置。
在实施例中，第一栅电极GAT1和感测信号线SSL可以包括相同的材料。例如，第一栅电极GAT1和感测信号线SSL可以包括铜。在另一实施例中，第一栅电极GAT1和感测信号线SSL可以包括不同的材料。例如，第一栅电极GAT1可以包括铜，并且感测信号线SSL可以包括钼。然而，公开不限于此，并且第一栅电极GAT1和感测信号线SSL可以包括各种导电材料。
感测信号线SSL可以电连接到栅极驱动器。因此，感测信号线SSL可以从栅极驱动器接收信号(例如，感测信号)。
感测信号线SSL可以将感测信号传输到第一栅电极GAT1。例如，感测信号线SSL可以从栅极驱动器接收感测信号并将感测信号传输到第一栅电极GAT1。感测信号可以激活第一有源图案ACT1的第一沟道区域CA1。
感测信号线SSL可以通过第一接触孔CNT1连接到第一栅电极GAT1。因此，感测信号线SSL可以将感测信号传输到第一栅电极GAT1。例如，感测信号线SSL可以将感测信号传输到第一沟道区域CA1。在平面图中，第一接触孔CNT1可以与第一有源图案ACT1间隔开。例如，第一接触孔CNT1可以不与第一有源图案ACT1叠置。
栅极信号线GSL可以设置在第二栅电极GAT2上。在平面图中，栅极信号线GSL可以与第二沟道区域CA2间隔开。例如，栅极信号线GSL可以不与第二沟道区域CA2叠置。换言之，第二栅电极GAT2的第一部分GAT21可以不与栅极信号线GSL叠置，并且第二栅电极GAT2的第二部分GAT22可以与栅极信号线GSL叠置。第二栅电极GAT2的第一部分GAT21可以与第二沟道区域CA2叠置。
在实施例中，第二栅电极GAT2和栅极信号线GSL可以包括相同的材料。例如，第二栅电极GAT2和栅极信号线GSL可以包括铜。在另一实施例中，第二栅电极GAT2和栅极信号线GSL可以包括不同的材料。例如，第二栅电极GAT2可以包括铜，并且栅极信号线GSL可以包括钼。然而，公开不限于此，并且第二栅电极GAT2和栅极信号线GSL可以包括各种导电材料。
栅极信号线GSL可以电连接到栅极驱动器。因此，栅极信号线GSL可以从栅极驱动器接收信号(例如，栅极信号)。
栅极信号线GSL可以将栅极信号传输到第二栅电极GAT2。例如，栅极信号线GSL可以从栅极驱动器接收栅极信号，并且将栅极信号传输到第二栅电极GAT2。栅极信号可以激活第二有源图案ACT2的第二沟道区域CA2。
栅极信号线GSL可以通过第二接触孔CNT2连接到第二栅电极GAT2。具体地，栅极信号线GSL可以通过第二接触孔CNT2连接到第二栅电极GAT2的第二部分GAT22。因此，栅极信号线GSL可以将栅极信号传输到第二栅电极GAT2。例如，栅极信号线GSL可以将栅极信号传输到第二沟道区域CA2。在平面图中，第二接触孔CNT2可以与第二有源图案ACT2间隔开。例如，第二接触孔CNT2可以不与第二有源图案ACT2叠置。
源极线SRL可以通过第三接触孔CNT3连接到第一有源图案ACT1。源极线SRL的连接到第一有源图案ACT1的部分可以用作源电极。第三接触孔CNT3可以与第一有源图案ACT1叠置。源极线SRL可以通过接触孔连接到初始化电压线VIL。因此，初始化电压线VIL可以将初始化电压传输到源极线SRL，并且源极线SRL可以将初始化电压传输到第一有源图案ACT1。
第二电极CE2可以设置在第一电极CE1上。第二电极CE2可以与第一电极CE1部分地叠置。第二电极CE2的第一部分可以通过第四接触孔CNT4连接到第一有源图案ACT1。第二电极CE2的连接到第一有源图案ACT1的第一部分可以用作漏电极。第二电极CE2的第二部分可以通过接触孔连接到第三有源图案ACT3。第二电极CE2的连接到第三有源图案ACT3的第二部分可以用作漏电极。因此，第二电极CE2可以电连接到发光元件(例如，图2和图3中所示的发光元件EL)。
第一传输电极TE1可以设置在共电压线ELVSL上。第一传输电极TE1可以通过接触孔电连接共电压线ELVSL的第一部分ELVSL1和第二部分ELVSL2。
第二传输电极TE2可以设置在第一驱动电压线ELVDL1上。第二传输电极TE2可以通过接触孔电连接第一驱动电压线ELVDL1的第一部分ELVDL11和第二部分ELVDL12。第二传输电极TE2的一部分可以在与第一方向DR1相反的方向上分支以与第三有源图案ACT3叠置。第二传输电极TE2的该部分可以通过接触孔连接到第三有源图案ACT3。因此，第二传输电极TE2可以通过第三有源图案ACT3电连接到第二电极CE2。
第三传输电极TE3可以分别与第二有源图案ACT2和第一电极CE1叠置。第三传输电极TE3可以通过接触孔电连接第二有源图案ACT2和第一电极CE1。
第四传输电极TE4可以分别与第二有源图案ACT2和数据线DTL叠置。第四传输电极TE4可以通过接触孔电连接第二有源图案ACT2和数据线DTL。
延长线ETL可以与第一导电层100部分地叠置。例如，延长线ETL可以将辅助电压传输到晶体管(例如，图2中所示的第一晶体管T1)。辅助电压可以用作驱动电压。
在下文中，将描述根据公开的实施例的显示装置1000的剖面结构。
图9是沿图4的线I-I'截取的示意性剖视图。
参照图4和图9，缓冲层150可以设置在基底SUB上。缓冲层150可以防止杂质从基底SUB扩散到有源层200。缓冲层150可以控制在形成有源层200的工艺中产生的热的传递速率。因此，可以均匀地形成有源层200。例如，缓冲层150可以包括无机绝缘材料。
有源层200的第三有源图案ACT3可以设置在缓冲层150上。第一绝缘层250可以设置在缓冲层150和有源层200上。第一绝缘层250可以被图案化以与有源层200的一部分叠置。第一绝缘层250可以被图案化以与缓冲层150的一部分叠置。例如，第一绝缘层250可以包括无机绝缘材料。无机绝缘材料的示例可以包括氧化硅、氮化硅、氧氮化硅、氧化钛、氧化钽等。这些可以单独使用或彼此组合使用。
第二导电层300的第一电极CE1可以设置在第一绝缘层250上。第一电极CE1可以在与第三有源图案ACT3叠置的区域中限定第三沟道区域CA3。第一电极CE1的与第三有源图案ACT3叠置的部分和第三有源图案ACT3可以构成第一晶体管(例如，图2中所示的第一晶体管T1)。
第二绝缘层350可以设置在有源层200和第二导电层300上。第二绝缘层350可以覆盖第二导电层300。例如，第二绝缘层350可以包括无机绝缘材料。无机绝缘材料的示例可以包括氧化硅、氮化硅、氧氮化硅、氧化钛、氧化钽等。这些可以单独使用或彼此组合使用。
第三导电层400的第二传输电极TE2可以设置在第二绝缘层350上。第二传输电极TE2可以穿过通过去除第二绝缘层350的一部分而形成的接触孔连接到第三有源图案ACT3。因此，第二传输电极TE2的连接到第三有源图案ACT3的部分可以用作源电极。
第三导电层400的第二电极CE2可以设置在第二绝缘层350上。第一电极CE1和第二电极CE2的与第一电极CE1叠置的部分可以构成存储电容器CST。第二电极CE2可以穿过通过去除第二绝缘层350的一部分而形成的接触孔连接到第三有源图案ACT3。因此，第二电极CE2的连接到第三有源图案ACT3的部分可以用作漏电极。
第三绝缘层450可以设置在第二绝缘层350和第三导电层400上。第三绝缘层450可以覆盖第三导电层400。第三绝缘层450可以包括有机绝缘材料。有机绝缘材料的示例可以包括光致抗蚀剂、聚丙烯酸类树脂、聚酰亚胺类树脂等。这些可以单独使用或彼此组合使用。
图10是沿图4的线II-II'截取的示意性剖视图。然而，相同的附图标记用于与图9中的组件相同的组件，并且将省略相同组件的重复描述。
参照图4和图10，有源层200的第一有源图案ACT1可以设置在缓冲层150上。第一栅电极GAT1可以设置在第一有源图案ACT1上。第一栅电极GAT1可以在与第一有源图案ACT1叠置的区域中限定第一沟道区域CA1。第一栅电极GAT1的与第一有源图案ACT1叠置的部分和第一有源图案ACT1可以构成第三晶体管(例如，图2中所示的第三晶体管T3)。
第三导电层400的源极线SRL可以穿过通过去除第二绝缘层350的一部分而形成的第三接触孔CNT3连接到第一有源图案ACT1。因此，与第一有源图案ACT1叠置的源极线SRL可以用作源电极。
第三导电层400的第二电极CE2可以穿过通过去除第二绝缘层350的一部分而形成的第四接触孔CNT4连接到第一有源图案ACT1。因此，与第一有源图案ACT1叠置的第二电极CE2可以用作漏电极。
第三导电层400的感测信号线SSL可以与第一有源图案ACT1和第一栅电极GAT1叠置。换言之，感测信号线SSL可以在第一沟道区域CA1中与第一栅电极GAT1叠置。然而，感测信号线SSL可以在第一沟道区域CA1中与第一栅电极GAT1不接触。
图11是沿图4的线III-III'截取的示意性剖视图。然而，相同的附图标记用于与图9和图10中的组件相同的组件，并且将省略相同组件的重复描述。
参照图4和图11，数据线DTL可以设置在基底SUB上。缓冲层150可以设置在数据线DTL上。缓冲层150可以覆盖数据线DTL。
感测信号线SSL可以与第一栅电极GAT1完全叠置。详细地，整个第一栅电极GAT1可以与感测信号线SSL叠置。
感测信号线SSL可以穿过通过去除第二绝缘层350的一部分而形成的第一接触孔CNT1连接到第一栅电极GAT1。例如，感测信号线SSL可以通过第一接触孔CNT1电连接到第一栅电极GAT1。因此，感测信号线SSL可以将感测信号传输到第一栅电极GAT1。
图12是沿图4的线IV-IV'截取的示意性剖视图。然而，相同的附图标记用于与图9、图10和图11中的组件相同的组件，并且将省略相同组件的重复描述。
参照图4和图12，有源层200的第二有源图案ACT2可以设置在缓冲层150上。第二栅电极GAT2可以设置在第二有源图案ACT2上。第二栅电极GAT2可以在与第二有源图案ACT2叠置的区域中限定第二沟道区域CA2。第二栅电极GAT2的与第二有源图案ACT2叠置的部分(例如，图7中所示的第一部分GAT21)和第二有源图案ACT2可以构成第二晶体管(例如，图2中所示的第二晶体管T2)。
第三导电层400的第三传输电极TE3可以穿过通过去除第二绝缘层350的一部分而形成的接触孔连接到第二有源图案ACT2。因此，第三传输电极TE3的与第二有源图案ACT2叠置的部分可以用作漏电极。
第三导电层400的栅极信号线GSL可以穿过通过去除第二绝缘层350的一部分而形成的第二接触孔CNT2连接到第二栅电极GAT2。例如，栅极信号线GSL可以通过第二接触孔CNT2电连接到第二栅电极GAT2。因此，栅极信号线GSL可以将栅极信号传输到第二栅电极GAT2。
参照图1至图12，根据实施例的显示装置1000可以包括子像素(例如，第一像素PX1的第一子像素SPX1)、在第一方向DR1上延伸并连接到晶体管以将初始化电压传输到晶体管的源极线SRL和对称子像素(例如，第二像素PX2的第一子像素SPX1)，该子像素包括晶体管(例如，图2中所示的第三晶体管T3)和设置在晶体管上的发光元件(例如，图2中所示的发光元件EL，该对称子像素在第二方向上与子像素相邻并且相对于穿过源极线SRL的中心的假想对称线SL与该子像素对称。因此，包括第一电极CE1和第二电极CE2的存储电容器CST的容量可以增大。由于子像素和对称子像素共享源极线SRL，因此可以另外分配可设置线的空间。因此，可以改善显示装置1000的显示质量。
图13是示出根据另一实施例的显示装置的示意性剖视图。
参照图13，显示装置可以包括阵列基底500、填充层FL和颜色转换基底600。这里，阵列基底500可以包括第一基底SUB1、电路层CL、像素限定层PDL、发光元件EL和封装结构TFE。颜色转换基底600可以包括第一覆盖层CPL1、堤层BNK、第一颜色转换层CCL1和第二颜色转换层CCL2、透光层LTL、第二覆盖层CPL2、低折射率层LRL、第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3以及第二基底SUB2。然而，参照图13描述的显示装置除了显示装置具有包括两个基底的结构之外可以与参照图3描述的显示装置1000大致相同或相似。在下文中，将省略重复的描述。
阵列基底500的组件可以与图3的显示装置1000的组件(即，基底SUB、电路层CL、像素限定层PDL、发光元件EL和封装结构TFE)相同。在下文中，将仅描述颜色转换基底600。
第二基底SUB2可以由透明树脂基底形成。例如，第二基底SUB2可以包括诸如玻璃或塑料的绝缘材料。在其它实施例中，第二基底SUB2可以包括有机聚合物材料，诸如，聚碳酸酯、聚乙烯、聚丙烯等或它们的组合。
第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3可以设置在第二基底SUB2下面。具体地，第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3可以以第三滤色器层CF3、第一滤色器层CF1和第二滤色器层CF2的顺序设置在第二基底SUB2下面。
低折射率层LRL可以设置在第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3下面。低折射率层LRL可以覆盖第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3。低折射率层LRL可以具有相对低的折射率。例如，低折射率层LRL可以包括有机材料。
第二覆盖层CPL2可以设置在低折射率层LRL下面。例如，第二覆盖层CPL2可以包括硅化合物。堤层BNK可以设置在第二覆盖层CPL2下面。堤层BNK可以围绕第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL。例如，堤层BNK可以包括有机材料。
第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL可以设置在第二覆盖层CPL2下面。第一覆盖层CPL1可以设置在堤层BNK、第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL下面。第一覆盖层CPL1可以覆盖堤层BNK、第一颜色转换层CCL1、第二颜色转换层CCL2和透光层LTL。例如，第一覆盖层CPL1可以包括硅化合物。
填充层FL可以设置在阵列基底500与颜色转换基底600之间。填充层FL可以填充在阵列基底500与颜色转换基底600之间。填充层FL可以包括能够透射光的材料。例如，填充层FL可以包括有机材料。在另一实施例中，可以省略填充层FL。
例如，在图3中，作为示例，公开的显示装置1000具有单个基底结构，但是参照图13描述的显示装置可以是具有两个基底(例如，第一基底SUB1和第二基底SUB2)的结构。
公开可以应用于包括显示装置的各种装置。例如，公开可以应用于高分辨率智能电话、移动电话、智能平板、智能手表、平板PC、车载导航系统、电视机、计算机监视器、笔记本计算机等。
前述内容是对实施例的举例说明，并且不应被解释为对其进行限制。尽管已经描述了一些实施例，但是本领域技术人员将容易理解的是，在本质上不脱离公开的新颖教导和优点的情况下，能够在实施例中进行许多修改。因此，所有这些修改旨在包括在公开的范围内。因此，理解的是，前述内容是各种实施例的举例说明并且不被解释为限于所公开的具体实施例，并且对所公开的实施例的修改以及其它实施例旨在包括在公开的范围内。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
基底；
子像素，包括晶体管和发光元件；
源极线，在第一方向上延伸，并且将初始化电压传输到所述晶体管；以及
对称子像素，在与所述第一方向相交的第二方向上与所述子像素相邻，并且相对于穿过所述源极线的中心的假想对称线与所述子像素对称。
2.根据权利要求1所述的显示装置，其特征在于，所述子像素和所述对称子像素共享所述源极线。
3.根据权利要求1所述的显示装置，其特征在于，所述子像素还包括有源图案，所述有源图案包括：第一部分；以及第二部分，在平面图中相对于所述假想对称线与所述第一部分对称。
4.根据权利要求3所述的显示装置，其特征在于，所述显示装置还包括覆盖所述有源图案的绝缘层，
其中，所述源极线穿过通过去除所述绝缘层的一部分而形成的接触孔电连接到所述有源图案。
5.根据权利要求3所述的显示装置，其特征在于，所述显示装置还包括：感测信号线，设置在所述晶体管的栅电极上以与所述晶体管的沟道区域叠置，并且将感测信号传输到所述栅电极。
6.根据权利要求5所述的显示装置，其特征在于，
所述栅电极和所述感测信号线中的每者在所述第一方向上延伸，并且
所述有源图案在所述第二方向上延伸。
7.根据权利要求5所述的显示装置，其特征在于，所述源极线和所述感测信号线设置在同一层上。
8.根据权利要求5所述的显示装置，其特征在于，所述源极线和所述感测信号线在同一方向上延伸。
9.根据权利要求5所述的显示装置，其特征在于，所述显示装置还包括设置在所述栅电极与所述感测信号线之间的绝缘层，
其中，所述感测信号线穿过通过去除所述绝缘层的一部分而形成的接触孔电连接到所述栅电极。
10.根据权利要求1所述的显示装置，其特征在于，
所述子像素还包括存储电容器，所述存储电容器包括第一电极和第二电极，
所述第一电极和所述晶体管的栅电极设置在同一层上，并且
所述第二电极和所述源极线设置在同一层上。
CN202223373358.8U 2022-03-04 2022-12-13 显示装置 Active CN218996333U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0027901 2022-03-04
KR1020220027901A KR20230131370A (ko) 2022-03-04 2022-03-04 표시 장치

Publications (1)

Publication Number Publication Date
CN218996333U true CN218996333U (zh) 2023-05-09

Family

ID=86214625

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211603428.6A Pending CN116709830A (zh) 2022-03-04 2022-12-13 显示装置
CN202223373358.8U Active CN218996333U (zh) 2022-03-04 2022-12-13 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211603428.6A Pending CN116709830A (zh) 2022-03-04 2022-12-13 显示装置

Country Status (3)

Country Link
US (1) US20230284490A1 (zh)
KR (1) KR20230131370A (zh)
CN (2) CN116709830A (zh)

Also Published As

Publication number Publication date
US20230284490A1 (en) 2023-09-07
KR20230131370A (ko) 2023-09-13
CN116709830A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
JP7511723B2 (ja) 表示装置
US10706753B2 (en) Display device
KR102126552B1 (ko) 표시 장치
CN107785392B (zh) 显示装置
EP3633750A1 (en) Display apparatus
JP7337882B2 (ja) 表示装置
US10903243B2 (en) Display device
KR20200003332A (ko) 표시 장치
WO2021111783A1 (ja) 表示装置
CN112242423A (zh) 显示设备
CN218996333U (zh) 显示装置
KR20140077690A (ko) 표시 장치
CN221304693U (zh) 显示装置
CN114270523A (zh) 显示装置
KR20080098882A (ko) 액정 표시 장치
KR102501143B1 (ko) 표시 장치의 제조방법
US20210057503A1 (en) Display apparatus
KR102367823B1 (ko) 표시 장치
US20240105738A1 (en) Display device and method of manufacturing the same
KR20170015830A (ko) 투명표시장치 및 이의 제조방법
KR20240064191A (ko) 발광 표시 장치 및 그의 제조 방법
CN113497108A (zh) 显示装置
KR20220158130A (ko) 표시 장치
KR20200079735A (ko) 미러 겸용 표시장치
KR20240079385A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant