CN216356710U

CN216356710U - 一种基于lora的高并发通信装置

Info

Publication number: CN216356710U
Application number: CN202121414347.2U
Authority: CN
Inventors: 易延忠
Original assignee: Nanjing Ruyan Information Technology Co ltd
Current assignee: Nanjing Ruyan Information Technology Co ltd
Priority date: 2021-06-24
Filing date: 2021-06-24
Publication date: 2022-04-19
Anticipated expiration: 2031-06-24

Abstract

一种基于lora的高并发通信装置，包括：控制器、lora模块、传输电路、接受电路、抗干扰电路一、抗干扰电路二、抗干扰电路三以及天线；所述控制器与lora模块电连接，所述lora模块用于将接受电路传来的信息传送到所述控制器中以及将控制器传送来的信息通过传输电路送出；结合其它结构有效避免了现有技术中基于lora的通信装置的lora模块的传输电路与接受电路抗干扰性能不佳、与传输电路与接受电路相连的天线也在目前实际应用中抗干扰性不佳的缺陷。

Description

一种基于lora的高并发通信装置

技术领域

本实用新型属于通信技术领域，具体涉及一种基于lora的高并发通信装置。

背景技术

通信装置(又称电信设备或通信设备)是用于电信用途的硬件。自20世纪90年代的电信设备之间和IT硬件的边界已经变得模糊，随着互联网的增长，电信数据传输的作用越来越大，于是对通信装置的要求也越来越高。

lora是semtech公司创建的低功耗局域网无线标准，低功耗一般很难覆盖远距离，远距离一般功耗高，LoRa的名字就是远距离无线电(Long Range Radio)，它最大特点就是在同样的功耗条件下比其他无线方式传播的距离更远，实现了低功耗和远距离的统一，它在同样的功耗下比传统的无线射频通信距离扩大3-5倍；lora的特性如下：

传输距离：城镇可达2-5Km，郊区可达15Km。

工作频率：ISM频段包括433、868、915MH等。

标准：IEEE 802.15.4g。

调制方式：基于扩频技术，线性调制扩频(CSS)的一个变种，具有前向纠错(FEC)能力，semtech公司私有专利技术；

容量：一个LoRa网关可以连接上千上万个LoRa节点；

电池寿命：长达10年；

安全：AES128加密；

传输速率：几百到几十Kbps，速率越低传输距离越长。

由此就能看出基于lora的通信装置能够降低功耗并可允许多个并发应用程序在网络上运行，于是就实现了高并发的通信。

而现有的基于lora的通信装置会运用lora模块才能实现lora 通信的功能，lora模块往往要结合传输电路与接受电路才能分别实现lora通信的信息传输与信息接受，而在目前实际应用中lora模块的传输电路与接受电路抗干扰性能不佳，而与传输电路与接受电路相连的天线也在目前实际应用中抗干扰性不佳。

发明内容

为解决上述问题，本实用新型提供了一种基于lora的高并发通信装置，有效避免了现有技术中基于lora的通信装置的lora模块的传输电路与接受电路抗干扰性能不佳、与传输电路与接受电路相连的天线也在目前实际应用中抗干扰性不佳的缺陷。

为了克服现有技术中的不足，本实用新型提供了一种基于lora 的高并发通信装置的解决方案，具体如下：

一种基于lora的高并发通信装置，其包括：

控制器、lora模块、传输电路、接受电路、抗干扰电路一、抗干扰电路二、抗干扰电路三以及天线；

所述控制器与lora模块电连接，所述lora模块用于将接受电路传来的信息传送到所述控制器中以及将控制器传送来的信息通过传输电路送出；

所述传输电路与接受电路均同lora模块电连接，所述传输电路用于将lora模块传送来的信息送出，所述接受电路用于将其接受到的信息传送到lora模块中；

所述抗干扰电路一与传输电路电连接，所述抗干扰电路一用于对传输电路进行抗干扰处理；

所述抗干扰电路二与接受电路电连接，所述抗干扰电路二用于对接受电路进行抗干扰处理；

所述抗干扰电路三与天线电连接，所述抗干扰电路三用于对天线进行抗干扰处理。

进一步的，所述控制器是单片机U4，所述单片机U4的33脚接地，所述单片机U4的1脚与电阻一R5的一端电连接，所述电阻一R5的另一端、3.3V电压源V3P3与电阻二R4的一端电连接，所述电阻二R4的另一端、单片机U4的2脚与电容一C26的一极电连接，所述电容一C26的另一极接地，所述单片机U4的3脚与电阻三R6的一端电连接，所述电阻三R6的另一端接地，所述单片机U4的4脚与电阻四R7的一端电连接，所述电阻四R7的另一端接地，所述单片机U4的5脚与电阻五R8的一端电连接，所述电阻五R8的另一端接地，所述单片机U4的6脚与电容二 C27的一极电连接，所述电容二C27的另一极接地，所述单片机U4的7 脚接地，所述单片机U4的8脚、3.3V电压源V3P3、电容三C31的一极与电容四C30的一极电连接，所述电容三C31的另一极与电容四C30的另一极均接地。

进一步的，所述lora模块U2的14脚与电容五C25的一极电连接，所述电容五C25的另一极接地，所述lora模块U2的15脚接地，所述lora 模块U2的8脚、lora模块U2的9脚、lora模块U2的10脚与lora模块U2 的11脚分别与所述单片机U4的18脚、单片机U4的16脚、单片机U4的15 脚与单片机U4的14脚电连接，所述单片机U4的25脚与电阻六R3的一端电连接，所述电阻六R3的另一端、电容六C9的一极与lora模块U2的7 脚电连接，所述电容六C9的另一极接地，所述lora模块U2的16脚与单片机U4的24脚电连接，所述lora模块U2的17脚与单片机U4的23脚电连接，所述lora模块U2的18脚与单片机U4的22脚电连接，所述lora模块 U2的19脚与单片机U4的17脚电连接。

进一步的，所述lora模块U2的6脚、电容七C2的一极与晶振XL1 的1脚电连接，所述电容七C2的另一极接地，所述晶振XL1的2脚、晶振XL1的3脚、晶振XL1的4脚、电容八C3的一极与lora模块U2的5脚电连接，所述电容八C3的另一极接地，所述lora模块U2的4脚与电容九 C4的一极电连接，所述电容九C4的另一极接地，所述lora模块U2的3 脚与电容十C5的一极电连接，所述电容十C5的另一极接地，所述lora 模块U2的2脚与电容十一C6的一极电连接，所述电容十一C6的另一极接地。

进一步的，所述接受电路包括线缆一，所述抗干扰电路一包括电感一L1、电感二L2、电容十二C7与电容十三C8，所述线缆一的一端、电感一L1的一端、电感二L2的一端与单片机U4的1脚电连接，所述电感一L1的另一端接地，所述电感二L2的另一端、电容十二C7的一极与电容十三C8的一极电连接，所述电容十三C8的另一极、线缆一的另一端与开关模块U1的1脚电连接。

进一步的，所述传输电路包括线缆二，所述抗干扰电路二包括电感三L7、电感四L6、电容十四C16、电容十五C13、电容十六C24、电容十七C23、电容二十C12、电感五L4、电容二十一C17、电容二十二C10、电感六L5、电容二十三C18与电容二十四C19，所述线缆二的一端、电感三L7的一端与所述lora模块U2的27脚电连接，所述电感三L7 的另一端、电感四L6的一端、电容十四C16的一极与电容十五C13的一极电连接，所述电容十四C16的另一极接地，所述电感四L6的另一端、电容十六C24的一极、电容十七C23的一极与lora模块U2的25脚电连接，所述电容十六C24的另一极与电容十七C23的另一极均接地；

所述lora模块U2的24脚、电容十八21的一极与电容十九22的一极均电连接，所述电容十八21的另一极与电容十九22的另一极均接地；

所述电容十五C13的另一极、电容二十C12的一极、电感五L4的一端与电容二十一C17的一极均电连接，所述电容二十一C17的另一极接地，所述电容二十C12的另一极、电感五L4的另一端、电容二十二C10 的一极、电感六L5的一端与电容二十三C18的一极电连接，所述电容二十三C18的另一极接地，所述电容二十二C10的另一极、电感六L5 的另一端、开关模块的3脚、线缆二的另一端与电容二十四C19的一极电连接，所述电容二十四C19的另一极接地。

进一步的，所述抗干扰电路三包括开关模块U1、电阻七R1、电容二十五C1、电阻八R2、电容二十六C20、电容二十七C11、电容二十八 C14的一极、电感七L3、电容二十九C15与稳压二极管D1，所述单片机U4的12脚与电阻七R1的一端电连接，所述电阻七R1的另一端、电容二十五C1的一极与开关模块U1的6脚电连接，所述电容二十五C1的另一极接地，所述开关模块U1的2脚接地，所述单片机U4的32脚与电阻八 R2的一端电连接，所述电阻八R2的另一端、电容二十六C20的一极与开关模块U1的4脚电连接，所述电容二十六C20的另一极接地，电容二十七C11的一极与开关模块U1的5脚电连接，所述电容二十七C11的另一极、电容二十八C14的一极与电感七L3的一端电连接，所述电感七 L3的另一端、电容二十九C15的一极、稳压二极管D1的负极与天线TP1 电连接，所述稳压二极管D1的正极接地，所述电容二十九C15的另一极接地。

本实用新型的有益效果为：

本实用新型的所述控制器与lora模块电连接，所述lora模块用于将接受电路传来的信息传送到所述控制器中以及将控制器传送来的信息通过传输电路送出；所述传输电路与接受电路均同lora模块电连接，所述传输电路用于将lora模块传送来的信息送出，所述接受电路用于将其接受到的信息传送到lora模块中；所述抗干扰电路一与传输电路电连接，所述抗干扰电路一用于对传输电路进行抗干扰处理；所述抗干扰电路二与接受电路电连接，所述抗干扰电路二用于对接受电路进行抗干扰处理；所述抗干扰电路三与天线电连接，所述抗干扰电路三用于对天线进行抗干扰处理；就能提高基于lora的通信装置的 lora模块的传输电路与接受电路的抗干扰性能，还有提高了传输电路与接受电路相连的天线的抗干扰性能。有效避免了现有技术中基于lora的通信装置的lora模块的传输电路与接受电路抗干扰性能不佳、与传输电路与接受电路相连的天线也在目前实际应用中抗干扰性不佳的缺陷。

附图说明

图1是本实用新型的基于lora的高并发通信装置的原理图；

图2是本实用新型的所述单片机U4的部分电路连接图；

图3是本实用新型的所述lora模块U2的部分电路连接图。

图4是本实用新型的所述抗干扰电路一的部分电路连接图。

图5是本实用新型的所述抗干扰电路二的部分电路连接图。

图6是本实用新型的所述抗干扰电路三的部分电路连接图。

具体实施方式

下面将结合附图和实施例对本实用新型做进一步地说明。

如图1-图6所示，基于lora的高并发通信装置，其包括：

控制器、lora模块、传输电路、接受电路、抗干扰电路一、抗干扰电路二、抗干扰电路三以及天线；所述控制器与lora模块电连接，所述lora模块用于将接受电路传来的信息传送到所述控制器中以及将控制器传送来的信息通过传输电路送出；所述传输电路与接受电路均同lora模块电连接，所述传输电路用于将lora模块传送来的信息送出，所述接受电路用于将其接受到的信息传送到lora模块中；所述抗干扰电路一与传输电路电连接，所述抗干扰电路一用于对传输电路进行抗干扰处理；所述抗干扰电路二与接受电路电连接，所述抗干扰电路二用于对接受电路进行抗干扰处理；所述抗干扰电路三与天线电连接，所述抗干扰电路三用于对天线进行抗干扰处理。这样，所述控制器与lora模块电连接，所述lora模块用于将接受电路传来的信息传送到所述控制器中以及将控制器传送来的信息通过传输电路送出；就能提高基于lora的通信装置的lora模块的传输电路与接受电路的抗干扰性能，还有提高了传输电路与接受电路相连的天线的抗干扰性能。所述控制器是单片机U4，所述单片机U4的型号由毗邻在图2上的“U4”字符串下侧的字符串来标识，所述单片机U4的33脚接地，所述单片机U4的1脚与电阻一R5的一端电连接，所述电阻一R5的另一端、 3.3V电压源V3P3与电阻二R4的一端电连接，所述电阻二R4的另一端、单片机U4的2脚与电容一C26的一极电连接，所述电容一C26的另一极接地，所述单片机U4的3脚与电阻三R6的一端电连接，所述电阻三R6 的另一端接地，所述单片机U4的4脚与电阻四R7的一端电连接，所述电阻四R7的另一端接地，所述单片机U4的5脚与电阻五R8的一端电连接，所述电阻五R8的另一端接地，所述单片机U4的6脚与电容二C27 的一极电连接，所述电容二C27的另一极接地，所述单片机U4的7脚接地，所述单片机U4的8脚、3.3V电压源V3P3、电容三C31的一极与电容四C30的一极电连接，所述电容三C31的另一极与电容四C30的另一极均接地。这样，所述单片机U4就能通过3.3V电压源V3P3实现供电的效果，另外，电容一C26、电容二C27、电容三C31与电容四C30均能对其所在线路起到抗外部信号干扰的效果。所述lora模块U2的型号由毗邻在图3上的“U2”字符串下侧的字符串来标识，所述lora模块U2的14 脚与电容五C25的一极电连接，所述电容五C25的另一极接地，所述 lora模块U2的15脚接地，所述lora模块U2的8脚、lora模块U2的9脚、 lora模块U2的10脚与lora模块U2的11脚分别与所述单片机U4的18脚、单片机U4的16脚、单片机U4的15脚与单片机U4的14脚电连接，所述单片机U4的25脚与电阻六R3的一端电连接，所述电阻六R3的另一端、电容六C9的一极与lora模块U2的7脚电连接，所述电容六C9的另一极接地，所述lora模块U2的16脚与单片机U4的24脚电连接，所述lora模块U2的17脚与单片机U4的23脚电连接，所述lora模块U2的18脚与单片机 U4的22脚电连接，所述lora模块U2的19脚与单片机U4的17脚电连接。这样，所述lora模块就能将接受电路传来的信息传送到所述控制器中以及将控制器传送来的信息通过传输电路送出。所述lora模块U2的6 脚、电容七C2的一极与晶振XL1的1脚电连接，所述电容七C2的另一极接地，所述晶振XL1的2脚、晶振XL1的3脚、晶振XL1的4脚、电容八C3 的一极与lora模块U2的5脚电连接，所述电容八C3的另一极接地，所述lora模块U2的4脚与电容九C4的一极电连接，所述电容九C4的另一极接地，所述lora模块U2的3脚与电容十C5的一极电连接，所述电容十C5的另一极接地，所述lora模块U2的2脚与电容十一C6的一极电连接，所述电容十一C6的另一极接地。这样，所述晶振XL1就能对所述 lora模块U2提供基本的时钟信号。所述电容七C2、电容八C3、电容九 C4、电容十C5与电容十一C6均能对其所在线路起到抗外部信号干扰的效果。所述接受电路包括线缆一，所述抗干扰电路一包括电感一L1、电感二L2、电容十二C7与电容十三C8，所述线缆一的一端、电感一L1 的一端、电感二L2的一端与单片机U4的1脚电连接，所述电感一L1的另一端接地，所述电感二L2的另一端、电容十二C7的一极与电容十三 C8的一极电连接，所述电容十三C8的另一极、线缆一的另一端与开关模块U1的1脚电连接。这样，所述电感一L1、电感二L2、电容十二C7 与电容十三C8就构成了LC电路，该LC电路就能对线缆一起到抗外部信号干扰的效果，增加了接受电路的抗干扰能力。所述传输电路包括线缆二，所述抗干扰电路二包括电感三L7、电感四L6、电容十四C16、电容十五C13、电容十六C24、电容十七C23、电容二十C12、电感五L4、电容二十一C17、电容二十二C10、电感六L5、电容二十三C18与电容二十四C19，所述线缆二的一端、电感三L7的一端与所述lora模块U2 的27脚电连接，所述电感三L7的另一端、电感四L6的一端、电容十四 C16的一极与电容十五C13的一极电连接，所述电容十四C16的另一极接地，所述电感四L6的另一端、电容十六C24的一极、电容十七C23 的一极与lora模块U2的25脚电连接，所述电容十六C24的另一极与电容十七C23的另一极均接地；所述lora模块U2的24脚、电容十八C21的一极与电容十九C22的一极均电连接，所述电容十八C21的另一极与电容十九C22的另一极均接地；所述电容十五C13的另一极、电容二十C12 的一极、电感五L4的一端与电容二十一C17的一极均电连接，所述电容二十一C17的另一极接地，所述电容二十C12的另一极、电感五L4 的另一端、电容二十二C10的一极、电感六L5的一端与电容二十三C18 的一极电连接，所述电容二十三C18的另一极接地，所述电容二十二 C10的另一极、电感六L5的另一端、开关模块的3脚、线缆二的另一端与电容二十四C19的一极电连接，所述电容二十四C19的另一极接地。这样，所述电感三L7、电感四L6、电容十四C16、电容十五 C13、电容十六C24、电容十七C23、电容二十C12、电感五L4、电容二十一C17、电容二十二C10、电感六L5、电容二十三C18与电容二十四 C19就构成了若干LC电路，该若干LC电路就能对线缆二起到抗外部信号干扰的效果，增加了传输电路的抗干扰能力。所述开关模块U1的型号由毗邻在图6上的“U1”字符串右侧的字符串来标识，所述抗干扰电路三包括开关模块U1、电阻七R1、电容二十五C1、电阻八R2、电容二十六C20、电容二十七C11、电容二十八C14的一极、电感七L3、电容二十九C15 与稳压二极管D1，所述单片机U4的12脚与电阻七R1的一端电连接，所述电阻七R1的另一端、电容二十五C1的一极与开关模块U1的6脚电连接，所述电容二十五C1的另一极接地，所述开关模块U1的2脚接地，所述单片机U4的32脚与电阻八R2的一端电连接，所述电阻八R2的另一端、电容二十六C20的一极与开关模块U1的4脚电连接，所述电容二十六C20的另一极接地，电容二十七C11的一极与开关模块U1的5脚电连接，所述电容二十七C11的另一极、电容二十八C14的一极与电感七L3的一端电连接，所述电感七L3的另一端、电容二十九C15的一极、稳压二极管D1的负极与天线TP1电连接，所述稳压二极管D1的正极接地，所述电容二十九C15的另一极接地。这样，所述开关模块能够筛除掉设定频率外的信息，只允许设定频率的信息经过，以此降低设定频率外的信息对所述lora模块的扰动，另外，在单片机传输过来的电平是 3.3V时，接受电路就进入工作状况，而在单片机传输过来的电平是0V 时，传输电路就进入工作状态，有效的协调了传输电路与接受电路的有序工作，电容二十五C1、电阻八R2、电容二十六C20、电容二十七 C11、电容二十八C14的一极、电感七L3与电容二十九C15构成了对应的RC电路与LC电路，RC电路与LC电路就能对天线起到抗外部信号干扰的效果，增加了天线的抗干扰能力。

以上以用实施例说明的方式对本实用新型作了描述，本领域的技术人员应当理解，本公开不限于以上描述的实施例，在不偏离本实用新型的范围的情况下，可以做出各种变化、改变和替换。

Claims

1.一种基于lora的高并发通信装置，其特征在于，包括：

2.根据权利要求1所述的基于lora的高并发通信装置，其特征在于，所述控制器是单片机U4，所述单片机U4的33脚接地，所述单片机U4的1脚与电阻一R5的一端电连接，所述电阻一R5的另一端、3.3V电压源V3P3与电阻二R4的一端电连接，所述电阻二R4的另一端、单片机U4的2脚与电容一C26的一极电连接，所述电容一C26的另一极接地，所述单片机U4的3脚与电阻三R6的一端电连接，所述电阻三R6的另一端接地，所述单片机U4的4脚与电阻四R7的一端电连接，所述电阻四R7的另一端接地，所述单片机U4的5脚与电阻五R8的一端电连接，所述电阻五R8的另一端接地，所述单片机U4的6脚与电容二C27的一极电连接，所述电容二C27的另一极接地，所述单片机U4的7脚接地，所述单片机U4的8脚、3.3V电压源V3P3、电容三C31的一极与电容四C30的一极电连接，所述电容三C31的另一极与电容四C30的另一极均接地。

3.根据权利要求2所述的基于lora的高并发通信装置，其特征在于，所述lora模块U2的14脚与电容五C25的一极电连接，所述电容五C25的另一极接地，所述lora模块U2的15脚接地，所述lora模块U2的8脚、lora模块U2的9脚、lora模块U2的10脚与lora模块U2的11脚分别与所述单片机U4的18脚、单片机U4的16脚、单片机U4的15脚与单片机U4的14脚电连接，所述单片机U4的25脚与电阻六R3的一端电连接，所述电阻六R3的另一端、电容六C9的一极与lora模块U2的7脚电连接，所述电容六C9的另一极接地，所述lora模块U2的16脚与单片机U4的24脚电连接，所述lora模块U2的17脚与单片机U4的23脚电连接，所述lora模块U2的18脚与单片机U4的22脚电连接，所述lora模块U2的19脚与单片机U4的17脚电连接。

4.根据权利要求1所述的基于lora的高并发通信装置，其特征在于，所述lora模块U2的6脚、电容七C2的一极与晶振XL1的1脚电连接，所述电容七C2的另一极接地，所述晶振XL1的2脚、晶振XL1的3脚、晶振XL1的4脚、电容八C3的一极与lora模块U2的5脚电连接，所述电容八C3的另一极接地，所述lora模块U2的4脚与电容九C4的一极电连接，所述电容九C4的另一极接地，所述lora模块U2的3脚与电容十C5的一极电连接，所述电容十C5的另一极接地，所述lora模块U2的2脚与电容十一C6的一极电连接，所述电容十一C6的另一极接地。

5.根据权利要求1所述的基于lora的高并发通信装置，其特征在于，所述接受电路包括线缆一，所述抗干扰电路一包括电感一L1、电感二L2、电容十二C7与电容十三C8，所述线缆一的一端、电感一L1的一端、电感二L2的一端与单片机U4的1脚电连接，所述电感一L1的另一端接地，所述电感二L2的另一端、电容十二C7的一极与电容十三C8的一极电连接，所述电容十三C8的另一极、线缆一的另一端与开关模块U1的1脚电连接。

6.根据权利要求1所述的基于lora的高并发通信装置，其特征在于，所述传输电路包括线缆二，所述抗干扰电路二包括电感三L7、电感四L6、电容十四C16、电容十五C13、电容十六C24、电容十七C23、电容二十C12、电感五L4、电容二十一C17、电容二十二C10、电感六L5、电容二十三C18与电容二十四C19，所述线缆二的一端、电感三L7的一端与所述lora模块U2的27脚电连接，所述电感三L7的另一端、电感四L6的一端、电容十四C16的一极与电容十五C13的一极电连接，所述电容十四C16的另一极接地，所述电感四L6的另一端、电容十六C24的一极、电容十七C23的一极与lora模块U2的25脚电连接，所述电容十六C24的另一极与电容十七C23的另一极均接地；

所述lora模块U2的24脚、电容十八C21的一极与电容十九C22的一极均电连接，所述电容十八C21的另一极与电容十九C22的另一极均接地；

所述电容十五C13的另一极、电容二十C12的一极、电感五L4的一端与电容二十一C17的一极均电连接，所述电容二十一C17的另一极接地，所述电容二十C12的另一极、电感五L4的另一端、电容二十二C10的一极、电感六L5的一端与电容二十三C18的一极电连接，所述电容二十三C18的另一极接地，所述电容二十二C10的另一极、电感六L5的另一端、开关模块的3脚、线缆二的另一端与电容二十四C19的一极电连接，所述电容二十四C19的另一极接地。

7.根据权利要求2所述的基于lora的高并发通信装置，其特征在于，所述抗干扰电路三包括开关模块U1、电阻七R1、电容二十五C1、电阻八R2、电容二十六C20、电容二十七C11、电容二十八C14的一极、电感七L3、电容二十九C15与稳压二极管D1，所述单片机U4的12脚与电阻七R1的一端电连接，所述电阻七R1的另一端、电容二十五C1的一极与开关模块U1的6脚电连接，所述电容二十五C1的另一极接地，所述开关模块U1的2脚接地，所述单片机U4的32脚与电阻八R2的一端电连接，所述电阻八R2的另一端、电容二十六C20的一极与开关模块U1的4脚电连接，所述电容二十六C20的另一极接地，电容二十七C11的一极与开关模块U1的5脚电连接，所述电容二十七C11的另一极、电容二十八C14的一极与电感七L3的一端电连接，所述电感七L3的另一端、电容二十九C15的一极、稳压二极管D1的负极与天线TP1电连接，所述稳压二极管D1的正极接地，所述电容二十九C15的另一极接地。