CN213278085U - 一种大功率高散热封装引线框架及封装结构 - Google Patents

一种大功率高散热封装引线框架及封装结构 Download PDF

Info

Publication number
CN213278085U
CN213278085U CN202022094363.XU CN202022094363U CN213278085U CN 213278085 U CN213278085 U CN 213278085U CN 202022094363 U CN202022094363 U CN 202022094363U CN 213278085 U CN213278085 U CN 213278085U
Authority
CN
China
Prior art keywords
lead frame
base island
heat dissipation
power high
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022094363.XU
Other languages
English (en)
Inventor
程浪
蔡择贤
张怡
冯学贵
卢茂聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Chippacking Technology Co ltd
Original Assignee
Guangdong Chippacking Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Chippacking Technology Co ltd filed Critical Guangdong Chippacking Technology Co ltd
Priority to CN202022094363.XU priority Critical patent/CN213278085U/zh
Application granted granted Critical
Publication of CN213278085U publication Critical patent/CN213278085U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种大功率高散热封装引线框架及封装结构，所述引线框架包括基岛和引脚框架，所述基岛铆接在引脚框架上，且所述基岛的厚度大于引脚框架的厚度。所述引线框架是利用不同厚度的金属钣金材料分别制作出基岛和引脚框架，然后再把基岛铆接在引脚框架上，形成完整的引线框架，这样为了保证散热效率，基岛可以采用厚度较大的金属钣金材料制成，引脚不需要太厚，就使用较薄的金属钣金材料制成，一步到位，后序不需要再使用蚀刻工艺，所以提高了生产效率，还可以降低材料成本和生产成本。

Description

一种大功率高散热封装引线框架及封装结构
技术领域
本实用新型涉及芯片封装技术领域，尤其涉及一种大功率高散热封装引线框架及封装结构。
背景技术
现有技术中封装体的引线框架一般都是由一片金属钣金材料冲压而成，基岛和引脚部分的厚度基本相同，在大功率高散热封装领域，为了保证散热效果，一般会采用较厚的金属钣金材料制作引线框架，这样基岛较厚，散热效果更好，但引脚并不需要这么厚，所以有时还会使用蚀刻技术将引脚部分进行半蚀刻处理，即把引脚部分厚度减半，蚀刻工艺去材料效率低，工艺复杂，有待改进。
实用新型内容
本实用新型的目的在于提供一种生产效率更高的大功率高散热封装引线框架及封装结构。
本实用新型是这样实现的：一种大功率高散热封装引线框架，包括基岛和引脚框架，所述基岛铆接在引脚框架上，且所述基岛的厚度大于引脚框架的厚度。
其中，所述引脚框架包括连筋、挡筋和多个引脚，所述连筋用于将引脚框架单元连接起来，还用于与基岛铆接；所述挡筋用于连接相邻的引脚，在注塑塑封料时，阻挡塑封料溢出。
其中，所述连筋的中部被打凹，使引脚框架高于基岛上表面。
其中，所述引脚根部还设有锁定孔。
其中，所述引脚根部焊线处还设有镀银层，所述镀银层的厚度为2.5-10um。
其中，所述基岛边缘设有一圈锁定槽，用于增加与塑封料的结合力。
其中，所述基岛底面设有阶梯棱边。
其中，所述基岛上表面还设有镀银层，所述镀银层的厚度为2.5-10um。
其中，所述基岛厚度为1-2mm。所述引脚框架厚度为0.1-0.3mm。
本实用新型提供的另一种技术方案为：一种大功率高散热封装结构，包括上面所述的引线框架、芯片、金属丝和塑封料，所述芯片固定在基岛上，所述金属丝一端键合在芯片上，一端键合在引脚上，所述塑封料用于包裹引线框架、芯片和金属丝。
本实用新型的有益效果为：本实用新型所述大功率高散热封装引线框架是利用不同厚度的金属钣金材料分别制作出基岛和引脚框架，然后再把基岛铆接在引脚框架上，形成完整的引线框架，这样为了保证散热效率，基岛可以采用厚度较大的金属钣金材料制成，引脚不需要太厚，就使用较薄的金属钣金材料制成，一步到位，后序不需要再使用蚀刻工艺，所以提高了生产效率，还可以降低材料成本和生产成本。
附图说明
图1是本实用新型所述大功率高散热封装引线框架实施例中基岛的结构示意图；
图2是本实用新型所述大功率高散热封装引线框架实施例中引脚框架的结构示意图；
图3是将基岛铆接在引脚框架上的结构示意图；
图4是图3中A-A剖面示意图；
图5是图3中B-B剖面示意图；
图6是在引线框架上焊接芯片和键合金属丝后的结构示意图；
图7是在引线框架上焊接芯片和键合金属丝后的剖面示意图；
图8是本实用新型所述大功率高散热封装结构的剖面示意图。
1、基岛；11、锁定槽；12、阶梯棱边；13、镀银层；14、铆接孔；2、引脚框架；21、连筋；211、铆接孔；212、打凹处；22、挡筋；23、引脚；231、锁定孔；232、镀银层；100、引线框架；200、芯片；300、金属丝；400、塑封料。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
作为本实用新型所述大功率高散热封装引线框架的实施例，如图1至图7所示，包括基岛1和引脚框架2，所述基岛1铆接在引脚框架2上，且所述基岛1的厚度大于引脚框架2的厚度。
在基岛1上设置铆接孔14，在引脚框架2的连筋21上也设置铆接孔211，然后用铆合工艺进行铆接。
本实用新型所述大功率高散热封装引线框架是利用不同厚度的金属钣金材料分别制作出基岛1和引脚框架2，然后再把基岛1铆接在引脚框架2上，形成完整的引线框架，这样为了保证散热效率，基岛1可以采用厚度较大的金属钣金材料制成，引脚23不需要太厚，就使用较薄的金属钣金材料制成，一步到位，后序不需要再使用蚀刻工艺，所以提高了生产效率，还可以降低材料成本和生产成本。
在本实施例中，所述引脚框架2包括连筋21、挡筋22和多个引脚23，所述连筋21用于将引脚框架单元(图2中虚线框选起来)连接起来，还用于与基岛1铆接；所述挡筋22用于连接相邻的引脚23，在注塑塑封料时，阻挡塑封料溢出。塑封完成后，需要将挡筋22切掉。
在本实施例中，所述连筋21的中部被打凹(打凹处标号为212)，使引脚框架2高于基岛1上表面，高出距离优选为0.2-0.3mm。防止引脚23和基岛1导电。
在本实施例中，所述引脚23根部还设有锁定孔231，有利于产品引脚23的锁定。
在本实施例中，所述引脚23根部焊线处还设有镀银层232，所述镀银层232的厚度为2.5-10um，便于产品的键合。
在本实施例中，所述基岛1边缘设有一圈锁定槽11，用于增加与塑封料的结合力。
在本实施例中，所述基岛1底面设有阶梯棱边12，防止水汽侵入。
在本实施例中，所述基岛1上表面还设有镀银层13，所述镀银层13的厚度为2.5-10um。镀银层13可做表面做粗化，粗化能使塑封料与基岛结合更紧密。
在本实施例中，所述基岛1厚度为1-2mm，用于承载芯片，厚度较大，热量的散出效果好。所述引脚框架2厚度为0.1-0.3mm，用于传递信号到PCB。
作为本实用新型所述大功率高散热封装结构的实施例，如图8所示，包括上面所述的引线框架、芯片200、金属丝300和塑封料400，所述芯片200固定在基岛1上，所述金属丝300一端键合在芯片200上，一端键合在引脚23上，所述塑封料400用于包裹引线框架、芯片200和金属丝300。芯片焊接、金属丝键合、注塑塑封料均为常规工艺，所述封装结构的特点在于引线框架，大功率高散热，生产效率高，可以降低材料成本和生产成本。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种大功率高散热封装引线框架，其特征在于，包括基岛和引脚框架，所述基岛铆接在引脚框架上，且所述基岛的厚度大于引脚框架的厚度，所述引脚框架包括连筋、挡筋和多个引脚，所述连筋用于将引脚框架单元连接起来，还用于与基岛铆接；所述挡筋用于连接相邻的引脚，在注塑塑封料时，阻挡塑封料溢出。
2.根据权利要求1所述的大功率高散热封装引线框架，其特征在于，所述连筋的中部被打凹，使引脚框架高于基岛上表面。
3.根据权利要求1所述的大功率高散热封装引线框架，其特征在于，所述引脚根部还设有锁定孔。
4.根据权利要求1所述的大功率高散热封装引线框架，其特征在于，所述引脚根部焊线处还设有镀银层，所述镀银层的厚度为2.5-10um。
5.根据权利要求1所述的大功率高散热封装引线框架，其特征在于，所述基岛边缘设有一圈锁定槽，用于增加与塑封料的结合力。
6.根据权利要求1所述的大功率高散热封装引线框架，其特征在于，所述基岛底面设有阶梯棱边。
7.根据权利要求1所述的大功率高散热封装引线框架，其特征在于，所述基岛上表面还设有镀银层，所述镀银层的厚度为2.5-10um。
8.根据权利要求1至7任一项所述的大功率高散热封装引线框架，其特征在于，所述基岛厚度为1-2mm，所述引脚框架厚度为0.1-0.3mm。
9.一种大功率高散热封装结构，其特征在于，包括权利要求1至8任一项所述的引线框架、芯片、金属丝和塑封料，所述芯片固定在基岛上，所述金属丝一端键合在芯片上，一端键合在引脚上，所述塑封料用于包裹引线框架、芯片和金属丝。
CN202022094363.XU 2020-09-22 2020-09-22 一种大功率高散热封装引线框架及封装结构 Active CN213278085U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022094363.XU CN213278085U (zh) 2020-09-22 2020-09-22 一种大功率高散热封装引线框架及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022094363.XU CN213278085U (zh) 2020-09-22 2020-09-22 一种大功率高散热封装引线框架及封装结构

Publications (1)

Publication Number Publication Date
CN213278085U true CN213278085U (zh) 2021-05-25

Family

ID=75943847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022094363.XU Active CN213278085U (zh) 2020-09-22 2020-09-22 一种大功率高散热封装引线框架及封装结构

Country Status (1)

Country Link
CN (1) CN213278085U (zh)

Similar Documents

Publication Publication Date Title
EP1335427B1 (en) Resin-moulded semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
US6703696B2 (en) Semiconductor package
US6744118B2 (en) Frame for semiconductor package
US7456494B2 (en) Surface mount electronic component and process for manufacturing same
US8105932B2 (en) Mixed wire semiconductor lead frame package
US20030038348A1 (en) Dual die package
US7009283B1 (en) Nonexposed heat sink for semiconductor package
KR20050037958A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN111524868B (zh) 一种引线框架和金属夹片的组合结构及铆接装片工艺
CN108198790B (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN215008217U (zh) Mos管高速高可靠性dfn封装引线框架及mos管
US11495523B2 (en) Lead frame having a die pad with a plurality of grooves on an underside
CN213278085U (zh) 一种大功率高散热封装引线框架及封装结构
JP3213791U (ja) リードフレームの予備成形体
JP2957335B2 (ja) リードフレームの製造方法
CN209785924U (zh) 功率器件外壳端子、外壳
JP2001035985A (ja) 樹脂封止半導体装置
CN219123227U (zh) 半导体导线架装置
CN212277191U (zh) 引线框架及封装体
CN212542401U (zh) 一种塑封模具
CN216354195U (zh) 预注塑式无焊盘qfn封装基板
CN212209475U (zh) 引线框架及封装体
CN220873575U (zh) 导线架以及封装结构
CN216958021U (zh) 一种改进型大管脚引线框架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant