CN212909517U - 一种适合mipi d-phy信号的传输电路及其应用 - Google Patents
一种适合mipi d-phy信号的传输电路及其应用 Download PDFInfo
- Publication number
- CN212909517U CN212909517U CN202120464657.9U CN202120464657U CN212909517U CN 212909517 U CN212909517 U CN 212909517U CN 202120464657 U CN202120464657 U CN 202120464657U CN 212909517 U CN212909517 U CN 212909517U
- Authority
- CN
- China
- Prior art keywords
- mipi
- signal
- phy
- signals
- physical layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种适合MIPI D‑PHY信号的传输电路及其应用。该电路包括：信号发生单元、MIPI D‑PHY物理层芯片和符合CML或LVDS标准的传输单元，传输单元的输入端与信号发生单元的第一输出端连接，接收信号发生单元基于CML电平或LVDS电平输出的HS信号，MIPI D‑PHY物理层芯片的第一接收端与传输单元的输出端连接，接收信号传输单元基于LVDS电平输出的HS信号，MIPI D‑PHY物理层芯片的第二接收端与信号发生单元的第二输出端连接，接收信号发生单元输出的LP信号，MIPI D‑PHY物理层芯片用于将LP信号和HS信号合成MIPI D‑PHY信号输出。本申请适用于MIPI D‑PHY信号的长距离传输，尤其适用于MIPI D‑PHY2.0信号，并且芯片选择多，成本低。
Description
技术领域
本申请属于电路设计技术领域，更具体地，涉及一种适合MIPI D-PHY信号的传输电路及其应用。
背景技术
MIPI D-PHY信号是一种适合便携显示设备应用的图像信号，信号由LP信号和HS信号分时传输组成，LP信号是低速率单端控制信号，HS信号是高速图像数据信号。MIPI D-PHY信号最大的特点是分时传输和原始数据传输，MIPI信号不像V-by-ONE信号那样使用8B10B编码所以是原数据传输，有长0和长1的码型。以上特点造成了MIPI信号难以提升传输速率和传输距离，目前MIPI联盟最新的MIPI D-PHY2.0规范已将HS信号的速率限定在1.5Gbps-4.5Gbps，在此速率下规范要求使用衰减极小的传输线进行传输，这也把该速率信号限定在小型设备中传输，MIPI D-PHY2.0信号的传输距离在10cm左右。
但是在例如显示屏检测等多种应用场景中，需要MIPI D-PHY2.0信号能够传输较远的距离，否则不能满足应用需要。例如在显示屏检测中，MIPI D-PHY2.0信号的传输距离限制在对于测试治具的设计造成极大的困难。这是因为测试治具为了适应不同尺寸的屏幕需要将治具做的很大，所以测试治具中的MIPI D-PHY2.0信号发生器距离待测屏幕很远，一般传输距离在30-100cm，甚至更远，当在这种场景中应用时MIPI D-PHY信号只能降低到MIPI D-PHY1.2标准的速率进行传输，无法很好地测试符合MIPI D-PHY物理层的屏。
如图1所示，现有传输电路包括信号发生单元、MIPI D-PHY物理层芯片、专用CDR芯片，传输电路和接收端连接器连接。CDR芯片就是依据收取的时钟恢复收到数据的芯片。使用MIPI D-PHY物理层芯片将HS信号和LP信号合成为MIPI D-PHY信号后，采用MIPI D-PHY的专用CDR芯片延长信号传输距离，专用CDR芯片是通过芯片内部电路将LP和HS分离后单独将HS信号部分增强再次传输。但是这种技术方案存在以下方面的问题。一方面，目前这种CDR重定时中继芯片还不支持MIPI D-PHY2.0带宽范围（速率）的中继芯片，但是FPGA的LVDS引脚最高信号速率为1.5Gbps无法达到D-PHY2.0协议所规定的4.5Gbps，因此这种技术方案不适合MIPI D-PHY2.0信号的传输距离延长。另一方面，MIPI D-PHY的重定时中继芯片的选择较少，价格较高。
实用新型内容
针对现有技术的至少一个缺陷或改进需求，本申请提供了一种适合MIPI D-PHY信号的传输电路及其应用，适用于MIPI D-PHY信号的长距离传输。
为实现上述目的，按照本申请的第一方面，提供了一种适合MIPI D-PHY信号的传输电路，包括：信号发生单元、MIPI D-PHY物理层芯片和符合CML或LVDS标准的信号传输单元，所述信号传输单元的输入端与所述信号发生单元的第一输出端连接，所述MIPI D-PHY物理层芯片的第一接收端与所述信号传输单元的输出端连接，所述MIPI D-PHY物理层芯片的第二接收端与所述信号发生单元的第二输出端连接。
优选的，所述信号传输单元包括用于将CML电平转换为LVDS电平的转换模块。
优选的，所述信号传输单元包括符合CML或LVDS标准的中继模块。
优选的，所述中继模块的数量为多个，多个所述中继模块串联。
优选的，所述信号发生单元的第一输出端为支持CML电平或LVDS电平的引脚，所述信号输出单元的第二输出端为支持LVCMOS电平的引脚。
优选的，所述MIPI D-PHY物理层芯片与MIPI D-PHY信号接收设备间的距离小于所述MIPI D-PHY物理层芯片到所述信号传输单元间的距离。
按照本申请的第二方面，提供了一种显示屏检测系统，包括如上述任一项所述的一种适合MIPI D-PHY信号的传输电路。
按照本申请的第三方面，提供了一种MIPI D-PHY信号接收系统，包括上述任一项所述的一种适合MIPI D-PHY信号的传输电路。
按照本申请的第四方面，提供了一种MIPI D-PHY信号发送系统，包括上述任一项所述的一种适合MIPI D-PHY信号的传输电路。
总体而言，本申请与现有技术相比，具有有益效果：
（1）本申请适用于MIPI D-PHY信号的长距离传输，尤其适用于MIPI D-PHY2.0信号，解决了MIPI D-PHY信号在多种应用场景中的传输距离限制。
（2）本申请的传输电路选用的都是常规的普通芯片，芯片选择多，成本相对于现有技术方案更低。
附图说明
图1是现有技术的MIPI D-PHY信号传输电路；
图2是本申请实施例的适合MIPI D-PHY信号的传输电路；
图3是本申请另一实施例的适合MIPI D-PHY信号的传输电路；
图4是本申请另一实施例的适合MIPI D-PHY信号的传输电路。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。此外，下面所描述的本申请各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本申请的一种适合MIPI D-PHY信号的传输电路，包括：信号发生单元、MIPI D-PHY物理层芯片和符合CML或LVDS标准的信号传输单元。信号发生单元优选为FPGA。
信号传输单元的输入端与信号发生单元的第一输出端连接，接收信号发生单元基于CML电平（Current Mode Logic，电流模态逻辑电平）或LVDS电平（Low-VoltageDifferential Signals，低电平差分信号电平）输出的HS信号。信号传输单元基于LVDS电平输出HS信号。
MIPI D-PHY物理层芯片的第一接收端与信号传输单元的输出端连接，接收信号传输单元基于LVDS电平输出的HS信号，MIPI D-PHY物理层芯片的第二接收端与信号发生单元的第二输出端连接，接收信号发生单元输出的LP信号，MIPI D-PHY物理层芯片用于将LP信号和HS信号合成为MIPI D-PHY信号输出。
由于从完整地MIPI D-PHY信号中将LP和HS信号分离后单独对HS信号做增益较为困难，所以本申请实施例在FPGA单独输出HS信号后使用信号传输单元输出标准LVDS电平的HS信号，再通过较长距离（例如60-100cm）的传输线后进入MIPI D-PHY物理层芯片合成输出MIPI D-PHY信号。由于LVDS标准的HS信号在较远传输距离下，这样就可以延长MIPI D-PHY信号的传输距离，还能够避免在物理层后端使用CDR时钟恢复芯片去分离LP和HS信号再重新合成导致有可能改变原始信号的情况，并且不会受到芯片的制约，电路成本较低。
现有技术中，使用MIPI D-PHY物理层芯片将HS信号和LP信号合成为MIPI D-PHY信号后。如果需要延长MIPI信号的传输距离则只能使用符合MIPID-PHY信号标准或获得MIPI联盟认证的专用CDR芯片做中继，这种芯片的原理是先将接收到的MIPID-PHY信号分离成HS和LP独立的两类信号。由于LP信号速率低于80Mbps，所以不需做处理，然后单独对HS信号做增益，最后再将HS和LP两类信号合成MIPID-PHY信号后输出，这个过程存在拆分信号、单独对拆分后的信号增益、合成MIPID-PHY信号三个过程，由于过程复杂芯片内部会引入大量的延迟所以无法将信号速率提升，目前市面上最好的芯片比如SN65DPHY440，也只能将HS信号速率支持到1.5Gbps。
但是本申请实施例是先不用物理层芯片合成MIPID-PHY信号，优先只对HS信号类型信号做增益，然后把HS和LP两类信号采用LVDS电平使用连接线进行传输，然后再在接收端放置物理层转换芯片，将LVDS形式的HS和LP两类信号合成MIPI信号进入接收端的屏幕或者其他芯片，这样就只在中间链路中引入了增益过程，相对于采用CDR重定时中继芯片去掉了拆分信号和合成信号两个过程，所以可以将带宽（速率）做得很高，实测可以达到4.5Gbps。
FPGA输出的HS信号可以以CML电平或LVDS电平输出，但是两者输出的速率不同。CML电平支持MIPI D-PHY2.0协议所规定的高速率，例如4.5Gbps。LVDS电平最高支持2.5Gbps的输出，可以适用于其他MIPI D-PHY信号。输出CML电平时，则信号发生单元的第一输出端应当为支持CML电平的引脚。输出LVDS电平时，则信号发生单元的第一输出端应当为支持LVDS电平的引脚。信号输出单元的第二输出端为支持LVCMOS电平的引脚。LVCMOS电平是指低压CMOS电平，也就是低压互补金属氧化物产生的电平。
图2是本申请一实施例的电路图。传输电路包括信号发生单元（FPGA）、MIPI D-PHY物理层芯片和符合CML或LVDS标准的信号传输单元，FPGA基于CML电平输出HS信号，信号传输单元包括用于将CML电平转换为LVDS电平的转换模块。由于LP信号速率低摆幅大，所以即使不需要单独增强LP信号依然能够传输很远。
图3是本申请另一实施例的电路图。传输电路包括信号发生单元、MIPI D-PHY物理层芯片和符合CML或LVDS标准的信号传输单元，FPGA基于CML电平输出HS信号，信号传输单元除了包括用于将CML电平转换为LVDS电平的转换模块，还包括符合CML或LVDS标准的中继模块。增加中继模块可以进一步延长传输距离。一个中继模块可以延长1米左右的传输距离。
新的设计在总链路长度为1.5米时各速率下信号质量相对于电阻网络都能有一定提升，从而真正让测试系统拥有了远距离的D-PHY2.0信号输出能力，保证了在恶劣环境下进行点屏测试的稳定性。实验测试证明，能够让MIPI D-PHY2.0速率的信号增加60-100cm传输距离，在4Gbps速率时能够增加60cm传输距离，2.5Gbps速率时能够增加100cm传输距离。
特别说明的是，转换模块和中继模块可以集成在同一芯片中，有的厂家的转换芯片自带中继模块。
优选的，中继模块的数量为多个，多个中继模块串联。多个中继模块串联可以进一步增加传输距离。
目前绝大多数芯片厂商推出的CML电平转LVDS电平的转换芯片不具备接受均衡和发送增益功能，所以输出的LVDS信号摆幅是标准的LVDS摆幅，为300MV，当然也有TI、ADI等公司推出的带发送增益的芯片输出摆幅可以在300MV标准摆幅基础上增益4-16DB（约1-4倍），所以如果采用标准输出摆幅的转换芯片则能够在芯片后端接入100cm线材，如果采用带有增益的转换芯片则能够在芯片后端接入100cm以上长度线材，如果线材材质较差铜损比较大，且采用非增益的转换芯片，实测大概只能在芯片输出端连接器后接入60cm的传输线。
图4是本申请另一实施例的电路图。传输电路包括信号发生单元、MIPI D-PHY物理层芯片和符合CML或LVDS标准的信号传输单元，FPGA基于LVDS电平输出HS信号，信号传输单元为符合LVDS标准的中继模块。
除了上述几种实现方式，也可以采用电阻网络将CML电平的HS信号转换为LVDS电平的HS信号，但是此技术方案严重依赖布线工程师的布线能力和板材介电常数，并且即使参数控制的很完美依然无法延长传输距离，整个链路最多只能传递30cm。
采用本申请实施例的传输电路在4.5Gbps下进行测试，获取眼图，总链路长度（传输距离）为1.5米。另外采用包含电阻网络的传输电路在4.5Gbps下进行测试，获取眼图，总链路长度（传输距离）为30cm。经过测试对比两者眼图，可以发现在信号抖动和上升时间，前一技术方案优于后一技术方案，在眼高和眼宽上，两者基本相同。可以说，前一技术方案在总链路长度为1.5米时各速率下信号质量相对优于后一技术方案都能有一定提升，从而真正让传输电路拥有了远距离的D-PHY2.0信号输出能力，保证了在恶劣环境下应用的稳定性。
可选的，MIPI D-PHY物理层芯片与MIPI D-PHY信号接收设备间的距离小于MIPID-PHY物理层芯片到信号传输单元间的距离，即MIPI D-PHY物理层芯片布置在靠近MIPI D-PHY信号接收设备的位置，MIPI D-PHY物理层芯片与信号接收设备的距离根据MIPI D-PHY信号的衰减可接受范围设置。
本申请另一实施例的一种显示屏检测系统，包括上述任一项的一种适合MIPI D-PHY信号的传输电路。信号发生单元为信号发生器，MIPI D-PHY物理层芯片的输出端与待检测显示屏的连接接口连接。MIPI D-PHY物理层芯片靠近连接接口布置，通过信号传输单元来延HS信号的传输距离，从而增加信号发生器与连接接口间的传输距离。在实际应用中，为了提高检测效率，一个信号发生器可以同时给多台待检测显示屏提供信号，现有技术中传输距离限制使得这种应用较为困难，而本技术方案则可以很好地解决这一问题。
本申请另一实施例的一种MIPI D-PHY信号接收系统，包括上述任一项的一种适合MIPI D-PHY信号的传输电路。同理，MIPI D-PHY物理层芯片靠近接收设备布置，通过信号传输单元来延HS信号的传输距离，从而间接延长了MIPI D-PHY信号的传输距离。
本申请另一实施例的一种MIPI D-PHY信号发送系统，包括上述任一项的一种适合MIPI D-PHY信号的传输电路。同理，MIPI D-PHY物理层芯片靠近接收设备布置，通过信号传输单元来延HS信号的传输距离，从而间接延长了MIPI D-PHY信号的传输距离。
本领域的技术人员容易理解，以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种适合MIPI D-PHY信号的传输电路，其特征在于，包括：信号发生单元、MIPI D-PHY物理层芯片和符合CML或LVDS标准的信号传输单元，所述信号传输单元的输入端与所述信号发生单元的第一输出端连接，所述MIPI D-PHY物理层芯片的第一接收端与所述信号传输单元的输出端连接，所述MIPI D-PHY物理层芯片的第二接收端与所述信号发生单元的第二输出端连接。
2.如权利要求1所述的一种适合MIPI D-PHY信号的传输电路，其特征在于，所述信号传输单元包括用于将CML电平转换为LVDS电平的转换模块。
3.如权利要求1或2任一项所述的一种适合MIPI D-PHY信号的传输电路，其特征在于，所述信号传输单元包括符合CML或LVDS标准的中继模块。
4.如权利要求3所述的一种适合MIPI D-PHY信号的传输电路，其特征在于，所述中继模块的数量为多个，多个所述中继模块串联。
5.如权利要求1所述的一种适合MIPI D-PHY信号的传输电路，其特征在于，所述信号发生单元的第一输出端为支持CML电平或LVDS电平的引脚，所述信号发生单元的第二输出端为支持LVCMOS电平的引脚。
6.如权利要求1所述的一种适合MIPI D-PHY信号的传输电路，其特征在于，所述MIPID-PHY物理层芯片与MIPI D-PHY信号接收设备间的距离小于所述MIPI D-PHY物理层芯片到所述信号传输单元间的距离。
7.一种显示屏检测系统，其特征在于，包括如权利要求1至6任一项所述的一种适合MIPI D-PHY信号的传输电路。
8.如权利要求7所述的一种显示屏检测系统，其特征在于，所述信号发生单元为信号发生器，所述MIPI D-PHY物理层芯片的输出端与待检测显示屏的连接接口电连接。
9.一种MIPI D-PHY信号接收系统，其特征在于，包括如权利要求1至6任一项所述的一种适合MIPI D-PHY信号的传输电路。
10.一种MIPI D-PHY信号发送系统，其特征在于，包括如权利要求1至6任一项所述的一种适合MIPI D-PHY信号的传输电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120464657.9U CN212909517U (zh) | 2021-03-04 | 2021-03-04 | 一种适合mipi d-phy信号的传输电路及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120464657.9U CN212909517U (zh) | 2021-03-04 | 2021-03-04 | 一种适合mipi d-phy信号的传输电路及其应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212909517U true CN212909517U (zh) | 2021-04-06 |
Family
ID=75261707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120464657.9U Active CN212909517U (zh) | 2021-03-04 | 2021-03-04 | 一种适合mipi d-phy信号的传输电路及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212909517U (zh) |
-
2021
- 2021-03-04 CN CN202120464657.9U patent/CN212909517U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101394678B (zh) | 一种通用于gepon/gpon的串行化/反串行化接口模块 | |
| US20080240212A1 (en) | Transmitter/receiver device and method of testing transmitter/receiver device | |
| JP6592596B2 (ja) | 共有プロトコル層マルチチャンネル表示インタフェース信号生成システム及び方法 | |
| US6703866B1 (en) | Selectable interface for interfacing integrated circuit modules | |
| CN209489030U (zh) | 主控机箱和电力电子控制系统 | |
| CN102023345B (zh) | 光模块、设备主板和无源光网络设备 | |
| CN217563710U (zh) | 一种mipi信号延长器 | |
| CN110784259B (zh) | 一种基于pam4的一体化光模块误码测试仪 | |
| US8145059B2 (en) | Circuit topologies for high speed, low cost optical transceiver components | |
| CN113740703B (zh) | 一种Retimer芯片的测试板及测试系统 | |
| CN113259205B (zh) | 一种多板卡系统内部互联接口测试方法及系统 | |
| CN212909517U (zh) | 一种适合mipi d-phy信号的传输电路及其应用 | |
| CN101667991B (zh) | 一种设置预加重和/或均衡参数的方法及装置 | |
| CN218830088U (zh) | 一种数据信号传输线缆、系统、相机及图像接收设备 | |
| US20080231578A1 (en) | LVDS display system | |
| CN208314763U (zh) | 一种用于PCIe信号机箱外部传输的Retimer板卡 | |
| CN104655951A (zh) | 连接接口的差分信号测试系统及其方法 | |
| CN214315441U (zh) | 一种lvds转cml电平转换电路及设备 | |
| CN110309091A (zh) | 一种信号转接板、信道测试平台及其测试方法 | |
| CN110597748B (zh) | 一种基于tlk2711的高速通信接口及数据处理系统 | |
| US6237056B1 (en) | Apparatus and method for high speed board-to board ribbon cable data transfer | |
| CN108535629B (zh) | 一种以太网电路测试系统及方法 | |
| CN113377697A (zh) | 板对板桥接信号传输系统 | |
| CN208272977U (zh) | 一种激光器内部信号传输系统 | |
| CN218676026U (zh) | 一种lvds信号隔离电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |