CN212518785U - 一种假负载放电电路及电子产品 - Google Patents

Abstract

本实用新型公开了一种假负载放电电路及电子产品，用于与电子产品的输出端及电子产品的PWM信号端连接，所述假负载放电电路包括：用于对电路中的残余电量进行泄放的泄放电路；用于控制泄放电路的开启或关闭的放电控制电路；所述泄放电路与所述放电控制电路及电子产品的输出端连接，所述放电控制电路还与所述PWM信号端连接。本实用新型通过放电控制电路在电子产品上电时控制所述泄放电路关闭，在所述电子产品掉电时控制所述泄放电路导通对电子产品电路中的残余电量进行泄放，实现了假负载放电功能。

Description

一种假负载放电电路及电子产品

技术领域

本实用新型涉及电源电路领域，特别涉及一种假负载放电电路及电子产品。

背景技术

众所周知在有电容的情况就会存在储能，要放把这个电容的能量释放掉就需要给其加负载，电容在所有电子设备中基本都有应用到，不同的产品安规要求有对放电时间不同的要求。

然而目前的技术很多是采用直接连接功率电阻等方式进行放电，这种方式的话就会占用产品的空间，且要牺牲其产品的效率，并会带来发热等问题；随着产品追求高密度的问题直接接功率电阻放电的方式将被淘汰。

因此现有技术还有待改进和提高。

实用新型内容

鉴于上述现有技术的不足之处，本实用新型的目的在于提供一种假负载放电电路及电子产品，通过放电控制电路在电子产品上电时控制所述泄放电路关闭，在所述电子产品掉电时控制所述泄放电路导通对电子产品电路中的残余电量进行泄放，实现了假负载放电功能。

为了达到上述目的，本实用新型采取了以下技术方案：

本实用新型提供一种假负载放电电路，用于与电子产品的输出端及电子产品的PWM信号端连接，所述假负载放电电路包括：

用于对电路中的残余电量进行泄放的泄放电路；

用于控制泄放电路的开启或关闭的放电控制电路；

所述泄放电路与所述放电控制电路及电子产品的输出端连接，所述放电控制电路还与所述PWM信号端连接。

所述放电控制电路包括第一晶体管，所述第一晶体管的第一端与所述PWM信号端连接，所述第一晶体管的第二端与所述输出端的正极连接，所述第一晶体管的第三端与所述输出端的负极连接。

所述泄放电路包括第一电阻和第二晶体管，所述第一电阻的一端与所述电子产品的输出端正极连接，所述第一电阻的另一端与所述第二晶体管的第一端连接，所述第二晶体管的第二端与所述放电控制电路及电子产品的输出端正极连接，所述第二晶体管的第三端与所述第一晶体管的第三端及所述电子产品的输出端负极连接。

所述假负载放电电路还包括用于对PWM信号进行整流、滤波和分压的第一处理电路，所述第一处理电路与所述PWM信号端及所述放电控制电路连接。

所述第一处理电路包括第一二极管、第二电阻、第三电阻和第一电容，所述第一二极管的输入端与所述PWM信号端连接，所述第一二极管的输出端与所述第二电阻的一端连接，所述第二电阻的另一端与所述第一电容的一端、第三电阻的一端及放电控制电路连接，所述第一电容的另一端和所述第三电阻的另一端均与所述电子产品的输出端负极连接。

所述假负载放电电路还包括用于对电子产品的输出信号进行处理的第二处理电路，所述第一处理电路与所述放电控制电路、泄放电路及所述电子产品的输出端正极连接。

所述第二处理电路包括第二二极管、第四电阻，所述第二二极管的输入端与所述电子产品的输出端正极连接，所述第二二极管的输出端与所述第四电阻的一端连接，所述第四电阻的另一端与所述放电控制电路及所述泄放电路连接。

所述假负载放电电路还包括用于进行分压、滤波和电压钳位的第三处理电路，所述第三处理电路与所述第一处理电路连接、放电控制电路、泄放电路及所述电子产品的输出端负极连接。

所述第三处理电路包括第五电阻、第二电容和三端稳压管，所述第五电阻的一端与所述第一处理电路、放电控制电路、第二电容的一端、三端稳压管的输出端及泄放电路连接，所述第五电阻的另一端、第二电容的另一端及所述三端稳压管的输入端均与所述泄放电路及所述电子产品的输出端负极连接。

一种电子产品，包括电子产品本体，所述电子产品本体上设置有电路板，所述电路板上设置有如上文所述的假负载放电电路。

相较于现有技术，本实用新型提供的假负载放电电路及电子产品，用于与电子产品的输出端及电子产品的PWM信号端连接，所述假负载放电电路包括：用于对电路中的残余电量进行泄放的泄放电路；用于控制泄放电路的开启或关闭的放电控制电路；所述泄放电路与所述放电控制电路及电子产品的输出端连接，所述放电控制电路还与所述PWM信号端连接。本实用新型通过放电控制电路在电子产品上电时控制所述泄放电路关闭，在所述电子产品掉电时控制所述泄放电路导通对电子产品电路中的残余电量进行泄放，实现了假负载放电功能。

附图说明

图1为本实用新型提供的假负载放电电路的结构功能框图；

图2为本实用新型提供的假负载放电电路的进一步方案结构功能框图；

图3为本实用新型提供的假负载放电电路的电路图。

具体实施方式

本实用新型提供一种假负载放电电路及电子产品，通过放电控制电路在电子产品上电时控制所述泄放电路关闭，在所述电子产品掉电时控制所述泄放电路导通对电子产品电路中的残余电量进行泄放，实现了假负载放电功能。

本实用新型的具体实施方式是为了便于对本实用新型的技术构思、所解决的技术问题、构成技术方案的技术特征和带来的技术效果做更为详细的说明。需要说明的是，对于这些实施方式的解释说明并不构成对本发明的保护范围的限定。此外，下文所述的实施方式中所涉及的技术特征只要彼此之间不构成冲突就可以相互组合。

为了方便理解本申请实施例，首先在此介绍本申请实施例涉及到的相关要素。

PWM信号：脉宽调制PWM是开关型稳压电源中的术语。这是按稳压的控制方式分类的，除了PWM型，还有PFM型和PWM、PFM混合型。脉宽宽度调制式(PWM)开关型稳压电路是在控制电路输出频率不变的情况下，通过电压反馈调整其占空比，从而达到稳定输出电压的目的。PWM就是脉冲宽度调制的英文缩写，方波高电平时间跟周期的比例叫占空比，例如1秒高电平1秒低电平的PWM波占空比是50％。

脉宽调制(PWM)是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换的许多领域中。

众所周知在有电容的情况就会存在储能，要放把这个电容的能量释放掉就需要给其加负载，而通常很多产品有很多电容并联使用，而如果在没有带负载的情况下关机会导致产品输出那的电容电量持续在那，在其它人不知道有电的情况下触摸可能会导致触电等情况，及产品接系统时碰到其它地方导致系统损坏等情况。

要放把这个电容的能量释放掉就需要给其加负载，电容在所有电子设备中基本都有应用到，不同的产品安规要求有对放电时间不同的要求。然而目前的技术很多是采用直接连接功率电阻等方式进行放电，这种方式的话就会占用产品的空间，且要牺牲其产品的效率，并会带来发热等问题；随着产品追求高密度的问题直接接功率电阻放电的方式将被淘汰。

鉴于现有技术存在的上述问题，请参阅图1，本实用新型提供一种假负载放电电路，用于与电子产品的输出端及电子产品的PWM信号端(如图3所示PWM)连接，所述假负载放电电路包括：用于对电路中的残余电量进行泄放的泄放电路200；用于控制泄放电路200的开启或关闭的放电控制电路100；所述泄放电路200与所述放电控制电路100及电子产品的输出端连接，所述放电控制电路100还与所述PWM信号端(如图3所示PWM)连接。

具体实施时，本实施例中，所述电子产品是指包含储能电容，有放电需求的电子产品，所述假负载放电电路与所述电子产品的输出端连接，并通过所述电子产品自身的PWM信号对所述假负载放电电路的放电功能进行控制，在电子产品掉电时(即PWM信号为低电平时)启动所述假负载放电电路对电子产品电路中残留的电量进行泄放，实现了假负载放电功能。

具体的，在所述电子产品开机时(即上电时)，通过所述PWM信号端(如图3所示PWM)输出PWM信号，由所述放电控制电路100接收所述PWM信号和电子产品的输出端正极OUT+的电信号，从而导通并控制所述泄放电路200关断，使得所述泄放电路200无法工作，不对电路中的电量进行泄放。在所述电子产品关机时(即掉电时)，由于没有供电，因此，所述PWM信号端(如图3所示PWM)不输出PWM信号(即所述PWM信号端(如图3所示PWM)为低电平)，所述放电控制电路100不导通，无法控制所述泄放电路200关断，因此，所述泄放电路200接收所述电子产品的输出端正极OUT+的电信号导通，将电路中的残余电量泄放至所述电子产品的输出端负极OUT-GND(即接地端)，实现了在电子产品开机时泄放电路200不工作，在电子产品关机关机时泄放电路200对电路中的残余电量进行泄放，仅在关机时刻工作，降低了能耗，电路中器件均非常小，不占空间。

具体的，请参阅图3，所述放电控制电路100包括第一晶体管Q1，所述第一晶体管Q1的第一端与所述PWM信号端(如图3所示PWM)连接，所述第一晶体管Q1的第二端与所述输出端的正极连接，所述第一晶体管Q1的第三端与所述输出端的负极连接。

本实施例中，所述第一晶体管Q1为NMOS管，所述第一晶体管Q1的第一端为栅极，所述第一晶体管Q1的第二端为漏极，所述第一晶体管Q1的第三端为源极。所述第一晶体管Q1在电子产品开机时接入PWM信号导通，将所述电子产品的输出端正极OUT+的电压输出至所述电子产品输出端负极OUT-GND，使得所述泄放电路200电压为低电平，从而不能导通。所述第一晶体管Q1在电子产品关机时关断，使得所述泄放电路200接入所述电子产品的输出端正极OUT+的电压而导通，对所述输出端正极OUT+的电压进行泄放，实现了对泄放电路200的控制。

具体的，请继续参阅图3，所述泄放电路200包括第一电阻R1和第二晶体管Q2，所述第一电阻R1的一端与所述电子产品的输出端正极OUT+连接，所述第一电阻R1的另一端与所述第二晶体管Q2的第一端连接，所述第二晶体管Q2的第二端与所述放电控制电路100及电子产品的输出端正极OUT+连接，所述第二晶体管Q2的第三端与所述第一晶体管Q1的第三端及所述电子产品的输出端负极OUT-GND连接。

本实施例中，所述第二晶体管Q2为NMOS管，所述第二晶体管Q2的第一端为漏极，所述第二晶体管Q2的第二端为栅极，所述第二晶体管Q2的第三端为源极。当所述电子产品关机时，通过所述第二晶体管Q2的栅极接入所述输出端正极OUT+的电压，VGS大于零导通，并通过所述第一电阻R1接入所述输出端正极OUT+的电压导通到所述第二晶体管Q2的源极再泄放到地，实现了对所述电子产品的残余电量的泄放。

特别的，本实施例中，所述第一电阻R1即为假负载电阻，其在电子产品开机时不工作，在电子产品关机时对电路中残留的电量进行泄放。

进一步的，请参阅图2和图3，所述假负载放电电路还包括用于对PWM信号进行整流、滤波和分压的第一处理电路300，所述第一处理电路300与所述PWM信号端(如图3所示PWM)及所述放电控制电路100连接。所述第一处理电路300包括第一二极管D1、第二电阻R2、第三电阻R3和第一电容C1。

具体的，本实施例中，所述第一处理电路300通过第一二极管D1将所述PWM信号进行整流，并通过第二电阻R2和第二电容C2对整流后的PWM信号进行滤波，滤除干扰信号后为第一晶体管Q1的栅极提供导通电压。此外，所述第三电阻R3用于对所述导通电压进行分压。

具体的，所述第一处理电路300的具体连接关系为：所述第一二极管D1的输入端与所述PWM信号端(如图3所示PWM)连接，所述第一二极管D1的输出端与所述第二电阻R2的一端连接，所述第二电阻R2的另一端与所述第一电容C1的一端、第三电阻R3的一端及放电控制电路100连接，所述第一电容C1的另一端和所述第三电阻R3的另一端均与所述电子产品的输出端负极OUT-GND连接。

进一步的，请继续参阅图2和图3，所述假负载放电电路还包括用于对电子产品的输出信号进行处理的第二处理电路400，所述第一处理电路300与所述放电控制电路100、泄放电路200及所述电子产品的输出端正极OUT+连接。所述第二处理电路400包括第二二极管D2、第四电阻R4。

本实施例中，所述第二处理电路400通过第二二极管D2接入电子产品的输出端正极OUT+的电压，所述第二二极管D2还用于防止电压反冲；所述第二处理电路400还通过第四电阻R4提供偏置电压，在电子产品开机时输出至所述第一晶体管Q1的漏极，在电子产品关机时输出至所述第二晶体管Q2的栅极。

具体的，所述第二处理电路400的具体连接关系为：所述第二二极管D2的输入端与所述电子产品的输出端正极OUT+连接，所述第二二极管D2的输出端与所述第四电阻R4的一端连接，所述第四电阻R4的另一端与所述放电控制电路100及所述泄放电路200连接。

进一步的，请继续参阅图2和图3，所述假负载放电电路还包括用于进行分压、滤波和电压钳位的第三处理电路500，所述第三处理电路500与所述第一处理电路300连接、放电控制电路100、泄放电路200及所述电子产品的输出端负极OUT-GND连接。所述第三处理电路500包括第五电阻R5、第二电容C2和三端稳压管Z1。

本实施例中，所述第三处理电路500通过第五电阻R5对所述偏置电压进行分压，再通过所述第二电容C2进行滤波，最后通过所述三端稳压管Z1对所述第二晶体管Q2的栅极电压进行钳位，避免所述第二晶体管Q2的栅极电压超过预设上限值，所述预设上限值通过所述三端稳压管Z1进行设定。

具体的，所述第三处理电路500的具体连接关系为：所述第五电阻R5的一端与所述第一处理电路300、放电控制电路100、第二电容C2的一端、三端稳压管Z1的输出端及泄放电路200连接，所述第五电阻R5的另一端、第二电容C2的另一端及所述三端稳压管Z1的输入端均与所述泄放电路200及所述电子产品的输出端负极OUT-GND连接。

为了本实用新型的方案更加清楚，下面对整体电路的连接关系进行描述：

所述第一二极管D1的输入端与所述电子产品的PWM信号端(如图3所示PWM)连接，所述第一二极管D1的输出端与所述第二电阻R2的一端连接，所述第二电阻R2的另一端与所述第一电容C1的一端、第三电阻R3的一端及第一晶体管Q1的栅极连接，所述第二二极管D2的输入端与所述第一电阻R1的一端及所述电子产品的输出端正极OUT+连接，所述第二二极管D2的输出端与所述第四电阻R4的一端连接，所述第四电阻R4的另一端与所述第一晶体管Q1的漏极、第五电阻R5的一端、第二电容C2的一端、三端稳压管Z1的输出端及所述第二晶体管Q2的栅极连接，所述第一电阻R1的另一端与所述第二晶体管Q2的漏极连接，所述第二晶体管Q2的源极、所述第一电容C1的另一端、所述第三电阻R3的另一端、所述第一晶体管Q1的源极、所述第五电阻R5的另一端、所述第二电容C2的另一端和所述三端稳压管Z1输入端均与所述电子产品的输出端负极OUT-GND连接。

基于上述的假负载放电电路，本实用新型还提供一种电子产品，包括电子产品本体，所述电子产品本体上设置有电路板，所述电路板上设置有如上文所述的假负载放电电路。所述电子产品是指包含储能电容，有放电需求的电子产品，所述假负载放电电路与所述电子产品的输出端连接，并通过所述电子产品自身的PWM信号对所述假负载放电电路的放电功能进行控制，在电子产品掉电时(即PWM信号为低电平时)启动所述假负载放电电路对电子产品电路中残留的电量进行泄放，实现了假负载放电功能。由于所述假负载放电电路已在上文进行了详细描述，在此不再详述。

综上所述，本实用新型提供的一种假负载放电电路及电子产品，用于与电子产品的输出端及电子产品的PWM信号端连接，所述假负载放电电路包括：用于对电路中的残余电量进行泄放的泄放电路；用于控制泄放电路的开启或关闭的放电控制电路；所述泄放电路与所述放电控制电路及电子产品的输出端连接，所述放电控制电路还与所述PWM信号端连接。本实用新型通过放电控制电路在电子产品上电时控制所述泄放电路关闭，在所述电子产品掉电时控制所述泄放电路导通对电子产品电路中的残余电量进行泄放，实现了假负载放电功能。

可以理解的是，对本领域普通技术人员来说，可以根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，而所有这些改变或替换都应属于本实用新型所附的权利要求的保护范围。

Claims (10)

1.一种假负载放电电路，其特征在于，用于与电子产品的输出端及电子产品的PWM信号端连接，所述假负载放电电路包括：

用于对电路中的残余电量进行泄放的泄放电路；

用于控制泄放电路的开启或关闭的放电控制电路；

所述泄放电路与所述放电控制电路及电子产品的输出端连接，所述放电控制电路还与所述PWM信号端连接。

2.根据权利要求1所述的假负载放电电路，其特征在于，所述放电控制电路包括第一晶体管，所述第一晶体管的第一端与所述PWM信号端连接，所述第一晶体管的第二端与所述输出端的正极连接，所述第一晶体管的第三端与所述输出端的负极连接。

3.根据权利要求2所述的假负载放电电路，其特征在于，所述泄放电路包括第一电阻和第二晶体管，所述第一电阻的一端与所述电子产品的输出端正极连接，所述第一电阻的另一端与所述第二晶体管的第一端连接，所述第二晶体管的第二端与所述放电控制电路及电子产品的输出端正极连接，所述第二晶体管的第三端与所述第一晶体管的第三端及所述电子产品的输出端负极连接。

4.根据权利要求1或3所述的假负载放电电路，其特征在于，还包括用于对PWM信号进行整流、滤波和分压的第一处理电路，所述第一处理电路与所述PWM信号端及所述放电控制电路连接。

5.根据权利要求4所述的假负载放电电路，其特征在于，所述第一处理电路包括第一二极管、第二电阻、第三电阻和第一电容，所述第一二极管的输入端与所述PWM信号端连接，所述第一二极管的输出端与所述第二电阻的一端连接，所述第二电阻的另一端与所述第一电容的一端、第三电阻的一端及放电控制电路连接，所述第一电容的另一端和所述第三电阻的另一端均与所述电子产品的输出端负极连接。

6.根据权利要求5所述的假负载放电电路，其特征在于，还包括用于对电子产品的输出信号进行处理的第二处理电路，所述第一处理电路与所述放电控制电路、泄放电路及所述电子产品的输出端正极连接。

7.根据权利要求6所述的假负载放电电路，其特征在于，所述第二处理电路包括第二二极管、第四电阻，所述第二二极管的输入端与所述电子产品的输出端正极连接，所述第二二极管的输出端与所述第四电阻的一端连接，所述第四电阻的另一端与所述放电控制电路及所述泄放电路连接。

8.根据权利要求7所述的假负载放电电路，其特征在于，还包括用于进行分压、滤波和电压钳位的第三处理电路，所述第三处理电路与所述第一处理电路连接、放电控制电路、泄放电路及所述电子产品的输出端负极连接。

9.根据权利要求8所述的假负载放电电路，其特征在于，所述第三处理电路包括第五电阻、第二电容和三端稳压管，所述第五电阻的一端与所述第一处理电路、放电控制电路、第二电容的一端、三端稳压管的输出端及泄放电路连接，所述第五电阻的另一端、第二电容的另一端及所述三端稳压管的输入端均与所述泄放电路及所述电子产品的输出端负极连接。

10.一种电子产品，其特征在于，包括电子产品本体，所述电子产品本体上设置有电路板，所述电路板上设置有如权利要求1-9任意一项所述的假负载放电电路。

Images