CN209132692U - 基于申威421处理器和申威ich套片的安全主控板 - Google Patents

Abstract

本实用新型公开一种基于申威421处理器和申威ICH套片的安全主控板，包括申威421处理器、PEX8632桥芯片、申威ICH套片、64bit PCI‑E to PCI桥模块及CPCI连接器模块；申威421处理器集成的DDR3存储控制器接口接DDR3主存，PCIE接口接PEX8632桥芯片；PEX8632桥芯片输出一路PCI‑E接申威ICH套片，一路PCI‑E接64bit PCI‑E to PCI桥模块，一路PCI‑E接申威421处理器；64bit PCI‑E to PCI桥模块与CPCI连接器模块连接。本实用新型有效降低了信息安全问题，可广泛应用在各信息安全领域。

Description

基于申威421处理器和申威ICH套片的安全主控板

技术领域

本实用新型涉及一种计算机主板，尤其涉及一种基于申威421处理器和申威ICH套片的安全主控板。

背景技术

计算机技术是世界上发展最快的科学技术之一，产品不断升级换代，目前计算机硬件产品主要是以Intel为代表，随着我国信息化的进一步发展，信息安全问题日益引起重视，国产化的硬件平台的需求也越来越迫切。通常安全设备的控制板采用的基本都是国外品牌的处理器和南北桥芯片，采用开放式结构，主要考虑的是计算、可靠性及功耗等非安全性的因素，从而导致处理器存在很多安全漏洞，使得不法分子可以很容易地植入监听、监视装置窃取国家秘密信息，如计算机技术缺陷、病毒、信息垃圾、黑客和信息勒索等一系列安全威胁。随着我国信息化的建设，为保证信息的安全，承载信息安全的计算机硬件平台显得尤为重要。

实用新型内容

本实用新型的目的在于通过一种基于申威421处理器和申威ICH套片的安全主控板，来解决以上背景技术部分提到的问题。

为达此目的，本实用新型采用以下技术方案：

一种基于申威421处理器和申威ICH套片的安全主控板，其包括申威421处理器、PEX8632桥芯片、申威ICH套片、64bit PCI-E to PCI桥模块以及CPCI连接器模块；所述申威421处理器集成有一路DDR3存储控制器接口和一路PCIE接口，DDR3存储控制器接口外接DDR3主存，一路PCIE接口接PEX8632桥芯片；所述PEX8632桥芯片输出的一路PCI-E接申威ICH套片，一路PCI-E接64bit PCI-E to PCI桥模块，一路PCI-E接申威421处理器；所述64bit PCI-E to PCI桥模块与CPCI连接器模块连接；所述申威ICH套片接出一路USB转IDE控制器模块、两路千兆以太网控制器、一路千兆以太网PHY芯片、两路视频编解码模块、五路USB信号、两路SATA信号、一路miniSATA电子盘、一路RS232驱动收发控制器模块、一路音频编解码模块、一路PS/2键鼠，所述五路USB信号中一路输出给USB转串口控制器模块、一路输出给USB转USB HUB控制器、三路输出给CPCI连接器模块；所述CPCI连接器模块包括J1、J2、J3、J4、J5五个连接器，J1、J2为引脚已定义连接器；J3、J4和J5为用户自定义连接器。

特别地，所述千兆以太网PHY芯片采用BCM5464以太网芯片，接出两路自适应千兆网；所述两路千兆以太网控制器均采用WG82574IT芯片。

特别地，所述两路视频编解码模块均采用视频译码器CH7033B；所述两路视频编解码模块分别接出DVI+VGA信号和DVI信号。

特别地，所述CPCI连接器模块中J3上定义了两路千兆以太网信号，J4和J5上定义了四路USB信号、两路千兆以太网信号、两路串口信号、两路DVI信号、两路SATA信号、一路VGA信号、一路并口信号、一路IDE信号、一路PS2信号和一路音频信号。

特别地，所述USB转USB HUB控制器接出两路USB信号，其中一路USB信号接到CPCI连接器上，另外一路USB信号接到USB转并口模块，USB转并口模块接出一路并口信号。

本实用新型提出的基于申威421处理器和申威ICH套片的安全主控板采用自主设计的申威421处理器和申威ICH套片，采用国产自主可控的申威处理器架构平台，为安全设备的主控计算机进行重大升级，能够保证信息的安全，有效降低了信息安全问题，可广泛应用在信息安全领域，如航天航空、智能交通、电力铁路等行业。

附图说明

图1为本实用新型实施例提供的基于申威421处理器和申威ICH套片的安全主控板结构图；

图2为本实用新型实施例提供的安全主控板的以太网拓扑结构图；

图3为本实用新型实施例提供的安全主控板的音频接口拓扑结构图；

图4为本实用新型实施例提供的安全主控板的显示接口拓扑结构图；

图5为本实用新型实施例提供的安全主控板的IDE接口拓扑结构图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容理解的更加透彻全面。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参照图1所示，图1为本实用新型实施例提供的基于申威421处理器和申威ICH套片的安全主控板结构图。

本实施例中基于申威421处理器和申威ICH套片的安全主控板具体包括申威421处理器、PEX8632桥芯片、申威ICH套片、64bit PCI-E to PCI桥模块以及CPCI连接器模块；所述申威421处理器集成有一路DDR3存储控制器接口和一路PCIE接口，DDR3存储控制器接口外接DDR3主存，一路PCIE接口接PEX8632桥芯片；所述PEX8632桥芯片输出的一路PCI-E接申威ICH套片，一路PCI-E接64bit PCI-E to PCI桥模块，一路PCI-E接申威421处理器；所述64bit PCI-E to PCI桥模块与CPCI连接器模块连接；所述申威ICH套片接出一路USB转IDE控制器模块、两路千兆以太网控制器、一路千兆以太网PHY芯片、两路视频编解码模块、五路USB信号、两路SATA信号、一路miniSATA电子盘、一路RS232驱动收发控制器模块、一路音频编解码模块、一路PS/2键鼠，所述五路USB信号中一路输出给USB转串口控制器模块、一路输出给USB转USB HUB控制器、三路输出给CPCI连接器模块；所述CPCI连接器模块包括J1、J2、J3、J4、J5五个连接器，J1、J2为引脚已定义连接器；J3、J4和J5为用户自定义连接器。需要说明的是，所述千兆以太网PHY芯片即指图1中千兆以太网PHY，所述USB转USB HUB控制器即指图1中USB HUB。

在本实施例中所述USB转USB HUB控制器接出两路USB信号，其中一路USB信号接到CPCI连接器上，另外一路USB信号接到USB转并口模块，USB转并口模块接出一路并口信号。所述音频编解码模块模块接出一路音频信号，音频信号中包括输入、输出信号。所述千兆以太网PHY芯片接出两路自适应千兆网。所述千兆以太网PHY芯片接出两路GMII/RGMII信号。所述两路视频编解码模块分别接出DVI+VGA信号和DVI信号。所述RS232驱动收发控制器模块接出一路RS232信号。所述两路千兆以太网控制器接出两路千兆以太网信号。所述64bitPCIE TO PCI桥模块接出PCI信号连接至CPCI连接器模块。所述CPCI连接器模块中J3上定义了两路千兆以太网信号，J4和J5上定义了四路USB信号、两路千兆以太网信号、两路串口信号、两路DVI信号、两路SATA信号、一路VGA信号、一路并口信号、一路IDE信号、一路PS2信号和一路音频信号。所述申威421处理器为主板的核心处理、控制单元。申威421处理器是一款由上海高性能集成电路设计中心自主研发的64bit字长的高性能通用处理器。所述申威ICH套片为主板提供各种控制器及I/O接口。所述申威ICH套片采用国产IO芯片SWICH，该芯片集成了多层次片上通信结构、高性能PCI-E交叉开关、图形图像子系统、DDR2/3存储控制器、高速输入输出部件、低速输入输出部件以及系统控制部件等；片内集成符合国家标准的可信密码模块TCM，具有加/解密、签名/验签、密钥处理等密码运算功能，满足系统可信引导和软件的安全认证需求，适用于高安全需要的国产化系列平台产品应用。需要说明的是，图中64bit PCIE to PCI桥模块指64bit PCIE to PCI桥芯片。DDR3(Double Data Rate3,即第三代双倍速率同步动态随机存储器)是指一种内存规格。PCIE(PCI Express)是指增强型外部互联标准是一种连接电子计算机主板和外部设备的总线标准。PCI(PersonalComputerInterface)是指外设互联标准，是一种连接电子计算机主板和外部设备的总线标准。GMII(Gigabit Medium Independent Interface)是一种千兆以太网接口标准。RGMII(ReducedGigabit Medium Independent Interface)是一种简化的千兆以太网接口标准。DVI(Digital Visual Interface)是数字视频接口。VGA(Video Graphics Array)是一种视频输出标准。USB(Universal Serial Bus)是一个外部总线标准。UART(UniversalAsynchronous Receiver/Transmitter)是一种通用串行数据总线。RS232是一种异步传输标准接口。PS/2是在较早电脑上常见的接口之一，用于鼠标、键盘等设备。SATA(SerialAdvanced Technology Attachment)是一种串行高级技术，是一种基于行业标准的串行硬件驱动器接口，是由Intel、IBM、Dell、APT、Maxtor和Seagate公司共同提出的硬盘接口规范。IDE(Integrated Drive Electronics)是电子集成驱动器。LPT(Line Print Terminal)即打印终端，是用于打印机或者其他设备的。CPCI(Compact Peripheral ComponentInterconnect)中文又称紧凑型PCI，是国际工业计算机制造者联合会(PCI IndustrialComputer Manufacturer's Group，简称PICMG)于1994提出来的一种总线接口标准。

具体的，如图2所示，在本实施例中用户需求文档中需要包括4路10M/100M/1000M以太网接口，目前申威ICH套片有两路GMAC接口(不集成PHY)，两路GMAC接口连接千兆以太网PHY芯片，在本实施例中所述千兆以太网PHY芯片采用BCM5464以太网芯片，接出两路自适应千兆网；另外两路以太网接口需将申威ICH套片(即图中ICH)的2路PCIe x4当成2路PCIex1来使用，两路千兆以太网控制器均采用WG82574IT芯片。四路网口连接到连接器J3、J4和J5。

具体的，如图3所示，在本实施例中音频接口遵循AC97标准，并从连接器J4引出；在本实施例中音频编解码模块采用ALC655芯片，在ALC655芯片与连接器J4之间设置有二极管保护电路；图中MAX9789是指音频功放器件，是音频信号放大作用；二极管保护电路主要指防静电保护作用。

具体的，如图4所示，在本实施例中2路DVI视频输出以及1路VGA显示接口(通过BIOS可配置成双DVI显示模式或1路DVI+1路VGA显示模式)，目前申威ICH套片(即图中ICH)有两路DVO接口，每个DVO接口连接视频编解码模块，其中一个视频编解码模块选择两种视频输出模式。在本实施例中两路视频编解码模块均采用视频译码器CH7033B。

具体的，如图5所示，在本实施例中包含一路IDE接口，该IDE接口需通过申威ICH套片(即图中ICH)的USB总线转出，并连接到连接器J4。在本实施例中USB转IDE控制器模块采用JM20337芯片，JM20337芯片还连接一EEPROM存储器。

具体的，本实施例提出的安全主控板的电源上电时序如下：

一、该CPCI-ICH主板(即申威ICH套片)由CPCI连接器提供的单5V供电；

二、由CPCI连接器提供的5V先通过电源模块LTM4616产生整板的电源3.3V；

三、由电源3.3V分别产生电源2.5V、ICH的1.5V和CPU(即申威421处理器)的1.8V；

四、上述电源产生后送出PWRGD信号作为第二路电源LTM4616的使能信号，电源LTM4616产生ICH的1.0V；

五、ICH的1.0V产生后ICH送出BMC_EN15信号作为电源模块TPS51916RUKR的使能信号，由CPCI-5V通过电源模块TPS51916RUKR产生CPUVCC15和DDR3VTT1；

六、上述电源产生后送出PWRGD信号，分别作为电源模块RT9018B和电源模块LTM4630的使能信号，并分别产生CPU的PCIE0.9V和CPU的核心0.9V。

具体应用时，针对本实施例提出的基于申威421处理器和申威ICH套片的安全主控板的接口扼要说明如下，在本实施例中：一、显示接口：2路DVI接口及1路VGA接口；(J4提供一路DVI、J5提供一路VGA、J4和J5共同提供一路DVI)；二、PCI总线接口：CPCI总线满足PICMG2.0 32bit/33MHz，可实现64bit和66MHz带宽；CPCI总线兼容+5V、+3.3V总线电平标准，可驱动至少7个外设模块；三、以太网络：4路10/100/1000网络接口(J3提供两路以太网接口、J4提供一路以太网接口、J4和J5共同提供一路以太网接口)；四、USB口：4路USB2.0接口(J4提供2路USB接口、J5提供2路USB接口)；五、PS/2口：1路PS/2键盘接口、1路PS/2鼠标接口(J5提供PS2键盘接口和PS2鼠标接口)；六、串口：2路串行RS232接口(J5提供两路串口)；七、SATA接口：2个SATA2.0接口(J4提供两路SATA接口)；八、miniSATA接口：1个miniSATA接口；九、音频接口：遵循AC’97标准，符合商用主板标准(J4提供一路音频接口)；十、IDE接口：1路PATA接口，遵循PATA标准(J4提供一路IDE接口)；十一、并行接口：1路并行接口(J5提供一路并行接口)。安全主控板单5V供电，主板功耗：≤50W。在本实施例中基于申威421处理器和申威ICH套片的安全主控板：主板结构：采用标准6U结构；采用申威421处理器；操作系统：睿思64位操作系统；本板采用CPCI架构；板载4G DDR3内存芯片；开关：1个复位开关，1个电源开关；指示灯：1个电源指示灯，1个硬盘指示灯；蜂鸣器：1个蜂鸣器。

本实用新型的技术方案采用自主设计的申威421处理器和申威ICH套片，采用国产自主可控的申威处理器架构平台，为安全设备的主控计算机进行重大升级，能够保证信息的安全，有效降低了信息安全问题，可广泛应用在信息安全领域，如航天航空、智能交通、电力铁路等行业。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (5)

1.一种基于申威421处理器和申威ICH套片的安全主控板，其特征在于，包括申威421处理器、PEX8632桥芯片、申威ICH套片、64bit PCI-E to PCI桥模块以及CPCI连接器模块；所述申威421处理器集成有一路DDR3存储控制器接口和一路PCIE接口，DDR3存储控制器接口外接DDR3主存，一路PCIE接口接PEX8632桥芯片；所述PEX8632桥芯片输出的一路PCI-E接申威ICH套片，一路PCI-E接64bit PCI-E to PCI桥模块，一路PCI-E接申威421处理器；所述64bit PCI-E to PCI桥模块与CPCI连接器模块连接；所述申威ICH套片接出一路USB转IDE控制器模块、两路千兆以太网控制器、一路千兆以太网PHY芯片、两路视频编解码模块、五路USB信号、两路SATA信号、一路miniSATA电子盘、一路RS232驱动收发控制器模块、一路音频编解码模块、一路PS/2键鼠，所述五路USB信号中一路输出给USB转串口控制器模块、一路输出给USB转USB HUB控制器、三路输出给CPCI连接器模块；所述CPCI连接器模块包括J1、J2、J3、J4、J5五个连接器，J1、J2为引脚已定义连接器；J3、J4和J5为用户自定义连接器。

2.根据权利要求1所述的基于申威421处理器和申威ICH套片的安全主控板，其特征在于，所述千兆以太网PHY芯片采用BCM5464以太网芯片，接出两路自适应千兆网；所述两路千兆以太网控制器均采用WG82574IT芯片。

3.根据权利要求1所述的基于申威421处理器和申威ICH套片的安全主控板，其特征在于，所述两路视频编解码模块均采用视频译码器CH7033B；所述两路视频编解码模块分别接出DVI+VGA信号和DVI信号。

4.根据权利要求1所述的基于申威421处理器和申威ICH套片的安全主控板，其特征在于，所述CPCI连接器模块中J3上定义了两路千兆以太网信号，J4和J5上定义了四路USB信号、两路千兆以太网信号、两路串口信号、两路DVI信号、两路SATA信号、一路VGA信号、一路并口信号、一路IDE信号、一路PS2信号和一路音频信号。

5.根据权利要求1至4之一所述的基于申威421处理器和申威ICH套片的安全主控板，其特征在于，所述USB转USB HUB控制器接出两路USB信号，其中一路USB信号接到CPCI连接器上，另外一路USB信号接到USB转并口模块，USB转并口模块接出一路并口信号。