CN208459554U - 芯片电路测试装置及测试系统 - Google Patents
芯片电路测试装置及测试系统 Download PDFInfo
- Publication number
- CN208459554U CN208459554U CN201821268239.7U CN201821268239U CN208459554U CN 208459554 U CN208459554 U CN 208459554U CN 201821268239 U CN201821268239 U CN 201821268239U CN 208459554 U CN208459554 U CN 208459554U
- Authority
- CN
- China
- Prior art keywords
- circuit
- test
- chip
- loading plate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 191
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 22
- 238000009434 installation Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型提供一种芯片电路测试装置及测试系统。所述装置包括测试板、测试机及设置在测试板上的测试座。测试座的承载板上设置有第一电路通道,其中,第一电路通道的数量与待测试芯片的电路通道的数量相同。测试板的电路区域内设置有第二电路通道,电路区域的形状与承载板的形状匹配。测试机包括第三电路通道,第三电路通道的数量与第二电路通道的数量相同,第一电路通道、第二电路通道及第三电路通道依次电性连接,待测试芯片放置在承载板上时经过第一电路通道、第二电路通道及第三电路通道与测试机连通以进行测试。在测试不同尺寸、不同管脚的待测试芯片时,只需要选择与待测试芯片对应的承载板即可,可大大降低成本,并且使用方便。
Description
技术领域
本实用新型涉及集成电路测试技术领域,具体而言,涉及一种芯片电路测试装置及测试系统。
背景技术
随着集成电路的不断发展,微型集成电路芯片的应用领域也在不断扩大,芯片的种类也在增多。为了保证芯片的可靠性,在出厂前需要对芯片进行测试。
实用新型内容
为了克服现有技术中的上述不足,本实用新型实施例的目的在于提供一种芯片电路测试装置及测试系统,其能够对芯片进行测试,并且在测试不同尺寸、不同管脚的待测试芯片时,只需要选择与待测试芯片对应的承载板即可,不需要更换其他器件,可大大降低成本,并且使用方便。
第一方面,本实用新型提供一种芯片电路测试装置,所述装置包括测试座、测试板及测试机,所述测试座设置在所述测试板上;
所述测试座包括承载板,所述承载板上设置有第一电路通道,其中,所述第一电路通道的数量与待测试芯片的电路通道的数量相同;
所述测试板包括电路区域,所述电路区域内设置有第二电路通道,所述电路区域的形状与所述承载板的形状匹配;
所述测试机包括第三电路通道,所述第三电路通道的数量与所述第二电路通道的数量相同,所述第一电路通道、所述第二电路通道及所述第三电路通道依次电性连接,所述待测试芯片放置在所述承载板上时经过所述第一电路通道、所述第二电路通道及所述第三电路通道与所述测试机连通以进行测试。
进一步地,结合上述第一方面提供的实施例,所述测试座还包括底座;
所述底座设置在所述测试板上,所述底座用于固定所述承载板。
进一步地,结合上述第一方面提供的实施例,所述承载板与所述底座可拆卸连接。
进一步地,结合上述第一方面提供的实施例,所述装置还包括连接件,所述测试板还包括非电路区域,所述非电路区域环绕所述电路区域设置;
所述底座通过所述连接件设置在所述测试板上,所述连接件与所述测试板的所述非电路区域接触。
进一步地,结合上述第一方面提供的实施例,所述连接件包括固定螺丝。
进一步地,结合上述第一方面提供的实施例,所述底座包括四条依次首尾连接的边框以形成用于安装所述承载板的安装空间,所述承载板及所述电路区域与所述第三电路通道所在区域重合。
进一步地,结合上述第一方面提供的实施例,所述装置还包括测试盖;
所述测试盖用于设置在所述底座上与所述测试座配合,以固定所述待测试芯片。
进一步地,结合上述第一方面提供的实施例,所述承载板上还设置有连接部;
所述第一电路通道通过所述连接部与待测试芯片电性连接。
进一步地,结合上述第一方面提供的实施例,所述测试机包括测试头;
所述第三电路通道设置在所述测试头朝向所述测试板的一侧,所述测试板的形状与所述测试头的形状匹配。
第二方面,本实用新型提供一种测试系统,所述系统包括通信连接的控制设备及上述任意一项所述的芯片电路测试装置,所述控制设备对所述芯片电路测试装置进行控制,以通过所述芯片电路测试装置对所述待测试芯片进行开短路测试。
相对于现有技术而言,本实用新型具有以下有益效果:
本实用新型实施例提供一种芯片电路测试装置及测试系统。所述装置包括测试座、测试板及测试机,其中,所述测试座设置在所述测试板上。所述测试座包括承载板,所述承载板上设置有第一电路通道,其中,所述第一电路通道的数量与待测试芯片的电路通道的数量相同。所述测试板包括电路区域,所述电路区域内设置有第二电路通道,所述电路区域的形状与所述承载板的形状匹配。所述测试机包括第三电路通道,所述第三电路通道的数量与所述第二电路通道的数量相同,所述第一电路通道、所述第二电路通道及所述第三电路通道依次电性连接,所述待测试芯片放置在所述承载板上时经过所述第一电路通道、所述第二电路通道及所述第三电路通道与所述测试机连通以进行测试。由此,通过芯片电路测试装置可对待测试芯片进行测试。并且,由于承载板的形状与电路区域的形状匹配、承载板上第一电路通道的数量与待测试芯片的电路通道数量相同、第三电路通道的数量与第二电路通道的数量相同,因此在测试不同芯片时,不要更换其他器件,只需要将承载板更换为承载板上第一电路通道数量与待测试芯片电路通道数量相同的承载板即可,由此可降低芯片电路测试成本,并且还具有使用方便的特点。
为使实用新型的上述目的、特征和优点能更明显易懂,下文特举本实用新型较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是本实用新型实施例提供的测试系统的方框示意图。
图2是本实用新型实施例提供的芯片电路测试装置的结构示意图之一。
图3是本实用新型实施例提供的芯片电路测试装置的剖面示意图。
图4是本实用新型实施例提供的芯片电路测试装置的结构示意图之二。
图5是本实用新型实施例提供的芯片电路测试装置的结构示意图之三。
图标:10-测试系统;100-芯片电路测试装置;110-测试盖;120-测试座;121-底座;122-承载板;124-第一电路通道;130-测试板;131-电路区域;132-第二电路通道;136-非电路区域;140-测试机;141-测试头;142-第三电路通道;150-连接件;200-控制设备。
具体实施方式
下面将结合本实用新型实施例中附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
下面结合附图,对本实用新型的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
在本申请发明人提出本实用新型实施例中的技术方案之前,现有的开短路测试系统主要包括测试机、测试电路载板母板、测试电路载板子板及测试座。其中,测试机上设置有测试机电路通道,测试电路载板母板上设置有母板电路通道,测试电路子板上设置有子板电路通道。测试电路载板母板与测试机匹配,测试电路载板子板及测试座则与待测试芯片匹配。而芯片的种类比较多,芯片的尺寸和管脚数量都不尽相同。虽然在现有技术中,在对每一种芯片进行测试(比如,开短路测试)时,可以不更换测试电路载板母板。但是,由于测试时需要的测试机电路通道数量不同,因此需要设计专门的测试电路载板子板及测试座,由此使得芯片的测试成本及工作难度都大大增加。
针对以上方案所存在的缺陷,均是发明人在经过实验并仔细研究后得到的结果,因此,上述问题的发现过程以及下文中本申请实施例针对上述问题所提出的解决方案,都应是发明人在本申请过程中对本申请做出的贡献。
请参照图1,图1是本实用新型实施例提供的测试系统10的方框示意图。所述测试系统10包括通信连接的芯片电路测试装置100及控制设备200。所述控制设备200中存储有用于芯片测试的程序,所述控制设备200基于存储的程序对所述芯片电路测试装置100进行控制,从而通过所述芯片电路测试装置100对所述待测试芯片进行自动化测试(比如,开短路测试)。其中,所述控制设备200可以是,但不限于,电脑。
请参照图2及图3,图2是本实用新型实施例提供的芯片电路测试装置100的结构示意图之一,图3是本实用新型实施例提供的芯片电路测试装置100的剖面示意图。所述芯片电路测试装置100可以包括测试座120、测试板130及测试机140,所述测试座120设置在所述测试板130上。所述测试座120包括承载板122,所述承载板122上设置有第一电路通道124。其中,所述第一电路通道124的数量与待测试芯片的电路通道的数量相同,以便于进行芯片测试。所述测试板130包括电路区域131,所述电路区域131内设置有第二电路通道132,所述电路区域131的形状与所述承载板122的形状匹配。所述测试机140包括第三电路通道142,所述第三电路通道142的数量与所述第二电路通道132的数量相同。所述第一电路通道124、所述第二电路通道132及所述第三电路通道142依次电性连接,所述待测试芯片放置在所述承载板122上时经过所述第一电路通道124、所述第二电路通道132及所述第三电路通道142与所述测试机140连通以进行测试。其中,所述测试板130的集成程度比现有技术中测试电路载板母板、测试电路载板子板的集成程度高,所述测试板130相当于整合了现有技术中测试电路载板母板、测试电路载板子板的功能。
在本实施例中,所述测试板130上第二电路通道132的数量为所述测试机140的最大电路通道数量,即所述第二电路通道132的数量与第三电路通道142的数量相同,由此即使测试不同尺寸、不同管脚的芯片,也不需要更换所述测试板130。所述承载板122的形状与所述测试板130的电路区域131的形状匹配,由此可使得所述第一电路通道124可与所述电路区域131上的所述第二电路通道132匹配,进而使得所述第一电路通道124可与部分第二电路通道132电性连接。并且,所述第一电路通道124的数量与待测试芯片的电路通道的数量相同,由此可保证基于该承载板122,所述待测试芯片可以与测试机140电性连接。因此,在待测试芯片管脚间距相同的情况下,根据实际待测试芯片的大小及管脚数更换所述承载板122即可,不需要更换其他器件,大大降低了成本,并且使用方便。
请参照图3及图4,图4是本实用新型实施例提供的芯片电路测试装置100的结构示意图之二。在本实施例中,所述测试座120还可以包括底座121。所述底座121设置在所述测试板130上,所述底座121用于固定所述承载板122。为了便于更换所述承载板122,在本实施例的实施方式中,所述承载板122与所述底座121可拆卸连接。
为避免所述底座121对所述第一电路通道124与第二电路通道132的连接造成影响,在本实施例的一种实施方式中,所述底座121可以包括四条边框,四条边框以依次首尾连接的方式进行设置,形成一安装空间,所述承载板122设置在该安装空间内,由此保证所述承载板122直接设置在测试板130上。形成的安装空间与电路区域131匹配,以便所述第一电路通道124位于第二电路通道132上方。其中,所述第一电路通道124所在区域、第二电路通道132所在区域及第三电路通道142所在区域完成重叠,如图4所示,承载板122的虚线区域、测试板130的虚线区域(即电路区域131)及测试机140的虚线区域重合。
由于所述底座121的尺寸与承载板122的尺寸匹配,而承载板122的尺寸与电路区域131的尺寸匹配,因此底座121、承载板122、测试板130及测试机140的尺寸是固定的,仅有承载板122上的第一电路通道124的数量与实际待测试芯片对应,因此在测试芯片时,除承载板122外,其他均不需要改变。
在本实施例中,所述芯片电路测试装置100还可以包括连接件150,所述测试板130还可以包括非电路区域136,所述非电路区域136环绕所述电路区域131设置。所述底座121通过所述连接件150设置在所述测试板130上,所述连接件150与所述测试板130的所述非电路区域136接触,从而避免所述连接件150对所述第二电路通道132造成影响。可选地,在固定所述底座121时,可以使所述连接件150与所述电路区域131的四周接触,即所述连接件150设置在所述非电路区域136靠近所述电路区域131处。可选地,该连接件150可以是,但不限于,固定螺丝。
请参照图3及图5,图5是本实用新型实施例提供的芯片电路测试装置100的结构示意图之三。所述芯片电路测试装置100还可以包括测试盖110。所述测试盖110用于设置在所述底座121上与所述测试座120配合,以固定所述待测试芯片。所述测试盖110的尺寸固定,因此,即使测试不同尺寸、不同管脚的芯片,也不需要更换测试该测试盖110。
在本实施例中,所述承载板122上还设置有连接部,所述第一电路通道124通过所述连接部与所述待测试芯片电性连接。比如,所述连接部可以是与第一电路通道124连接的Pin针,该Pin针与待测试芯片的引脚座接触导通,由此实现待测试芯片与第一电路通道124的电性连接。
在本实施例中,所述测试机140包括测试头141,所述第三电路通道142设置在测试头141朝向所述测试板130的一侧,所述测试板130的形状与所述测试头141的形状匹配,从而保证所述第三电路通道142与所述第二电路通道132电性连接。
综上所述,本实用新型实施例提供一种芯片电路测试装置及测试系统。所述装置包括测试座、测试板及测试机,其中,所述测试座设置在所述测试板上。所述测试座包括承载板,所述承载板上设置有第一电路通道,其中,所述第一电路通道的数量与待测试芯片的电路通道的数量相同。所述测试板包括电路区域,所述电路区域内设置有第二电路通道,所述电路区域的形状与所述承载板的形状匹配。所述测试机包括第三电路通道,所述第三电路通道的数量与所述第二电路通道的数量相同,所述第一电路通道、所述第二电路通道及所述第三电路通道依次电性连接,所述待测试芯片放置在所述承载板上时经过所述第一电路通道、所述第二电路通道及所述第三电路通道与所述测试机连通以进行测试。由此,通过芯片电路测试装置可对待测试芯片进行测试。并且,根据测试系统最大的测试通道数量,即第三电路通道数量,设计通用的测试板,同时还设置有固定尺寸的底座及可调节的承载板,形成模块化管理,在待测试芯片管脚间距相同的情况下,可以根据实际待测试芯片的大小和管脚数更换承载板,由此可降低芯片电路测试成本,并且还具有使用方便的特点。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种芯片电路测试装置,其特征在于,所述装置包括测试座、测试板及测试机,所述测试座设置在所述测试板上;
所述测试座包括承载板,所述承载板上设置有第一电路通道,其中,所述第一电路通道的数量与待测试芯片的电路通道的数量相同;
所述测试板包括电路区域,所述电路区域内设置有第二电路通道,所述电路区域的形状与所述承载板的形状匹配;
所述测试机包括第三电路通道,所述第三电路通道的数量与所述第二电路通道的数量相同,所述第一电路通道、所述第二电路通道及所述第三电路通道依次电性连接,所述待测试芯片放置在所述承载板上时经过所述第一电路通道、所述第二电路通道及所述第三电路通道与所述测试机连通以进行测试。
2.根据权利要求1所述的装置,其特征在于,所述测试座还包括底座;
所述底座设置在所述测试板上,所述底座用于固定所述承载板。
3.根据权利要求2所述的装置,其特征在于,所述承载板与所述底座可拆卸连接。
4.根据权利要求2所述的装置,其特征在于,所述装置还包括连接件,所述测试板还包括非电路区域,所述非电路区域环绕所述电路区域设置;
所述底座通过所述连接件设置在所述测试板上,所述连接件与所述测试板的所述非电路区域接触。
5.根据权利要求4所述的装置,其特征在于,所述连接件包括固定螺丝。
6.根据权利要求2所述的装置,其特征在于,所述底座包括四条依次首尾连接的边框以形成用于安装所述承载板的安装空间,所述承载板及所述电路区域与所述第三电路通道所在区域重合。
7.根据权利要求2所述的装置,其特征在于,所述装置还包括测试盖;
所述测试盖用于设置在所述底座上与所述测试座配合,以固定所述待测试芯片。
8.根据权利要求1所述的装置,其特征在于,所述承载板上还设置有连接部;
所述第一电路通道通过所述连接部与待测试芯片电性连接。
9.根据权利要求1所述的装置,其特征在于,所述测试机包括测试头;
所述第三电路通道设置在所述测试头朝向所述测试板的一侧,所述测试板的形状与所述测试头的形状匹配。
10.一种测试系统,其特征在于,所述系统包括通信连接的控制设备及权利要求1-9中任意一项所述的芯片电路测试装置,所述控制设备对所述芯片电路测试装置进行控制,以通过所述芯片电路测试装置对所述待测试芯片进行开短路测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821268239.7U CN208459554U (zh) | 2018-08-07 | 2018-08-07 | 芯片电路测试装置及测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821268239.7U CN208459554U (zh) | 2018-08-07 | 2018-08-07 | 芯片电路测试装置及测试系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208459554U true CN208459554U (zh) | 2019-02-01 |
Family
ID=65179641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821268239.7U Active CN208459554U (zh) | 2018-08-07 | 2018-08-07 | 芯片电路测试装置及测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208459554U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110389297A (zh) * | 2019-08-22 | 2019-10-29 | 上海泽丰半导体科技有限公司 | 一种新型测试板及测试装置 |
| CN111198320A (zh) * | 2020-02-17 | 2020-05-26 | 厦门润积集成电路技术有限公司 | 一种芯片的测试装置和方法 |
| CN112557767A (zh) * | 2019-09-10 | 2021-03-26 | 矽品精密工业股份有限公司 | 检测设备及其测试装置 |
-
2018
- 2018-08-07 CN CN201821268239.7U patent/CN208459554U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110389297A (zh) * | 2019-08-22 | 2019-10-29 | 上海泽丰半导体科技有限公司 | 一种新型测试板及测试装置 |
| CN112557767A (zh) * | 2019-09-10 | 2021-03-26 | 矽品精密工业股份有限公司 | 检测设备及其测试装置 |
| CN111198320A (zh) * | 2020-02-17 | 2020-05-26 | 厦门润积集成电路技术有限公司 | 一种芯片的测试装置和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208459554U (zh) | 芯片电路测试装置及测试系统 | |
| US9513332B2 (en) | Probe card partition scheme | |
| US7772828B2 (en) | Automatic test equipment capable of high speed test | |
| TWI418792B (zh) | 便利待測裝置之電氣或電子測試的設備 | |
| US7830163B2 (en) | Testing circuit board for testing devices under test | |
| JP2001124833A (ja) | ピンブロック・ストラクチャ | |
| CN101769985B (zh) | Ic组件烧机设备及其所使用的ic加热装置 | |
| CN110058146A (zh) | 一种换模通用老炼试验装置及其操作方法 | |
| CN106054059B (zh) | 一种电力自动化装置智能插件自动测试平台 | |
| CN115079076B (zh) | 一种元器件老化设备计量装置、方法、终端及存储介质 | |
| CN108919094A (zh) | 一种多用途芯片测试板及芯片测试方法 | |
| KR100720788B1 (ko) | 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치 | |
| CN106526459B (zh) | 高性能射频遥控自动化测试系统及其方法 | |
| KR102179191B1 (ko) | 유니버설 타입의 반도체 소자 테스트 장치 | |
| US6784675B2 (en) | Wireless test fixture adapter for printed circuit assembly tester | |
| KR101540239B1 (ko) | 프로브 조립체 및 프로브 기판 | |
| CN110133470A (zh) | 晶圆验收处理方法及装置 | |
| KR100652421B1 (ko) | 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법 | |
| JPH03231438A (ja) | プローブカード及びこれを用いたプローブ装置 | |
| CN106707141A (zh) | 一种托盘式集成电路芯片测试装置 | |
| Lee et al. | Design and implementation of test infrastructure for higher parallel wafer level testing of system-on-chip | |
| US20150168482A1 (en) | Configurable test equipment | |
| US10845383B2 (en) | Semiconductor wafer test system | |
| US10698001B2 (en) | Integrated modular integrated circuit test fixture and handler interface | |
| CN115932550A (zh) | 一种半导体测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |