CN208208752U - 一种功率驱动集成电路 - Google Patents
一种功率驱动集成电路 Download PDFInfo
- Publication number
- CN208208752U CN208208752U CN201820876225.7U CN201820876225U CN208208752U CN 208208752 U CN208208752 U CN 208208752U CN 201820876225 U CN201820876225 U CN 201820876225U CN 208208752 U CN208208752 U CN 208208752U
- Authority
- CN
- China
- Prior art keywords
- mos tube
- pin
- chip
- tube chip
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种功率驱动集成电路，包括基岛和设置在所述基岛上的两组芯片以及多个引脚，每组所述芯片为两个，且同组的两个所述芯片之间通过引线连接，同组的其中一个所述芯片与其中一个所述引脚通过引线连接，同组的另一个所述芯片通过两个引线与其中两个所述引脚连接。本实用新型，采用四个单管分立器件芯片的封装连接方式，且其中两个芯片之间通过引线连接，实现了具有大电流、低内阻抗的MOS管桥联集成电路的构架，解决了单纯集成电路设计方法及制造工艺无法用单一芯片制作完成的难题，适用于直流电机的功率驱动。
Description
技术领域
本实用新型涉及集成电路技术领域，具体涉及一种功率驱动集成电路。
背景技术
集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。现有技术中的集成电路都是在一个基岛上安装两个芯片，将两个芯片分别与引脚连接，再将集成电路连接到线路中，但是这种集成电路的输出功率较低，且只能适用于交流电。
有鉴于此，急需对现有的集成电路进行改进，以增加其输出功率，并且使其能够适用于多种类型的电流。
实用新型内容
本实用新型所要解决的技术问题是现有的存在输出功率低，且只能适用于交流电的问题。
为了解决上述技术问题，本实用新型所采用的技术方案是提供一种功率驱动集成电路，包括基岛和设置在所述基岛上的两组芯片以及多个引脚，每组所述芯片为两个，且同组的两个所述芯片之间通过引线连接，同组的其中一个所述芯片与其中一个所述引脚通过引线连接，同组的另一个所述芯片通过两个引线与其中两个所述引脚连接。
在上述方案中，两组所述芯片包括P-MOS管芯片组和N-MOS管芯片组，所述P-MOS管芯片组包括并列设置的第一P-MOS管芯片、第二P-MOS管芯片，所述第一P-MOS管芯片、第二P-MOS管芯片之间通过引线连接，所述N-MOS管芯片组包括第一N-MOS管芯片、第二N-MOS管芯片，所述第一N-MOS管芯片、第二N-MOS管芯片之间通过引线连接。
在上述方案中，所述第一P-MOS管芯片包括第一P-MOS管芯片本体和设置在所述第一P-MOS管芯片本体上的第一栅极控制脚，所述第二P-MOS管芯片包括第二P-MOS管芯片本体和设置在所述第二P-MOS管芯片本体上的第二栅极控制脚，所述第一P-MOS管芯片本体、第一栅极控制脚分别通过引线与其中两个所述引脚连接，所述第二栅极控制脚通过引线与其中一个所述引脚连接，所述第一N-MOS管芯片包括第一N-MOS管芯片本体和设置在所述第一N-MOS管芯片本体上的第三栅极控制脚，所述第二N-MOS管芯片包括第二N-MOS管芯片本体和设置在所述第二N-MOS管芯片本体上的第四栅极控制脚，所述第三栅极控制脚通过引线与其中一个所述引脚连接，所述第二N-MOS管芯片本体、第四栅极控制脚分别通过引线与其中两个所述引脚连接。
在上述方案中，所述引脚为八个，包括由左至右依次设置在两组所述芯片下方的第一引脚、第二引脚、第三引脚和第四引脚，以及由右至左依次设置在两组所述芯片上方的第五引脚、第六引脚、第七引脚和第八引脚，
所述第一引脚和所述第三栅极控制脚连接；
所述第二引脚设置在所述基岛上；
所述第三引脚与所述第二N-MOS管芯片本体连接；
所述第四引脚与所述第四栅极控制脚连接；
所述第五引脚与所述第二栅极控制脚连接；
所述第六引脚设置在所述基岛上；
所述第七引脚与所述第一P-MOS管芯片本体连接；
所述第八引脚与所述第一栅极控制脚连接。
与现有技术相比，本实用新型采用四个单管分立器件芯片的封装连接方式，且其中两个芯片之间通过引线连接，实现了具有大电流、低内阻抗的MOS管桥联集成电路的构架，解决了单纯集成电路设计方法及制造工艺无法用单一芯片制作完成的难题，适用于直流电机的功率驱动。
附图说明
图1为本实用新型的结构示意图。
具体实施方式
本实用新型提供了一种功率驱动集成电路，采用四个单管分立器件芯片的封装连接方式，实现了具有大电流、低内阻抗的MOS管桥联集成电路的构架，解决了单纯集成电路设计方法及制造工艺无法用单一芯片制作完成的难题，适用于直流电机的功率驱动。下面结合说明书附图和具体实施方式对本实用新型做出详细说明。
如图1所示，本实用新型提供的一种功率驱动集成电路，包括基岛10和设置在基岛10上的两组芯片以及多个引脚，每组芯片为两个，且同组的两个芯片之间通过引线连接，同组的其中一个芯片与其中一个引脚通过引线连接，同组的另一个芯片通过两个引线与其中两个引脚连接。
本实用新型采用四个单管分立器件芯片的封装连接方式，且其中两个芯片之间通过引线连接，实现了具有大电流、低内阻抗的MOS管桥联集成电路的构架，适用于直流电机的功率驱动。
进一步优化地，两组芯片包括P-MOS管芯片组和N-MOS管芯片组，P-MOS管芯片组包括并列设置的第一P-MOS管芯片20、第二P-MOS管芯片21，第一P-MOS管芯片20、第二P-MOS管芯片21之间通过引线连接，N-MOS管芯片组包括第一N-MOS管芯片30、第二N-MOS管芯片31，第一N-MOS管芯片30、第二N-MOS管芯片31之间通过引线连接。
具体地，第一P-MOS管芯片20包括第一P-MOS管芯片20本体和设置在第一P-MOS管芯片20本体上的第一栅极控制脚，第二P-MOS管芯片21包括第二P-MOS管芯片21本体和设置在第二P-MOS管芯片21本体上的第二栅极控制脚；第一N-MOS管芯片30包括第一N-MOS管芯片30本体和设置在第一N-MOS管芯片30本体上的第三栅极控制脚，第二N-MOS管芯片31包括第二N-MOS管芯片31本体和设置在第二N-MOS管芯片31本体上的第四栅极控制脚。
其中引脚为八个，包括由左至右依次设置在两组芯片下方的第一引脚40、第二引脚41、第三引脚42和第四引脚43，以及由右至左依次设置在两组芯片上方的第五引脚44、第六引脚45、第七引脚46和第八引脚47。
具体地，第一引脚40和第三栅极控制脚连接；
第二引脚41设置在基岛10上；
第三引脚42与第二N-MOS管芯片31本体连接；
第四引脚43与第四栅极控制脚连接；
第五引脚44与第二栅极控制脚连接；
第六引脚45设置在基岛10上；
第七引脚46与第一P-MOS管芯片20本体连接；
第八引脚47与第一栅极控制脚连接。
本实用新型MOS管桥联集成电路内部集成四个单管，集成电路并不高，但每个单管的导通电流都在5A以上，导通电阻要求在50mR之内，且分别为N沟道MOS管与P沟道MOS管，这两种MOS管的导电性质完全相反，只能用制作分立器件的半导体工艺采用性能完全相反外延硅衬底材分别制作好芯片，而不可能用单片集成电路设计方法在同一硅衬底上实现工艺制造。因此本实用新型通过分立器件的半导体工艺制作好N-MOS与P-MOS管，再通过SOP8特殊引线框架的设计，在后封装时进行打线连接，形成以集成电路的形式出现的MOS管桥，而这种MOS管桥联集成电路，解决了分立器件的散装麻烦，又有良好的单管低内阻大电流驱动功率，被广泛适用于各类小型单三相直流电机上。
本实用新型并不局限于上述最佳实施方式，任何人应该得知在本实用新型的启示下做出的结构变化，凡是与本实用新型具有相同或相近的技术方案，均落入本实用新型的保护范围之内。
Claims (4)
1.一种功率驱动集成电路，其特征在于，包括基岛和设置在所述基岛上的两组芯片以及多个引脚，每组所述芯片为两个，且同组的两个所述芯片之间通过引线连接，同组的其中一个所述芯片与其中一个所述引脚通过引线连接，同组的另一个所述芯片通过两个引线与其中两个所述引脚连接。
2.根据权利要求1所述的一种功率驱动集成电路，其特征在于，两组所述芯片包括P-MOS管芯片组和N-MOS管芯片组，所述P-MOS管芯片组包括并列设置的第一P-MOS管芯片、第二P-MOS管芯片，所述第一P-MOS管芯片、第二P-MOS管芯片之间通过引线连接，所述N-MOS管芯片组包括第一N-MOS管芯片、第二N-MOS管芯片，所述第一N-MOS管芯片、第二N-MOS管芯片之间通过引线连接。
3.根据权利要求2所述的一种功率驱动集成电路，其特征在于，所述第一P-MOS管芯片包括第一P-MOS管芯片本体和设置在所述第一P-MOS管芯片本体上的第一栅极控制脚，所述第二P-MOS管芯片包括第二P-MOS管芯片本体和设置在所述第二P-MOS管芯片本体上的第二栅极控制脚，所述第一P-MOS管芯片本体、第一栅极控制脚分别通过引线与其中两个所述引脚连接，所述第二栅极控制脚通过引线与其中一个所述引脚连接，所述第一N-MOS管芯片包括第一N-MOS管芯片本体和设置在所述第一N-MOS管芯片本体上的第三栅极控制脚，所述第二N-MOS管芯片包括第二N-MOS管芯片本体和设置在所述第二N-MOS管芯片本体上的第四栅极控制脚，所述第三栅极控制脚通过引线与其中一个所述引脚连接，所述第二N-MOS管芯片本体、第四栅极控制脚分别通过引线与其中两个所述引脚连接。
4.根据权利要求3所述的一种功率驱动集成电路，其特征在于，所述引脚为八个，包括由左至右依次设置在两组所述芯片下方的第一引脚、第二引脚、第三引脚和第四引脚，以及由右至左依次设置在两组所述芯片上方的第五引脚、第六引脚、第七引脚和第八引脚，
所述第一引脚和所述第三栅极控制脚连接；
所述第二引脚设置在所述基岛上；
所述第三引脚与所述第二N-MOS管芯片本体连接；
所述第四引脚与所述第四栅极控制脚连接；
所述第五引脚与所述第二栅极控制脚连接；
所述第六引脚设置在所述基岛上；
所述第七引脚与所述第一P-MOS管芯片本体连接；
所述第八引脚与所述第一栅极控制脚连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820876225.7U CN208208752U (zh) | 2018-06-07 | 2018-06-07 | 一种功率驱动集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820876225.7U CN208208752U (zh) | 2018-06-07 | 2018-06-07 | 一种功率驱动集成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208208752U true CN208208752U (zh) | 2018-12-07 |
Family
ID=64496746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820876225.7U Active CN208208752U (zh) | 2018-06-07 | 2018-06-07 | 一种功率驱动集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208208752U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600450A (zh) * | 2019-10-25 | 2019-12-20 | 山东晶导微电子股份有限公司 | 用于布置芯片的引线框架、封装体以及电源模块 |
-
2018
- 2018-06-07 CN CN201820876225.7U patent/CN208208752U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600450A (zh) * | 2019-10-25 | 2019-12-20 | 山东晶导微电子股份有限公司 | 用于布置芯片的引线框架、封装体以及电源模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI832916B (zh) | 半導體裝置及其製造方法 | |
| CN101409281B (zh) | 用于大功率开关模式电压调节器的版图布局方法和装置 | |
| TWI431772B (zh) | 用於高性能ｄｃ-ｄｃ輸出級的版圖佈局設計和設備 | |
| US7612601B2 (en) | Semiconductor integrated circuit device | |
| US5698873A (en) | High density gate array base cell architecture | |
| CN101739117B (zh) | 半导体集成电路器件 | |
| CN1326242C (zh) | 半导体集成电路器件 | |
| CN103928458A (zh) | 金属可编程集成电路 | |
| CN105720966A (zh) | 具有备用电路单元的集成电路 | |
| CN208208752U (zh) | 一种功率驱动集成电路 | |
| US20130069169A1 (en) | Eco logic cell and design change method using eco logic cell | |
| CN110335864A (zh) | 一种功率模组 | |
| US6814296B2 (en) | Integrated circuit and associated design method with antenna error control using spare gates | |
| CN107024957A (zh) | 用于电流/功率平衡的方法和装置 | |
| US9900005B2 (en) | Switch cell structure and method | |
| CN106298737A (zh) | 功率模块封装结构及其制造方法 | |
| CN110134974A (zh) | 集成电路和应用其的电机装置 | |
| CN101826864A (zh) | 位准移位装置 | |
| US6781170B2 (en) | Integrated circuit base transistor structure and associated programmable cell library | |
| CN110120659A (zh) | 静电放电保护装置 | |
| CN215377401U (zh) | 一种封装的集成电路芯片 | |
| CN110233145A (zh) | 一种功率模块 | |
| CN104851881B (zh) | 一种静电保护电路 | |
| TWI501550B (zh) | 用於高性能開關模式電壓調整器的設備和方法 | |
| CN112543015B (zh) | 一种能够通过封装焊线选择输出类型的比较器输出结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |