CN206181067U - 一种mii接口与gpmc接口数据通信系统 - Google Patents

Abstract

本实用新型涉及通信技术领域，提供一种MII接口与GPMC接口数据通信系统，该系统包括MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块及时钟管理模块：MII接口数据接收模块将接收到的通信数据合并为8字节的位宽数据，存储到RAM模块中；GPMC接口通信模块将接收到的通信数据存储到RAM模块的数据包中，控制将待发送数据包通过GPMC协议发送给所述DM3730芯片；MII接口数据发送模块将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议发送给PHY芯片的MII接口，实现在DM3730芯片和以太网PHY芯片之间的通信。

Description

一种MII接口与GPMC接口数据通信系统

技术领域

本实用新型属于通信技术领域，尤其涉及一种MII接口与GPMC接口数据通信系统。

背景技术

介质无关接口或称为媒体独立接口(Media Independent Interface，MII)是IEEE-802.3定义的以太网行业标准，该接口包括发送器和接收器两条独立信道，每条信道都有自己的数据、时钟和控制信号，MII接口用于以太网PHY芯片与以太网MAC芯片的通信。

目前，TI公司的DM3730芯片使用通用内存控制器(General-Purpose MemoryController，GPMC)接口与外部存储类设备进行高速通信，由于其不具有MII接口，所以DM3730芯片无法直接与以太网PHY芯片连接通信。

实用新型内容

本实用新型的目的在于提供一种MII接口与GPMC接口数据通信系统，旨在解决现有技术中DM3730芯片无法直接与以太网PHY芯片连接通信的问题。

本实用新型是这样实现的，一种MII接口与GPMC接口数据通信系统，所述系统包括MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块以及时钟管理模块：

所述MII接口数据接收模块，分别与以太网PHY芯片、所述RAM模块连接，用于从所述以太网PHY芯片的MII接口接收通信数据，并将通信数据合并为8字节的位宽数据存储到所述RAM模块的数据包中；

所述GPMC接口通信模块，分别与DM3730芯片、所述RAM模块连接，用于从所述DM3730芯片接收通信数据，并将通信数据存储到所述RAM模块的数据包中，同时，在所述时钟管理模块的控制下，控制从所述RAM模块中读取待发送数据包，并通过GPMC协议将待发送数据包发送给所述DM3730芯片；

所述MII接口数据发送模块，分别与所述RAM模块、以太网PHY芯片连接，用于从所述RAM模块中读取待发送数据包，将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议将4字节的位宽数据发送给所述PHY芯片的MII接口。

作为一种改进的方案，所述RAM模块为嵌入式双端口RAM模块。

作为一种改进的方案，所述MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块以及时钟管理模块内置于可编程控制器内。

本实用新型的另一目的在于提供一种基于MII接口与GPMC接口数据通信系统的通信方法，所述方法包括下述步骤：

MII接口数据接收模块从以太网PHY芯片的MII接口接收通信数据，并将通信数据合并为8字节的位宽数据，存储到RAM模块的数据包中；

在时钟管理模块的控制下，GPMC接口通信模块控制从RAM模块中读取待发送数据包，并通过GPMC协议将待发送数据包发送给DM3730芯片。

作为一种改进的方案，所述MII接口数据接收模块从以太网PHY芯片的MII接口接收通信数据的步骤之前还包括下述步骤：

所述MII接口数据接收模块接收所述以太网PHY芯片的MII接口发送的数据帧传输开始标志。

作为一种改进的方案，所述方法还包括下述步骤：

预先在所述MII接口数据接收模块与所述以太网PHY芯片的MII接口之间、GPMC接口通信模块与DM3730芯片之间分别建立通信连接。

作为一种改进的方案，所述RAM模块为嵌入式双端口RAM模块。

本实用新型的另一目的在于提供一种基于MII接口与GPMC接口数据通信系统的通信方法，所述方法包括下述步骤：

GPMC接口通信模块从DM3730芯片接收通信数据，并将通信数据存储到RAM模块的数据包中；

MII接口数据发送模块从RAM模块中读取待发送数据包，将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议将4字节的位宽数据发送给PHY芯片的MII接口。

作为一种改进的方案，所述方法还包括下述步骤：

预先在所述MII接口数据接收模块与所述以太网PHY芯片的MII接口之间、GPMC接口通信模块与DM3730芯片之间分别建立通信连接。

作为一种改进的方案，所述RAM模块为嵌入式双端口RAM模块。

在本实用新型实施例中，MII接口与GPMC接口数据通信系统包括MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块以及时钟管理模块：MII接口数据接收模块从所述以太网PHY芯片的MII接口接收通信数据，并将通信数据合并为8字节的位宽数据存储到所述RAM模块的数据包中；GPMC接口通信模块从DM3730芯片接收通信数据，并将通信数据存储到所述RAM模块的数据包中，在时钟管理模块的控制下，控制从RAM模块中读取待发送数据包，并通过GPMC协议将待发送数据包发送给所述DM3730芯片；MII接口数据发送模块从所述RAM模块中读取待发送数据包，将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议将4字节的位宽数据发送给PHY芯片的MII接口，实现在DM3730芯片和以太网PHY芯片之间的通信。

由于RAM模块为嵌入式双端口RAM模块，防止连续传输数据包的过程中丢包的情形发生，同时也提高数据传输效率。

在本实用新型实施例中，MII接口数据接收模块从以太网PHY芯片的MII接口接收通信数据，并将通信数据合并为8字节的位宽数据，存储到RAM模块的数据包中；在时钟管理模块的控制下，GPMC接口通信模块控制从RAM模块中读取待发送数据包，并通过GPMC协议将待发送数据包发送给DM3730芯片，实现以太网PHY芯片到DM3730芯片的数据传输。

在本实用新型实施例中，GPMC接口通信模块从DM3730芯片接收通信数据，并将通信数据存储到RAM模块的数据包中；MII接口数据发送模块从RAM模块中读取待发送数据包，将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议将4字节的位宽数据发送给PHY芯片的MII接口，实现DM3730芯片到以太网PHY芯片DM3730芯片的数据传输。

附图说明

图1是本实用新型提供的MII接口与GPMC接口数据通信系统的结构示意图；

图2和图3分别是本实用新型提供的MII接口与GPMC接口数据通信方法的实现流程图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1示出了本实用新型提供的MII接口与GPMC接口数据通信系统的结构示意图，为了便于说明，图中仅给出了与本实用新型相关的部分。

MII接口与GPMC接口数据通信系统包括MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块以及时钟管理模块：

MII接口数据接收模块，分别与以太网PHY芯片、RAM模块连接，用于从以太网PHY芯片的MII接口接收通信数据，并将通信数据合并为8字节的位宽数据存储到RAM模块的数据包中；

GPMC接口通信模块，分别与DM3730芯片、RAM模块连接，用于从DM3730芯片接收通信数据，并将通信数据存储到RAM模块的数据包中，同时，在时钟管理模块的控制下，控制从RAM模块中读取待发送数据包，并通过GPMC协议将待发送数据包发送给DM3730芯片；

MII接口数据发送模块，分别与RAM模块、以太网PHY芯片连接，用于从RAM模块中读取待发送数据包，将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议将4字节的位宽数据发送给PHY芯片的MII接口。

当然，在该实施例中，还包括其他功能模块，例如丢包自检、数据包字节数量的计算以及数据存储地址的计算和规则等，在此不再赘述，但不用以限制本实用新型。

其中，上述RAM模块为嵌入式双端口RAM模块，该嵌入式双端口RAM模块中最多存储16个发送数据包和16个接收数据包，该嵌入式双端口RAM模块的设置避免了数据包连续传输过程中丢包的问题，同时也提高了整个MII接口与GPMC接口数据通信系统的传输效率。

在本实用新型实施例中，MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块以及时钟管理模块内置于可编程控制器内，即该MII接口与GPMC接口数据通信系统为内置于可编程控制器内的一个系统电路，在此不再赘述。

图2示出了本实用新型实施例一提供的MII接口与GPMC接口数据通信方法的实现流程图，其具体包括下述步骤：

在步骤S101中，MII接口数据接收模块从以太网PHY芯片的MII接口接收通信数据，并将通信数据合并为8字节的位宽数据，存储到RAM模块的数据包中。

在步骤S102中，在时钟管理模块的控制下，GPMC接口通信模块控制从RAM模块中读取待发送数据包，并通过GPMC协议将待发送数据包发送给DM3730芯片。

其中，在上述步骤S101，MII接口数据接收模块从以太网PHY芯片的MII接口接收通信数据的步骤之前还包括下述步骤：

MII接口数据接收模块接收以太网PHY芯片的MII接口发送的数据帧传输开始标志。

在本实用新型实施例中，预先在MII接口数据接收模块与以太网PHY芯片的MII接口之间、GPMC接口通信模块与DM3730芯片之间分别建立通信连接。

在该实施例中，图2所示的MII接口与GPMC接口数据通信方法的实现流程，实现了以太网PHY芯片到DM3730芯片的数据传输。

图3示出了本实用新型实施例二提供的MII接口与GPMC接口数据通信方法的实现流程图，其具体包括下述步骤：

在步骤S201中，GPMC接口通信模块从DM3730芯片接收通信数据，并将通信数据存储到RAM模块的数据包中。

在步骤S202中，MII接口数据发送模块从RAM模块中读取待发送数据包，将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议将4字节的位宽数据发送给PHY芯片的MII接口。

在本实用新型实施例中，预先在MII接口数据接收模块与以太网PHY芯片的MII接口之间、GPMC接口通信模块与DM3730芯片之间分别建立通信连接。

在该实施例中，图3所示的MII接口与GPMC接口数据通信方法的实现流程，实现了DM3730芯片到以太网PHY芯片DM3730芯片的数据传输。

在本实用新型实施例中，MII接口与GPMC接口数据通信系统包括MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块以及时钟管理模块：MII接口数据接收模块从以太网PHY芯片的MII接口接收通信数据，并将通信数据合并为8字节的位宽数据存储到RAM模块的数据包中；GPMC接口通信模块从DM3730芯片接收通信数据，并将通信数据存储到RAM模块的数据包中，在时钟管理模块的控制下，控制从RAM模块中读取待发送数据包，并通过GPMC协议将待发送数据包发送给DM3730芯片；MII接口数据发送模块从RAM模块中读取待发送数据包，将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议将4字节的位宽数据发送给PHY芯片的MII接口，实现在DM3730芯片和以太网PHY芯片之间的通信。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (3)

1.一种MII接口与GPMC接口数据通信系统，其特征在于，所述系统包括MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块以及时钟管理模块：

所述MII接口数据接收模块，分别与以太网PHY芯片、所述RAM模块连接，用于从所述以太网PHY芯片的MII接口接收通信数据，并将通信数据合并为8字节的位宽数据存储到所述RAM模块的数据包中；

所述GPMC接口通信模块，分别与DM3730芯片、所述RAM模块连接，用于从所述DM3730芯片接收通信数据，并将通信数据存储到所述RAM模块的数据包中，同时，在所述时钟管理模块的控制下，控制从所述RAM模块中读取待发送数据包，并通过GPMC协议将待发送数据包发送给所述DM3730芯片；

所述MII接口数据发送模块，分别与所述RAM模块、以太网PHY芯片连接，用于从所述RAM模块中读取待发送数据包，将待发送的数据包中的8字节位宽数据拆分为两个4字节的位宽数据，并通过MII接口协议将4字节的位宽数据发送给所述PHY芯片的MII接口。

2.根据权利要求1所述的MII接口与GPMC接口数据通信系统，其特征在于，所述RAM模块为嵌入式双端口RAM模块。

3.根据权利要求1所述的MII接口与GPMC接口数据通信系统，其特征在于，所述MII接口数据接收模块、MII接口数据发送模块、RAM模块、GPMC接口通信模块以及时钟管理模块内置于可编程控制器内。