CN205176265U - 一种精密可编程延时电路 - Google Patents

Abstract

一种精密可编程延时电路，包含脉冲展宽电路，用于对输入信号的脉冲进行展宽，输入端电性连接脉冲展宽电路的输出端的延时电路，用于对展宽后的信号进行精密延时，输入端电性连接延时电路的输出端的输出电路，用于对精密延时后的信号进行驱动输出，电性连接延时电路的数字信号处理器，用于对延时电路进行延时编程控制。本实用新型的延时编程控制简便，能提高延时精度。

Description

一种精密可编程延时电路

技术领域

本实用新型涉及一种精密可编程延时电路。

背景技术

延时电路由于可对输入信号进行延时，因此广泛应用于时钟调相、并行信号时序校准及目标回波模拟中。延时电路可调整时钟的相位，使时钟信号与被采样信号满足采样相位关系，同样可对并行信号进行调整，以校准并行信号传输过程中的相位偏差。在雷达目标回波模拟器中，延时电路可应用于模拟动目标的连续回波。

目前的延时电路主要分为模拟延时电路与数字延时电路。模拟延时电路由于利用模拟器件产生延时，具有延时时间尺度大、延时时间固定以及延时精度差等缺点，从而限制了它的应用。数字延时电路常采用非门延时电路、差频、锁相环电路延时或采用软件拼凑指令完成延时，延时精度低，一般为几十个纳秒。实用新型专利CN103019134A“一种基于FPGA的纳秒级数字可编程延时电路”，公开时间2013年4月3日，介绍了一种基于FPGA的纳秒级数字可编程延时方法，在该专利中延时精度最高为1ns，但该技术的可编程延时单元依赖FPGA工艺，不同的FPGA，其延时精度各不相同，难以满足目标回波模拟的高精度延时要求。

实用新型内容

本实用新型提供一种精密可编程延时电路，延时编程控制简便，能提高延时精度。

为了达到上述目的，本实用新型提供一种精密可编程延时电路，包含：

脉冲展宽电路，用于对输入信号的脉冲进行展宽；

延时电路，其输入端电性连接脉冲展宽电路的输出端，用于对展宽后的信号进行精密延时；

输出电路，其输入端电性连接延时电路的输出端，用于对精密延时后的信号进行驱动输出；

数字信号处理器，其电性连接延时电路，用于对延时电路进行延时时间的编程设置。

所述的延时电路包含若干电性连接的延时器，第一个延时器的输入端连接脉冲展宽电路的输出端，第二延时器的输入端连接第一个延时器的输出端，第三个延时器的输入端连接第二个延时器的输出端，以此类推，最后一个延时器的输出端的连接输出电路，所有延时器的延时设置使能端和编程控制端分别连接数字信号处理器，延时电路中延时器的最小分辨率决定了延时电路的延时精度。

所述的脉冲展宽电路包含电性连接的非门模块和与门，非门模块包含四个电性连接的非门，第一非门的输入端连接脉冲输入信号，第二非门的输入端连接第一非门的输出端，第三非门的输入端连接第二非门的输出端，第四非门的输入端连接第三非门的输出端，与门的一个输入端连接脉冲输入信号，与门的第二个输入端连接第四非门的输出端，与门的输出端连接延时电路。

所述的输出电路包含运算放大器，运算放大器的输入端连接延时电路的输出端，运算放大器的输出端输出脉冲信号。

本实用新型延时编程控制简便，能提高延时精度。

附图说明

图1是本实用新型的电路框图。

图2是本实用新型的具体实施例的电路图。

具体实施方式

以下根据图1和图2具体说明本实用新型的较佳实施例。

如图1所示，本实用新型提供一种精密可编程延时电路，包含：

脉冲展宽电路2，用于对输入信号的脉冲进行展宽；

延时电路3，其输入端电性连接脉冲展宽电路2的输出端，用于对展宽后的信号进行精密延时；

输出电路4，其输入端电性连接延时电路3的输出端，用于对精密延时后的信号进行驱动输出；

数字信号处理器1，其电性连接延时电路3，用于对延时电路3进行延时时间的编程设置。

如图2所示，本实施例中，所述的脉冲展宽电路2包含电性连接的非门模块和与门N2A，非门模块包含四个电性连接的非门，第一非门N1A的输入端连接脉冲输入信号pulse_in，第二非门N1B的输入端连接第一非门N1A的输出端，第三非门N1C的输入端连接第二非门N1B的输出端，第四非门N1D的输入端连接第三非门N1C的输出端，与门N2A的一个输入端连接脉冲输入信号pulse_in，与门N2A的第二个输入端连接第四非门N1D的输出端，与门N2A的输出端连接延时电路3。

所述的延时电路3包含若干电性连接的延时器，第一个延时器的输入端连接脉冲展宽电路2的输出端，第二延时器的输入端连接第一个延时器的输出端，第三个延时器的输入端连接第二个延时器的输出端，以此类推，最后一个延时器的输出端的连接输出电路4，所有延时器的延时设置使能端和编程控制端分别连接数字信号处理器1，延时电路3中延时器的最小分辨率决定了延时电路3的延时精度。

如图2所示，本实施例中，所述的延时电路3包含四个电性连接的延时器，第一延时器D1的输入端连接脉冲展宽电路2的输出端，第二延时器D2的输入端连接第一延时器D1的输出端，第三延时器D3的输入端连接第二延时器D2的输出端，第四延时器D4的输入端连接第三延时器D3的输出端，第四延时器D4的输出端连接输出电路4，第一延时器D1、第二延时器D2、第三延时器D3和第四延时器D4的延时时间编程设置的使能端和编程控制端分别连接数字信号处理器1。

本实施例中，延时器为8bit可编程延时器件，第一延时器D1、第二延时器D2、第三延时器D3和第四延时器D4的延时分辨率分别为5ns、2ns、1ns、500ps，可得延时电路最大可编程延时为：

，延时电路最小可编程延时为0ns，延时分辨率为0.5ns。

如图2所示，所述的输出电路包含运算放大器D5，运算放大器D5的输入端连接延时电路3的输出端，运算放大器D5的输出端输出脉冲信号pulse_out。

如图2所示，本实施例中，各个电路采用的型号如下：非门模块为SN54S04，与门N2A为SN54S32，数字信号处理器U1为TMS320C206PZ80，第一延时器D1为DS1023-500，第二延时器D2为DS1023-200，第三延时器D3为DS1023-100，第四延时器D4为DS1023-50，运算放大器D5为SG449。

数字信号处理器U1的管脚32、管脚33、管脚34、管脚36分别与延时电路的第一延时器D1、第二延时器D2、第三延时器D3和第四延时器D4的管脚2相连，数字信号处理器U1的管脚22、管脚23、管脚24、管脚26、管脚27、管脚28、管脚29、管脚31分别与延时电路的第一延时器D1、第二延时器D2、第三延时器D3和第四延时器D4的管脚3、管脚4、管脚5、管脚6、管脚7、管脚10、管脚12、管脚13相连。

脉冲展宽电路中，脉冲输入端pulse_in与非门模块的管脚1以及与门N2A的管脚2相连，非门模块的管脚2与管脚3相连、管脚4与管脚5相连、管脚6与管脚9相连，非门模块的管脚8与与门N2A的管脚1相连。

延时电路中，第一延时器D1的管脚15与第二延时器D2的管脚1相连，第二延时器D2的管脚15与第三延时器D3的管脚1相连，第三延时器D3的管脚15与输出电路4的一端相连，第一延时器D1的管脚2与数字信号处理器U1的管脚32相连，第二延时器D2的管脚2与数字信号处理器U1的管脚33相连，第三延时器D3的管脚2与数字信号处理器U1的管脚34相连，第四延时器D4的管脚2与数字信号处理器U1的管脚36相连，第一延时器D1、第二延时器D2、第三延时器D3和第四延时器D4的管脚3、管脚4、管脚5、管脚6、管脚7、管脚10、管脚12、管脚13分别与数字信号处理器U1的管脚22、管脚23、管脚24、管脚26、管脚27、管脚28、管脚29、管脚31相连，第一延时器D1、第二延时器D2、第三延时器D3和第四延时器D4的管脚8、管脚14与地GND相连，第一延时器D1、第二延时器D2、第三延时器D3和第四延时器D4的管脚16与+5V电源相连，第一延时器D1、第二延时器D2以及第三延时器D3的管脚11与地GND相连，第四延时器D4的管脚11通过电阻R1与+5V电源相连。

所述输出电路包括运算放大器D5、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8和电容C1，运算放大器D5的管脚7与电源+5V相连，运算放大器D5的管脚4与电源-5V相连，运算放大器D5的管脚3通过电阻R4与地GND相连，同时运算放大器D5的管脚3通过电阻R2和电阻R3的串联后与电源+5V相连，运算放大器D5的管脚2通过电阻R5与第四延时器D4管脚15相连，同时运算放大器D5的管脚2通过电阻R6与电阻R7的串联后与运算放大器D5的管脚6相连，运算放大器D5的管脚6通过电阻R8后与输出端pulse_out相连，输出端pulse_out通过电容C1与地GND相连。

本实用新型的工作原理如下：脉冲输入信号pulse_in输入脉冲展宽电路2，经过非门模块中四个非门延时后，输出至与门，从而实现脉冲的展宽，将脉冲展宽后的信号输出至延时电路3，数字信号处理器1控制延时电路3中的四个延时器对信号进行精密延时，延时后的信号经过输出电路4中运算放大器的驱动后输出至输出端pulse_out，从而完成一次延时过程。

本实用新型延时编程控制简便，能提高延时精度。

尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附的权利要求来限定。

Claims (4)

1.一种精密可编程延时电路，其特征在于，包含：

脉冲展宽电路，用于对输入信号的脉冲进行展宽；

延时电路，其输入端电性连接脉冲展宽电路的输出端，用于对展宽后的信号进行精密延时；

输出电路，其输入端电性连接延时电路的输出端，用于对精密延时后的信号进行驱动输出；

数字信号处理器，其电性连接延时电路，用于对延时电路进行延时时间的编程设置。

2.如权利要求1所述的精密可编程延时电路，其特征在于，所述的延时电路包含若干电性连接的延时器，第一个延时器的输入端连接脉冲展宽电路的输出端，第二延时器的输入端连接第一个延时器的输出端，第三个延时器的输入端连接第二个延时器的输出端，以此类推，最后一个延时器的输出端的连接输出电路，所有延时器的延时设置使能端和编程控制端分别连接数字信号处理器，延时电路中延时器的最小分辨率决定了延时电路的延时精度。

3.如权利要求1所述的精密可编程延时电路，其特征在于，所述的脉冲展宽电路包含电性连接的非门模块和与门，非门模块包含四个电性连接的非门，第一非门的输入端连接脉冲输入信号，第二非门的输入端连接第一非门的输出端，第三非门的输入端连接第二非门的输出端，第四非门的输入端连接第三非门的输出端，与门的一个输入端连接脉冲输入信号，与门的第二个输入端连接第四非门的输出端，与门的输出端连接延时电路。

4.如权利要求1所述的精密可编程延时电路，其特征在于，所述的输出电路包含运算放大器，运算放大器的输入端连接延时电路的输出端，运算放大器的输出端输出脉冲信号。