CN204887009U - Hy2580超窄带通讯模块 - Google Patents

Abstract

本实用新型公开了一种HY2580超窄带通讯模块，包括预选处理器、第一本振频率源、第二本振频率源、ADC、FPGA、DAC和放大滤波器，预选处理器的输入端与通讯模块的输入端连接，预选处理器的输出端和第一本振频率源的输出端均与ADC的输出端连接，ADC的输出端与FPGA的输入端连接，FPGA的输出端与DAC的输入端连接，DAC的输出端和第二本振频率源的输出端均与放大滤波器的输入端连接，放大滤波器的输出端与通讯模块的信号输出端连接。本通信模块通过超窄带调制调制技术、超窄带多路判决解调技术和DDS和PLL频率合成技术，使其具有频谱利用率高、占用无线频率资源极低，方便组网传输、传输距离远、强大的NLOS非视距传输能力和工作频率宽的特点。

Description

HY2580超窄带通讯模块

技术领域

本实用新型涉及一种通讯模块，尤其涉及一种HY2580超窄带通讯模块。

背景技术

随着人们对信息传输速率要求的不断提升，通信系统的发展正朝着宽带化、高速化的方向迈进。随着无线通信不断向高传输速率发展以及军事领域信息化战争的需要，人们对通信的需求越来越高。然而通信频谱是有限的，有效使用有限的频谱就成为人们研究的焦点。我们知道，传统的无线通信系统频谱利用率在5bit/s/Hz以下，QAM调制虽然可以提供很高的频带利用率，但是却以功率的指数倍增长为代价。理论上如果要将带宽压缩1/10，则需要付出10000倍的发射功率，这几乎是不可能实现的。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供一种可以在25kHz的带宽内实现2Mbit的传输速率，即可在传统的25kHz语音通信信道内实现视频图像传输的HY2580超窄带通讯模块。

本实用新型通过以下技术方案来实现上述目的：

一种HY2580超窄带通讯模块，包括预选处理器、第一本振频率源、第二本振频率源、ADC、FPGA、DAC和放大滤波器，所述预选处理器的输入端与所述通讯模块的输入端连接，所述预选处理器的输出端和所述第一本振频率源的输出端均与所述ADC的输出端连接，所述ADC的输出端与所述FPGA的输入端连接，所述FPGA的输出端与所述DAC的输入端连接，所述DAC的输出端和所述第二本振频率源的输出端均与所述放大滤波器的输入端连接，所述放大滤波器的输出端与所述通讯模块的信号输出端连接。

具体地，所述FPGA包括超窄带解调器、基带解码器、通讯协议管理模块、DSP控制管理模块、高速数据通信接口、基带编码器和超窄带调制器，所述超窄带解调器的输入端与所述ADC的输出端连接，所述超窄带解调器的输出端与所述基带解码器的输入端连接，所述基带解码器的输出端与所述高速数据通信接口的输入端连接，所述高速数据通信接口的输出端与所述基带编码器的输入端连接，所述基带编码器的输出端与所述超窄带调制器的输入端连接，所述超窄带调制器的输出端与所述DAC的输入端连接，所述通讯协议管理模块和所述DSP控制管理模块均与所述高速数据通信接口双向连接。

具体地，所述超窄带解调器包括冲击滤波器、包络检波器、多个积分判决器和多路复用器，所述冲击滤波器的输入端与所述ADC的输出端连接，所述冲击滤波器的输出端与所述包络检波器的输入端连接，所述包络检波器的输出端与多个所述积分判决器的输入端连接，多个积分判决器的输出端均与所述多路复用器的输入端连接，所述多路复用器的输出端与所述基带解码器的输入端连接。

优选地，所述冲击滤波器为拥有1对共轭零点和3对共轭极点的数字冲击滤波器。

具体地，所述超窄带调制器包括波形样本模块、伪随机序列发生器和时钟发生器，所述波形样本模块的输入端与所述基带编码器的输出端连接，所述波形样本模块的输出端与所述DAC的输入端连接，所述波形样本模块的调制端与所述伪随机序列发生器的输出端和所述时钟发生器的输出端连接，所述伪随机序列发生器的时钟信号端和所述DAC的时钟信号端均与所述时钟发生器的输出端连接。

进一步，所述超窄带调节器还包括数字滤波器，所述数字滤波器设置在所述波形样本模块与所述DAC之间，所述数字滤波器的时钟信号端与所述时钟发生器的输出端连接。

优选地，所述数字滤波器为单零点单极点滤波器，且其零点位于极点的左侧，载频位于滤波器中心频率左侧。

优选地，所述第一本振频率源采用数字频率合成技术与锁相频率合成技术的混合技术，且其工作频率为1000MHz～200MHz，所述第二本振频率源采用锁相频率合成技术，且其工作频率为900MHz。

本实用新型的有益效果在于：

(1)采用超窄带调制调制技术，充分利用单个码元周期的相位跳变位置来携带多进制信息，通过在相位调制时段随机选择相位极性去除线谱，并通过功率谱调节系数调整频谱结构从而改善能量利用率，通过FPGA和DAC数字信号处理平台实现编码、调制、滤波数模转换输出

(2)采用超窄带多路判决解调技术，通过数字冲击滤波器可利用通带内的极窄“陷波-选频”特性将多元位置随机极性MCP-EBPSK调制信号中的微弱调相转化为对应位置的寄生调幅，并辅以包络检波和自适应门限判决的方式进行解调，通过FPGA和ADC数字信号处理平台实现模数转换、滤波、解码、高速数字接口输出。

(3)采用DDS和PLL频率合成技术，对DDS器件及PLL芯片进行组合控制，确保组件的最优性能：极短的变频时间、极低的相位噪声、灵活快速的通信控制方式、极低的功耗。

附图说明

图1是本实用新型所述HY2580超窄带通讯模块的结构框图；

图2是本实用新型所述超窄带调制器的结构框图；

图3是本实用新型所述超窄带解调器的结构框图；

图4是本实用新型的调制输出波形图；

图5是本实用新型的解调波形图。

具体实施方式

下面结合附图对本实用新型作进一步说明：

如图1所示，本实用新型HY2580超窄带通讯模块，包括预选处理器、第一本振频率源、第二本振频率源、ADC、FPGA、DAC和放大滤波器，预选处理器的输入端与通讯模块的输入端连接，预选处理器的输出端和第一本振频率源的输出端均与ADC的输出端连接，ADC的输出端与FPGA的输入端连接，FPGA的输出端与DAC的输入端连接，DAC的输出端和第二本振频率源的输出端均与放大滤波器的输入端连接，放大滤波器的输出端与通讯模块的信号输出端连接，FPGA包括超窄带解调器、基带解码器、通讯协议管理模块、DSP控制管理模块、高速数据通信接口、基带编码器和超窄带调制器，超窄带解调器的输入端与ADC的输出端连接，超窄带解调器的输出端与基带解码器的输入端连接，基带解码器的输出端与高速数据通信接口的输入端连接，高速数据通信接口的输出端与基带编码器的输入端连接，基带编码器的输出端与超窄带调制器的输入端连接，超窄带调制器的输出端与DAC的输入端连接，通讯协议管理模块和DSP控制管理模块均与高速数据通信接口双向连接。

如图3所示，超窄带解调器包括冲击滤波器、包络检波器、多个积分判决器和多路复用器，冲击滤波器的输入端与ADC的输出端连接，冲击滤波器的输出端与包络检波器的输入端连接，包络检波器的输出端与多个积分判决器的输入端连接，多个积分判决器的输出端均与多路复用器的输入端连接，多路复用器的输出端与基带解码器的输入端连接。

根据冲击滤波包络幅度和位置的差异，M进制调制信号的冲击包络被分为A/-1路分别进行积分判决，第W(1SSM-1)路判决器只负责区分符号“m”，即只在码元周期内符号“m”可能出现的位置附近对冲击包络样本积分后依据“门限/W”进行判决，以区分符号“w”与符号“0”。即该解调器利用冲击滤波包络的幅度区分符号“m”与符号“0”，利用符号“m”在码元周期内出现的位置(相对于符号“1”的时延)来区分各个非“0”信息符号。然后，利用多路复用器将A/-1路判决结果合并输出，即得到最终的M进制信息序列的解调结果(如果AM路判决器的输入信号均未超过相应的门限值，则最后的解调结果就判决为符号“0”)。由于在没有符号间干扰时，各路的判决输出结果在时间上互不重叠，因而多路复用器的输出就是M-1路判决器输出结果的叠加。

冲击滤波器为拥有1对共轭零点和3对共轭极点的数字冲击滤波器。

数字冲击滤波器可利用通带内的极窄“陷波-选频”特性将多元位置随机极性MCP-EBPSK调制信号中的微弱调相转化为对应位置的寄生调幅，并辅以包络检波和自适应门限判决的方式进行解调，选用1对共轭零点和3对共轭极点的数字冲击滤波器，其系统的传递函数表达式为：

$H\left(z\right)=\frac{1+\underset{j=1}{\overset{2}{\Σ}}{b}_j\·z^{-j}}{1+\underset{i=1}{\overset{6}{\Σ}}{a}_i\·z^{-i}}$

信号经过该冲击滤波器滤波并取包络，以消除信号相位随机极性的影响，波形如解调图5所示(从上到下依次为信息符号，调制波形，冲击波形和冲击包络)。可以看出，“0”码元和非“0”码元的冲击包络在幅度上有差异，非“0”码元的冲击包络在位置上有差异。依据冲击包络幅度和位置的差异，设计基于多路门限判决方式的解调器。

如图2所示，超窄带调制器包括波形样本模块、数字滤波器、伪随机序列发生器和时钟发生器，波形样本模块的输入端与基带编码器的输出端连接，波形样本模块的输出端与DAC的输入端连接，波形样本模块的调制端与伪随机序列发生器的输出端和时钟发生器的输出端连接，伪随机序列发生器的时钟信号端和DAC的时钟信号端均与时钟发生器的输出端连接，数字滤波器设置在波形样本模块与DAC之间，数字滤波器的时钟信号端与时钟发生器的输出端连接。

超窄带调制器充分利用单个码元周期的相位跳变位置来携带多进制信息，通过在相位调制时段随机选择相位极性去除线谱，并通过功率谱调节系数调整频谱结构从而改善能量利用率，其在一个码元周期[0，AT]的波形表达式为：

S₀(t)＝sinω_ct0≤t≤NT_ck＝0

$S_k\left(2H\right)=\left\{\begin{array}{cc}{\mathrm{sin\&omega;}}_{c}t& 0\&le;t\&le;(k-1){\mathrm{KT}}_c\\ \sin ({\mathrm{\&omega;}}_{c}t+\mathrm{\&xi;}\mathrm{\&Delta;}\sin ({\mathrm{\&eta;\&omega;}}_{c}t\left)\right)& (k-1){\mathrm{KT}}_C<t<(k-r_g){\mathrm{KT}}_c\\ {\mathrm{sin\&omega;}}_{c}t& (k-r_G){\mathrm{KT}}_c\&le;t<{\mathrm{NT}}_c\end{array}\right.$

其中，k＝0、l……，M-l代表M进制符号，有M>2种不同的取值，S_k(t)为符号“k”代表的调制波形，T_c＝2π/ω为载波周期，码元周期为NT_c；持续了N>1个载波周期，非“0”码元的相位调制时段KT_c；持续了K<N个载波周期，0≦r_g<l为符号保护间隔控制因子，ξ∈{-1，1}决定相位随机调制的极性，0<△≦l为调相指数，η€(0，1]为功率谱形状调节系数，由M、K、N、△、η和r_g共同构成了改变信号带宽、传输码率和解调性能的“调制指数”。

当M＝2且r_g＝0，退化为随机极性MCP-EBPSK调制；当η＝1时，退化为多元位置随机极性CP-EBPSK调制。

图中波形样本模块同时具备ROM和MUX的功能，ROM里存储了波形样本，由多进制信息序列和伪随机序列在时钟控制下共同选择调制波形样本，经数字滤波成形(非必须)后送入DAC，形成模拟的多元位置随机极性MCP-EBPSK调制波形，如图4所示。

数字滤波器为单零点单极点滤波器，且其零点位于极点的左侧，载频位于滤波器中心频率左侧。

超窄带调制信号的波形差异很小，直接用经典的相关检测器或匹配滤波器进行解调，就要求有更高的输入信噪比(SNR)，为了尽可能提高超窄带调制信号对于发射功率的利用效率，必须寻求在解调前既能最大限度地滤除噪声和干扰，又能尽量保持信号有效特征的滤波方法。但是，经典的滤波理论和常规的滤波器设计很难满足这一要求。Waker利用普通的电路元件，发明了零群时延晶体带通滤波器，然而晶体滤波器的中心频率一旦设定就不可调，不仅稳定性和灵活性差，而且难以数字化集成。本项目采用具有非常靠近的共轭零和极点无限冲激响应(IIR)数字滤波器来完成上述石英晶体滤波器的数字化实现。

由于在超窄带调制系统中所使用的特殊滤波器为零极点滤波器，其幅频特性应等于零点矢量模的乘积除以极点矢量模的乘积；而相频特性则等于零点矢量的相角和减去极点矢量的相角和，因此在复平面上根据不同零极点位置所对应的相角变化对此问题进行分析变得相当简单直观。当零极点比较靠近时，极点矢量和零点矢量除了在极、零点附近的频率上不相等外，在其他绝大部分频率上几乎相等，这意味着滤波器的幅频特性可以非常尖锐，带宽很窄，而相频特性则在大部分区间上为Q另外当零点靠近单位圆，且零点相角小于极点相角时，即对应于超窄带系统中所使用的特殊零极点滤波器的情况。当角频率由靠近零点处向极点处移动，即对应于滤波器幅频特性曲线的上升阶段时，零点矢量相角由负转为正，因而对应的相位随之增大；当角频率再继续向上移动时，即对应于幅频曲线上峰值右侧的下降阶段，极点矢量相角也由负值转为正值，从而导致相位迅速减小。

据此分析，如果将载频置于极点以左、零点以右，则载频处的相位值较大，较易接近跳变角Q则全零序列输出和跳变序列输出在码元起始处的相位就会比较一致，从而相互加强，出现幅度过冲现象；将载频放在极点右侧时，载频处的相位往往非常小，几乎为Q这时跳变输出和全零输出在码元起始处的相位就会保持原始的相对关系，如果载频被放大，在跳变处就会出现下凹。

超窄带调制系统选择单零点单极点滤波器，且零点位于极点左侧，载频位于滤波器中心频率左侧，即在跳变点处产生上凸的情况，其传递函数为：

$H\left(z\right)=\frac{b_0+b_1{z}^{-1}+b_2{z}^{-2}}{1-a_1{z}^{-1}-a_2{z}^{-2}}$

该特殊滤波器与超窄带调制信号相配合，在对应于1的调制波形的起始处产生过冲，其幅度明显高于原始的相位非跳变处波形，因而在完全同步的情况下，可以直接通过门限检测来判决，其误码率曲线如图所示，该方法不但具有良好的解调性能，同时还可以大大地简化以锁相环为核心的接收机解调结构，有利于整个超窄带调制传输系统的全数字化实现。

第一本振频率源采用数字频率合成技术(DDS)与锁相频率合成技术(PLL)的混合技术，且其工作频率为1000MHz～200MHz，第二本振频率源采用锁相频率合成技术，且其工作频率为900MHz。

DDS+PLL频率合成技术的应用使得第一本振滤波器的性能指标得以实现，为系统设计指标的实现打下了良好的基础。频率源的设计中最关键的两个指标是：相位噪声和杂散。

相位噪声是指各种随机噪声所造成的瞬时频率或相位起伏。相位噪声可以用频域法或时域法来表征，频域法是用相对频率(或相位)起伏的单边频率谱密度表示，偏离某频率1hz带宽内噪声功率谱密度，用分贝表示为-dBc；时域法是用相对频率起伏的时间取样方差——阿伦(Auan)方差弓闭来表征。阿伦方差又称双取样方差，即规一化频率的两次连续测量之差平方后的均值之一半，其表达式为：

${\mathrm{\&sigma;}}_y^2\left(\mathrm{\&tau;}\right)=<\frac{{\left({\stackrel{\&OverBar;}{y}}_{k+1}-{\stackrel{\&OverBar;}{y}}_k\right)}^2}{2}>$

其中符号<>表示对括号内的量作无限次测量值取统计平均，相位噪声是频率合成器中重要的技术指标，它直接影响到电子系统的性能，例如影响雷达的改善因子、接收机的检测能力，影响通信质量等。

在频率合成过程中产生的不需要的频率分量，又没有被充分地抑制掉，这些不需要的频率分量被称为杂散千扰。杂散也是频率合成器的一项重要技术指标，在频率合成技术中，要求杂散越小越好。

该通信模块的技术性能指标：

(1)工作频率范围：50MHz～800MHz；

(2)信道带宽：25kHz；

(3)输出功率：37dBm；

(4)接收灵敏度：-100dBm；

(5)传输速率：2Mb/s；

本通信模块具有频谱利用率高、占用无线频率资源极低，方便组网传输、传输距离远、强大的NLOS非视距传输能力和工作频率宽的特点。与传统数据传输设备相比，在传输效率和频率利用率上有较大优势。

主要用于应用于公安、消防、交警、人防应急、城管执法、环保监控、三防应急、水利防汛、电力抢险、铁路抢险、海事执法、海监巡查、海关边防、码头监控、森林防火、油田防盗、军事侦察、军事通讯等领域进行高速数据及图像的实时传输。

本实用新型的技术方案不限于上述具体实施例的限制，凡是根据本实用新型的技术方案做出的技术变形，均落入本实用新型的保护范围之内。

Claims (8)

1.一种HY2580超窄带通讯模块，其特征在于：包括预选处理器、第一本振频率源、第二本振频率源、ADC、FPGA、DAC和放大滤波器，所述预选处理器的输入端与所述通讯模块的输入端连接，所述预选处理器的输出端和所述第一本振频率源的输出端均与所述ADC的输出端连接，所述ADC的输出端与所述FPGA的输入端连接，所述FPGA的输出端与所述DAC的输入端连接，所述DAC的输出端和所述第二本振频率源的输出端均与所述放大滤波器的输入端连接，所述放大滤波器的输出端与所述通讯模块的信号输出端连接。

2.根据权利要求1所述的HY2580超窄带通讯模块，其特征在于：所述FPGA包括超窄带解调器、基带解码器、通讯协议管理模块、DSP控制管理模块、高速数据通信接口、基带编码器和超窄带调制器，所述超窄带解调器的输入端与所述ADC的输出端连接，所述超窄带解调器的输出端与所述基带解码器的输入端连接，所述基带解码器的输出端与所述高速数据通信接口的输入端连接，所述高速数据通信接口的输出端与所述基带编码器的输入端连接，所述基带编码器的输出端与所述超窄带调制器的输入端连接，所述超窄带调制器的输出端与所述DAC的输入端连接，所述通讯协议管理模块和所述DSP控制管理模块均与所述高速数据通信接口双向连接。

3.根据权利要求2所述的HY2580超窄带通讯模块，其特征在于：所述超窄带解调器包括冲击滤波器、包络检波器、多个积分判决器和多路复用器，所述冲击滤波器的输入端与所述ADC的输出端连接，所述冲击滤波器的输出端与所述包络检波器的输入端连接，所述包络检波器的输出端与多个所述积分判决器的输入端连接，多个积分判决器的输出端均与所述多路复用器的输入端连接，所述多路复用器的输出端与所述基带解码器的输入端连接。

4.根据权利要求3所述的HY2580超窄带通讯模块，其特征在于：所述冲击滤波器为拥有1对共轭零点和3对共轭极点的数字冲击滤波器。

5.根据权利要求3所述的HY2580超窄带通讯模块，其特征在于：所述超窄带调制器包括波形样本模块、伪随机序列发生器和时钟发生器，所述波形样本模块的输入端与所述基带编码器的输出端连接，所述波形样本模块的输出端与所述DAC的输入端连接，所述波形样本模块的调制端与所述伪随机序列发生器的输出端和所述时钟发生器的输出端连接，所述伪随机序列发生器的时钟信号端和所述DAC的时钟信号端均与所述时钟发生器的输出端连接。

6.根据权利要求5所述的HY2580超窄带通讯模块，其特征在于：所述超窄带调节器还包括数字滤波器，所述数字滤波器设置在所述波形样本模块与所述DAC之间，所述数字滤波器的时钟信号端与所述时钟发生器的输出端连接。

7.根据权利要求6所述的HY2580超窄带通讯模块，其特征在于：所述数字滤波器为单零点单极点滤波器，且其零点位于极点的左侧，载频位于滤波器中心频率左侧。

8.根据权利要求1所述的HY2580超窄带通讯模块，其特征在于：所述第一本振频率源采用数字频率合成技术与锁相频率合成技术的混合技术，且其工作频率为1000MHz～200MHz，所述第二本振频率源采用锁相频率合成技术，且其工作频率为900MHz。