CN204885145U - 片式半导体器件 - Google Patents
片式半导体器件 Download PDFInfo
- Publication number
- CN204885145U CN204885145U CN201520562836.0U CN201520562836U CN204885145U CN 204885145 U CN204885145 U CN 204885145U CN 201520562836 U CN201520562836 U CN 201520562836U CN 204885145 U CN204885145 U CN 204885145U
- Authority
- CN
- China
- Prior art keywords
- paster
- chip
- dao
- pin
- bending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000005452 bending Methods 0.000 claims abstract description 48
- 239000004568 cement Substances 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 abstract description 2
- 238000005253 cladding Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000003825 pressing Methods 0.000 description 4
- 238000010008 shearing Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000000875 corresponding Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本实用新型涉及一种片式半导体器件，包括第一引线、第二引线、芯片和绝缘胶壳，所述第一引线包括互为一体的第一贴片基岛和第一引脚，所述第二引线包括互为一体的第二贴片基岛和第二引脚，所述第一贴片基岛、第二贴片基岛和芯片均被包覆在绝缘胶壳内；其创新点在于：所述第一贴片基岛有向内侧折弯的第一贴片折弯段，第二贴片基岛有向内侧折弯的第二贴片折弯段；所述芯片的正反两面分别通过导电焊接层与第一贴片折弯段和第二贴片折弯段焊接连接。本实用新型能够提高产品可靠性，且不会出现分层现象。
Description
技术领域
本实用新型涉及一种半导体器件，具体涉及一种片式半导体器件，属于半导体制造技术领域。
背景技术
现有的片式半导体器件的芯片正反两面分别是通过导电焊接层与相应的贴片基岛直接焊接连接的，该种结构存在以下缺点：第一、产品在制造过程中冲压成型时，芯片会因受到剪切力的影响，可能会令芯片受到损伤，且降低了可靠性；第二、产品在制造过程中实施焊接时，引线会因焊接应力过大，会降低芯片与引线的贴片基岛之间焊接牢度；第三、产品在制造过程中进行模压时，会因模压强度低，使得产品的绝缘胶壳与芯片之间会出现分层的现象。
发明内容
本实用新型的目的是：提供一种能够提高产品可靠性，且不会出现分层现象的片式半导体器件，以克服现有技术的不足。
为了达到上述目的，本实用新型的技术方案是：一种片式半导体器件，包括第一引线、第二引线、芯片和绝缘胶壳，所述第一引线包括互为一体的第一贴片基岛和第一引脚，所述第二引线包括互为一体的第二贴片基岛和第二引脚，所述第一贴片基岛、第二贴片基岛和芯片均被包覆在绝缘胶壳内；其创新点在于：
a、所述第一贴片基岛有向内侧折弯的第一贴片折弯段，第二贴片基岛有向内侧折弯的第二贴片折弯段；
b、所述芯片的正反两面分别通过导电焊接层与第一贴片折弯段和第二贴片折弯段焊接连接。
在上述技术方案中，所述第一引线的第一引脚和第二引线的第二引脚分别伸出绝缘胶壳的两端并折弯后与绝缘胶壳的底部相抵接。
在上述技术方案中，所述第一引脚呈L形，第二引脚呈对称后的L形。
在上述技术方案中，所述第一贴片基岛与第一引脚的衔接处有第一折弯段，且第一折弯段被包覆在绝缘胶壳内；所述第二贴片基岛与第二引脚的衔接处有第二折弯段，且第二折弯段被包覆在绝缘胶壳内。
在上述技术方案中，所述导电焊接层是由焊片、焊膏或者导电胶形成的导电焊接层。
本实用新型所具有的积极效果是：采用本实用新型的结构后，由于所述第一贴片基岛有向内侧折弯的第一贴片折弯段，第二贴片基岛有向内侧折弯的第二贴片折弯段；所述芯片的正反两面分别通过导电焊接层与第一贴片折弯段和第二贴片折弯段焊接连接；因此，第一、产品在制造过程中冲压成型时，芯片所受到剪切力就会大大的减少，有效避免了芯片因剪切力而受到损伤，且提高了产品的可靠性；第二、产品在制造过程中实施焊接时，引线所受到的焊接应力就会被第一贴片折弯段和第二贴片折弯段所吸收，增强了芯片与引线的贴片基岛之间焊接牢度；第三、产品在制造过程中进行模压时，会因第一贴片折弯段和第二贴片折弯段增加模压强度，使得产品的绝缘胶壳与芯片之间不会出现分层的现象，实现了本实用新型的目的。
附图说明
图1是本实用新型一种具体实施方式的结构示意图。
具体实施方式
以下结合附图以及给出的实施例，对本实用新型作进一步的说明，但并不局限于此。
如图1所示，一种片式半导体器件，包括第一引线1、第二引线2、芯片3和绝缘胶壳4，所述第一引线1包括互为一体的第一贴片基岛1-1和第一引脚1-2，所述第二引线2包括互为一体的第二贴片基岛2-1和第二引脚2-2，所述第一贴片基岛1-1、第二贴片基岛2-1和芯片3均被包覆在绝缘胶壳4内；
a、所述第一贴片基岛1-1有向内侧折弯的第一贴片折弯段1-1-1，第二贴片基岛2-1有向内侧折弯的第二贴片折弯段2-1-1；
b、所述芯片3的正反两面分别通过导电焊接层5与第一贴片折弯段1-1-1和第二贴片折弯段2-1-1焊接连接。
如图1所示，为了使得本实用新型整体占用的空间较小，且便于与电子线路板焊接，所述第一引线1的第一引脚1-2和第二引线2的第二引脚2-2分别伸出绝缘胶壳4的两端并折弯后与绝缘胶壳4的底部相抵接。
如图1所示，为了进一步提高本实用新型结构合理性，使其结构更加紧凑，所述第一引脚1-2呈L形，第二引脚2-2呈对称后的L形。
如图1所示，为了进一步使得本实用新型结构更加合理，以及能够释放在制造过程中能够释放预应力，所述第一贴片基岛1-1与第一引脚1-2的衔接处有第一折弯段1-3，且第一折弯段1-3被包覆在绝缘胶壳4内；所述第二贴片基岛2-1与第二引脚2-2的衔接处有第二折弯段2-3，且第二折弯段2-3被包覆在绝缘胶壳4内。
本实用新型所述导电焊接层5是由焊片、焊膏或者导电胶形成的导电焊接层。
本实用新型使用时，只需将第一引脚1-2和第二引脚2-2焊接在电子线路板上相应的焊接点即可。本实用新型能够有效避免芯片因剪切力而受到损伤，提高了产品的可靠性，而且增强了芯片与引线的贴片基岛之间焊接牢度，以及产品的绝缘胶壳与芯片之间不会出现分层的现象。
本实用新型小试结果显示，其效果是十分满意的。
Claims (5)
1.一种片式半导体器件，包括第一引线（1）、第二引线（2）、芯片（3）和绝缘胶壳（4），所述第一引线（1）包括互为一体的第一贴片基岛（1-1）和第一引脚（1-2），所述第二引线（2）包括互为一体的第二贴片基岛（2-1）和第二引脚（2-2），所述第一贴片基岛（1-1）、第二贴片基岛（2-1）和芯片（3）均被包覆在绝缘胶壳（4）内；其特征在于：
a、所述第一贴片基岛（1-1）有向内侧折弯的第一贴片折弯段（1-1-1），第二贴片基岛（2-1）有向内侧折弯的第二贴片折弯段（2-1-1）；
b、所述芯片（3）的正反两面分别通过导电焊接层（5）与第一贴片折弯段（1-1-1）和第二贴片折弯段（2-1-1）焊接连接。
2.根据权利要求1所述的片式半导体器件，其特征在于：所述第一引线（1）的第一引脚（1-2）和第二引线（2）的第二引脚（2-2）分别伸出绝缘胶壳（4）的两端并折弯后与绝缘胶壳（4）的底部相抵接。
3.根据权利要求1或2所述的片式半导体器件，其特征在于：所述第一引脚（1-2）呈L形，第二引脚（2-2）呈对称后的L形。
4.根据权利要求1所述的片式半导体器件，其特征在于：所述第一贴片基岛（1-1）与第一引脚（1-2）的衔接处有第一折弯段（1-3），且第一折弯段（1-3）被包覆在绝缘胶壳（4）内；所述第二贴片基岛（2-1）与第二引脚（2-2）的衔接处有第二折弯段（2-3），且第二折弯段（2-3）被包覆在绝缘胶壳（4）内。
5.根据权利要求1所述的片式半导体器件，其特征在于：所述导电焊接层（5）是由焊片、焊膏或者导电胶形成的导电焊接层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520562836.0U CN204885145U (zh) | 2015-07-30 | 2015-07-30 | 片式半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520562836.0U CN204885145U (zh) | 2015-07-30 | 2015-07-30 | 片式半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204885145U true CN204885145U (zh) | 2015-12-16 |
Family
ID=54829490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520562836.0U Active CN204885145U (zh) | 2015-07-30 | 2015-07-30 | 片式半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204885145U (zh) |
-
2015
- 2015-07-30 CN CN201520562836.0U patent/CN204885145U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102842549B (zh) | 四方扁平无引脚的功率mosfet封装体 | |
| CN202616429U (zh) | 铜铝接线端子 | |
| CN204885145U (zh) | 片式半导体器件 | |
| CN204289467U (zh) | 一种半导体二极管结构 | |
| CN203733839U (zh) | Cob光源模块 | |
| CN203589042U (zh) | 一种轴向二极管 | |
| CN204792454U (zh) | 一种片式固体电解质钽电容器的引线框架结构 | |
| CN104617073A (zh) | 用于小信号的二极管器件 | |
| CN204029816U (zh) | 一种贴片式二极管 | |
| CN201838584U (zh) | 封装三极管 | |
| CN203839407U (zh) | 贴片式二极管 | |
| CN206022120U (zh) | 电容器焊接母排分体结构 | |
| CN205790795U (zh) | 一种插线板 | |
| CN205944003U (zh) | 一种高压电力电容器一体式片状内熔丝 | |
| CN201549493U (zh) | 一种微型二极管钼电极引线结构 | |
| CN203386741U (zh) | 一种引脚框架 | |
| CN204926956U (zh) | 低感大功率电感 | |
| CN202977120U (zh) | 一种变压器引线t形连接板结构 | |
| CN204732398U (zh) | 引线电极结构、框架及电子器件 | |
| CN203746833U (zh) | 在功率半导体封装中使用的焊接用信号引线 | |
| CN201655810U (zh) | 微型贴片二极管 | |
| CN204255284U (zh) | 一种自带端子应变计 | |
| CN205335249U (zh) | 半导体分立器件封装的薄框架结构 | |
| CN204088296U (zh) | 一种芯片电极引出的铜跳片 | |
| CN202758879U (zh) | 一种改进型引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 213022 Changzhou, North New District, Jiangsu Yangtze River Road, No. 19 Patentee after: Changzhou Galaxy century microelectronics Limited by Share Ltd Address before: 213022 Changzhou, North New District, Jiangsu Yangtze River Road, No. 19 Patentee before: Changzhou Galaxy Century Micro-Electronics Co., Ltd. |