CN203910849U - 发光模块结构 - Google Patents

发光模块结构 Download PDF

Info

Publication number
CN203910849U
CN203910849U CN201420234126.0U CN201420234126U CN203910849U CN 203910849 U CN203910849 U CN 203910849U CN 201420234126 U CN201420234126 U CN 201420234126U CN 203910849 U CN203910849 U CN 203910849U
Authority
CN
China
Prior art keywords
pin
light emitting
emitting module
exposed
module structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420234126.0U
Other languages
English (en)
Inventor
陈立敏
林明宪
吴晋安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
I-CHIUN PRECISION ELECTRIC INDUSTRY (CHINA) Co Ltd
Original Assignee
I-CHIUN PRECISION ELECTRIC INDUSTRY (CHINA) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by I-CHIUN PRECISION ELECTRIC INDUSTRY (CHINA) Co Ltd filed Critical I-CHIUN PRECISION ELECTRIC INDUSTRY (CHINA) Co Ltd
Priority to CN201420234126.0U priority Critical patent/CN203910849U/zh
Application granted granted Critical
Publication of CN203910849U publication Critical patent/CN203910849U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

一种发光模块结构,其包含一绝缘座体、二导电架及一导电承载架。绝缘座体具有一顶面以及环绕顶面的多个侧面,顶面上开设有一凹槽。二导电架埋设于绝缘座体之内,各导电架分别具有一接线部以及一第一导接脚,该些接线部裸露于该凹槽内,各第一导接脚则凸露于任一侧面。导电承载架埋设于绝缘座体之内,导电承载架具有一承载部以及自承载部延伸的一连接部,承载部裸露于凹槽内,连接部则裸露于顶面。其藉由连接部以供一罩盖设置于其上,藉此能够遮罩凹槽以避免尘埃落入。

Description

发光模块结构
技术领域
本实用新型涉及一种导线架,尤其涉及一种可供设置罩盖的发光模块结构。
背景技术
一般的发光芯片多封装设置在一导线架上,发光芯片一般会以固化的透光胶包覆而封装在导线架。发光芯片藉由此导线架设置在一电路板上,并且藉由此导线架电性连接电路板,因此能够通过电路板对发光芯片以驱动发光芯片发光。
现有的导线架对于发光芯片无其他保护机制,因此当空气中的尘埃沾附到透光胶便会干涉发光芯片发射光线。
实用新型内容
本实用新型的主要目的,在于提供一种可供设置罩盖的发光模块结构。
为达上述目的,本实用新型提供一种发光模块结构,其包含:
一绝缘座体,该绝缘座体具有一顶面以及环绕该顶面的多个侧面,该顶面上开设有一凹槽;
二导电架,埋设于该绝缘座体之内,各该导电架分别具有一接线部以及一第一导接脚,该些接线部裸露于该凹槽内,各该导接脚则凸露于任一该侧面;及
一导电承载架,埋设于该绝缘座体之内,该导电承载架具有一承载部以及自该承载部延伸的一连接部,该承载部裸露于该凹槽内,该连接部则裸露于该顶面。
较佳地,上述的发光模块结构,其中该承载部凹陷而形成一载盘。
较佳地,上述的发光模块结构,其中各该第一导接脚分别位于各该导电架的其中一末端。
较佳地,上述的发光模块结构,其中该导电承载架包含自该承载部延伸的二第二导接脚,各该第二导接脚凸露于任一该侧面。
较佳地,上述的发光模块结构,其中各该第一导接脚及各该第二导接脚分别呈阶梯状曲折延伸,其中该绝缘座体具有相对于该顶面的一底面,各该第一导接脚及各该第二导接脚分别朝向该底面延伸。
较佳地,上述的发光模块结构,其中该些第二导接脚分别凸露在相对的二该侧面,该些第一导接脚凸露在相同的该侧面。
较佳地,上述的发光模块结构,其中各该第二导接脚与该些第一导接脚分别凸露在不同的该侧面,二该导电架并行配置。
较佳地,上述的发光模块结构,其中该导电承载架介于二该导电架之间。
较佳地,上述的发光模块结构,其中该承载部上设置有一发光芯片,该发光芯片与该导电架之间连接有一导线,其中该凹槽内设有包覆该发光芯片的一透光结构。
较佳地,上述的发光模块结构,其中该连接部上设置有一罩盖。
本实用新型的发光模块结构,其导电承载架构成具有裸露在其绝缘座体顶面的连接部,连接部供一罩盖设置于其上,藉此而能够遮罩凹槽以避免尘埃掉落凹槽。
以下结合附图和具体实施例对本实用新型进行详细描述,但不作为对本实用新型的限定。
附图说明
图1本实用新型较佳施例之发光模块结构的一立体示意图;
图2本实用新型较佳施例之发光模块结构的顶面示意图;
图3为图2中本实用新型较佳施例的发光模块结构的一剖视图;
图4为图2中本实用新型较佳施例的发光模块结构的另一剖视图;
图5本实用新型较佳施例的发光模块结构的另一立体示意图;
图6为图5中本实用新型较佳施例的发光模块结构的剖视图;
图7本实用新型较佳施例的发光模块结构的设置示意图。
其中,附图标记
10   发光芯片
20   导线
30   透光结构
40   罩盖
100              绝缘座体
101              顶面
102/103/104/105  侧面
106              底面
110              凹槽
210/220          导电架
211/221          接线部
212/222          第一导接脚
300              导电承载架
310              承载部
311              载盘
320              连接部
330              第二导接脚
具体实施方式
下面结合附图对本实用新型的结构原理和工作原理作具体的描述:
参阅图1至图4,本实用新型的较佳实施例提供一发光模块结构,其包含有一绝缘座体100、二导电架210/220以及一导电承载架300。
绝缘座体100为一塑胶(例如PPA)制的矩形扁平块体,其具有一顶面101、环绕于此顶面101的四个侧面102/103/104/105以及相对于此顶面101的一底面106,且顶面101上开设有一凹槽110。
各导电架210/220分别为长条状的金属条(例如铜),二导电架210/220埋设于绝缘座体100之内且此二导电架210/220为并行配置。各导电架210/220分别具有一接线部211/221以及一第一导接脚212/222,接线部211/221位于各导电架210/220的一侧表面上,第一导接脚212/222则是位于各导电架210/220的其中一末端。该些接线部211/221裸露于凹槽110内,各第一导接脚212/222可凸露于任一侧面102/103/104/105,于本实施例中该些第一导接脚212/222凸露在相同的侧面101上。
导电承载架300为金属片(例如铜),其埋设于绝缘座体100之内且介于二导电架210/220之间。导电承载架300具有一承载部310、自承载部310延伸的一连接部320以及自承载部310延伸的二第二导接脚330。承载部310为片状,承载部310的其中一面裸露于凹槽110内,且该面凹陷而形成一载盘311。连接部320则裸露于顶面101。各第二导接脚330分别凸露在绝缘座体100相对的二侧面102/103上,且各第二导接脚330与该些第一导接脚212/222分别凸露在绝缘座体100不同的侧面102/103/104上。
前述的各第一导接脚212/222及各第二导接脚330分别呈阶梯状朝向绝缘座体100的底面106曲折延伸。
参阅图5及图6,本实用新型的发光模块结构,其导电承载架300的载盘311之内设置有一发光芯片10,发光芯片10与二导电架210/220之间分别藉由一导线20而电性连接,且各导线20较佳地分别连接在各导电架210/220的接线部211/221上,其中发光芯片10可以是发光二极体芯片或雷射芯片。绝缘座体100上的凹槽110填注有透光胶,透光胶固化后形成一透光结构30而包覆发光芯片10。本实用新型的导线架能够藉由第一导接脚212/222以及第二导接脚330对发光芯片供电以驱动发光芯片10发光。
参阅图7,本实用新型的发光模块结构,其导电承载架300构成具有裸露在其绝缘座体100顶面101的连接部320,连接部320供一罩盖40焊接设置于其上,藉此而能够遮罩凹槽110以避免尘埃掉落凹槽110沾附于透光结构30而影响发光芯片10的作用。
当然,本实用新型还可有其它多种实施例,在不背离本实用新型精神及其实质的情况下,熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形,但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (10)

1.一种发光模块结构,其特征在于,包含:
一绝缘座体,该绝缘座体具有一顶面以及环绕该顶面的多个侧面,该顶面上开设有一凹槽;
二导电架,埋设于该绝缘座体之内,各该导电架分别具有一接线部以及一第一导接脚,该些接线部裸露于该凹槽内,各该导接脚则凸露于任一该侧面;及
一导电承载架,埋设于该绝缘座体之内,该导电承载架具有一承载部以及自该承载部延伸的一连接部,该承载部裸露于该凹槽内,该连接部则裸露于该顶面。
2.根据权利要求1所述的发光模块结构,其特征在于,该承载部凹陷而形成一载盘。
3.根据权利要求1所述的发光模块结构,其特征在于,各该第一导接脚分别位于各该导电架的其中一末端。
4.根据权利要求1所述的发光模块结构,其特征在于,该导电承载架包含自该承载部延伸的二第二导接脚,各该第二导接脚凸露于任一该侧面。
5.根据权利要求4所述的发光模块结构,其特征在于,各该第一导接脚及各该第二导接脚分别呈阶梯状曲折延伸,其中该绝缘座体具有相对于该顶面的一底面,各该第一导接脚及各该第二导接脚分别朝向该底面延伸。
6.根据权利要求4所述的发光模块结构,其特征在于,该些第二导接脚分别凸露在相对的二该侧面,该些第一导接脚凸露在相同的该侧面。
7.根据权利要求6所述的发光模块结构,其特征在于,各该第二导接脚与该些第一导接脚分别凸露在不同的该侧面,二该导电架并行配置。
8.根据权利要求7所述的发光模块结构,其特征在于,该导电承载架介于二该导电架之间。
9.根据权利要求1所述的发光模块结构,其特征在于,该承载部上设置有一发光芯片,该发光芯片与该导电架之间连接有一导线,其中该凹槽内设有包覆该发光芯片的一透光结构。
10.根据权利要求1所述的发光模块结构,其特征在于,该连接部上设置有一罩盖。
CN201420234126.0U 2014-05-08 2014-05-08 发光模块结构 Expired - Fee Related CN203910849U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420234126.0U CN203910849U (zh) 2014-05-08 2014-05-08 发光模块结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420234126.0U CN203910849U (zh) 2014-05-08 2014-05-08 发光模块结构

Publications (1)

Publication Number Publication Date
CN203910849U true CN203910849U (zh) 2014-10-29

Family

ID=51785099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420234126.0U Expired - Fee Related CN203910849U (zh) 2014-05-08 2014-05-08 发光模块结构

Country Status (1)

Country Link
CN (1) CN203910849U (zh)

Similar Documents

Publication Publication Date Title
JP2015076612A5 (zh)
EP2377173A4 (en) ALIGNMENT MULTIPLE MIXER PACKAGE
TW200715610A (en) Light-emitting diode and method for fabrication thereof
EP2120518A3 (en) Circuit substrate and light emitting diode package
US20110241039A1 (en) Pre-molded support mount of lead frame-type for led light module
US8853733B2 (en) Light emitting diode package and method for manufacturing the same
CN104752369A (zh) 光电元件模组
US9041022B2 (en) Light emitting diode package and method for manufacturing the same
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
CN203910849U (zh) 发光模块结构
CN106097907A (zh) 一种用于led显示屏的防水、防尘cob灯条屏
JP2014192313A5 (ja) Led発光装置の製造方法及びled発光装置
CN205211751U (zh) 邻近传感器以及电子设备
CN103606545A (zh) 一种led软板光源模组及其制造方法
CN103047575B (zh) 发光二极管灯条及其制造方法
US10468337B2 (en) Package for an electronic component, electronic component and electronic arrangement
TWI476885B (zh) 導電架料帶、導電架料帶與絕緣殼體的組合以及應用該組合的發光二極體模組
CN103904552A (zh) 投影用激光芯片封装结构
US10971433B2 (en) Surface mounted type leadframe and photoelectric device with multi-chips
CN103715341B (zh) 一种发光二极管灯条
KR101294714B1 (ko) 발광 장치용 리드 프레임 원판 및 이를 이용한 발광 장치 제조 방법
CN103178191B (zh) 发光二极管
CN203967085U (zh) 一种led显示单元及使用其的显示装置
CN205881369U (zh) 一种用于led显示屏的防水、防尘cob灯条屏
KR20150062343A (ko) 측면 발광 다이오드 패키지

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

Termination date: 20210508

CF01 Termination of patent right due to non-payment of annual fee