CN203883926U - V-by-One接口 高速图像采集卡 - Google Patents

Abstract

一种新型V-by-One接口高速图像采集卡，通过对液晶电视生产线上待测板的V-by-One信号实时采集，并转换成BMP图像，在读写控制模块的控制下，通过DDR2总线将所述BMP图像传至计算机缓存，通过软件将缓存中的内容读取出来，用以实现将显示在液晶屏幕上的V-by-One图像数据采集并转换成BMP图像，实现自动化测控使用。其可广泛应用于工业液晶电视生产线，通过计算机采集对比图像，代替传统手工检测图像的检测工艺，大大提高效率，降低劳动成本。

Description

V-by-One接口 高速图像采集卡

技术领域

本实用新型涉及液晶电视领域中的视频信号采集技术，具体涉及一种将将液晶电视主板或液晶显示器主板输出的V-by-One信号采集并转换成位图数据并通过PCIE X4接口将图像数据上传至计算机供分析处理的视频图像采集装置。 

背景技术

随着科技的进步，时代的发展，数字化时代的到来，数字化液晶电视已经普及到千家万户，液晶电视的生产量也在这几年成一种几何式的爆发式增长。 

生产量的提高势必要求生产厂商不断扩大生产规模，提高生产效率，增加劳动力投入，尤其近几年，国内劳动力成本逐年快速增长，这样也势必带来了生产成本的大大增加，而现在市场上的数字液晶电视，品牌繁多，功能丰富，竞争激烈，各个厂商之间都纷纷压低售价以换取更大市场。售价的降低而生产成本的增长，就带来了极大的矛盾，因此需要有一种方法能够提高生产效率，减少劳动力投入，降低生产成本。 

此外传统电视机生产出厂前的检测采用人工肉眼识别，由于各个员工的责任心，及判别标准都存在很大差异，因此检测结果存在很大的主观性和波动性，对于产品质量的标准化形成很大障碍。 

因此，急需一种高效可靠的液晶电视自动测试设备，来解决这个矛盾，用以降低劳动成本，提高劳动效率。而液晶电视自动测试设备的关键在于，采集V-BY-ONE信号并转换成图片信号提供给计算机分析。目前尚未见用以实现将V-BY-ONE采集并转换成BMP位图传输至计算机的设备。 

实用新型内容

本实用新型旨在提供一种V-BY-ONE图像信号采集转换装置，用以实现将显示在液晶屏幕上的V-BY-ONE图像数据采集并转换成BMP图像传输至工控计算机，用于实现自动化测控使用。 

为了实现上述目的，本实用新型的基本思路为：将采集到的V-BY-ONE信号，存储在FIFO中，当存满一帧时，触发中断将数据通过发送引擎发送至计算机PCI总线上。其所采用的技术方案为： 

一种用于将液晶电视机芯板上的V-BY-ONE信号接口的图像信号采集并转成BMP图片上传至计算机的装置，该图像采集装置包括：V-BY-ONE信号采集模块，所述V-BY-ONE采集模块的输入端设置有V-BY-ONE差分信号输入端口；所述V-BY-ONE差分信号输入端口连接在所述V-BY-ONE信号接口上；在所述V-BY-ONE信号采集模块的输出端设置有一个视频数据传输端口；所述视频数据传输端口连接在DDR2读写端口的一端上，在所述DDR2读写端口的另一端连接有数据FIFO单元，所述数据FIFO单元的另一端接在PCIE数据发送引擎的输入端，所述PCIE数据发送引擎的输出端接在计算机PCIE X4接口上，所述数据FIFO单元在在DDR2SDRAM读写控制模块的控制下，通过所述PCIE数据发送引擎将数据传输至计算机PCIE总线上。所述PCIE总线将数据以BMP格式写入到计算机内存中，所述计算机内存中的BMP图像被应用程序读取并处理。 

本实用新型具有如下优点： 

1、PCIe4X接口，数据传输速率2000MB/s； 

2、支持JEIDA、VESA格式，8Bit(4对数据线)、10Bit(5对数据线)数据位深，单组、双组、四组(最大24对数据线、4对时钟线)数据格式的V-BY-ONE信号采集；支持3840*2160，最高支持120Hz帧频的V-BY-ONE视频图像采集；支持1366*768，帧频60Hz的V-BY-ONE视频图像采集； 

3、支持3D四通道(四组)道最高120Hz V-BY-ONE视频图像的采集，支持偏光式3D和快门式3D，并根据3D同步信号将左右眼分开存储； 

具有场频(VFQ)、总行数(VTT)、有效行数(VDE)、行总像素数(HTT)、行有效像素(HDE)等参数的测试功能； 

4、可在3840*2160、120Hz帧频下连续采集上传16帧图像；最高支持3840*2160格式，120Hz 帧频(非3D模式)下连续采集上传16帧图像。 

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，并不构成对本实用新型的不但限定，在附图中： 

图1为本实用新型的结构图。 

图2为本实用新型的参数设置流程图。 

图3为本实用新型的数据采集流程图。 

图4为本实用新型的数据传输流程图。 

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。 

参见图1所示，本实用新型提出的新型V-BY-ONE图像信号采集转换装置，包括V-BY-ONE信号采集模块、DDR2SDRAM读写控制模块、数据FIFO、系统控制寄存器、PCIE数据发送引擎、PCIE数据接收引擎和PCIE数据DMA传输引擎，V-BY-ONE采集模块采用FPGA的SerDes解串模块，将7∶1V-BY-ONE总线的图像数据转换为并行数据，保存到DDR2SDRAM中，DDR2SDRAM读写控制模块分为读端口和写端口。写端口将解串模块生成的数据进行缓存，写入到外部DDR2中；读端口从外部DDR2中读取数据，供PCIe端口传输至计算机内存，数据FIFO用于同步不同速度模块间的数据传输，系统控制寄存器控制各模块的工作状态，包括对V-BY-ONE采集模块的信号格式、启动停止控制等，对DDR2SDRAM读写控制模块的读写地址、数据长度等，对PCIE数据DMA传输引擎的启动停止控制、被写入的计算机内存地址的控制等，PCIe数据接收引擎接收来自计算机的控制指令，并按指令要求进行动作，将结果通过PCIe数据发送引擎发送给计算机，PCIE数据DMA传输引擎完成大数据量的传输，将外部DDR2内存的数据通过DDR2SDRAM读端口读出来，通过PCIe总线写入到计算机的内存。 

参见图2所示，本新型V-BY-ONE图像信号采集转换装置的参数设置流程。在系统非复位状态且PCIe总线链接正常时，接受引擎接收来自计算机的控制指令，并将参数写入到控制寄存器。 

参见图3所示，描述了本新型V-BY-ONE图像信号采集转换装置的数据采集流程。当系统控制寄存器中的采集启动位被设置为后采集启动。系统将采集到的数据存储的DDR2SDRAM的环形缓冲区中，数据慢一帧后环形缓冲区的地址递加，数据写入下一个环形缓冲区，每个环形缓冲区存储一帧的数据。 

参见图4所示，展示了本新型V-BY-ONE图像信号采集转换装置将数据写入到计算机内存的流程。数据上传采用DMA方式进行，很少占用计算机的CPU资源，传输速度快。首先计算机进行内存分配，然后将分配到的内存地址写入采集卡控制寄存器；同时计算机读取当前缓冲区的地址，计算出需要被读取的图像所在的环形缓冲区的地址，并将地址写入到采集卡的控制寄存器；接着计算机通过向采集卡发控制指令启动DMA传输；采集卡从DDR2SDRAM中读取数据写入到计算机的内存中，直至完成。 

Claims (2)

1.V-by-One接口高速图像采集卡，其特征在于： 

所述V-BY-ONE信号采集模块、DDR2SDRAM读写控制模块、数据FIFO、系统控制寄存器、PCIE数据发送引擎、PCIE数据接收引擎和PCIE数据DMA传输引擎，所述V-BY-ONE采集模块的输入端设置有V-BY-ONE差分信号输入端口；所述V-BY-ONE差分信号输入端口连接在所述V-BY-ONE信号接口上；在所述V-BY-ONE信号采集模块的输出端设置有一个视频数据传输端口；所述视频数据传输端口连接在DDR2读写端口的一端上，在所述DDR2读写端口的另一端连接有数据FIFO单元，所述数据FIFO单元的另一端接在PCIE数据发送引擎的输入端，所述PCIE数据发送引擎的输出端接在计算机PCIE X4接口上，所述数据FIFO单元在在DDR2SDRAM读写控制模块的控制下，通过所述PCIE数据发送引擎将数据传输至计算机PCIE总线上。 

2.根据权利要求1所述的V-by-One接口高速图像采集卡，其特征在于：V-BY-ONE采集模块采用FPGA的SerDes解串模块。