CN203732657U - 用于sot23芯片测试的pcb测试板 - Google Patents

用于sot23芯片测试的pcb测试板 Download PDF

Info

Publication number
CN203732657U
CN203732657U CN201420139171.8U CN201420139171U CN203732657U CN 203732657 U CN203732657 U CN 203732657U CN 201420139171 U CN201420139171 U CN 201420139171U CN 203732657 U CN203732657 U CN 203732657U
Authority
CN
China
Prior art keywords
pcb
holes
sot23
group
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420139171.8U
Other languages
English (en)
Inventor
王锐
柳虎
周维树
邱勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Advanced Power Semiconductor Co Ltd
Original Assignee
Chengdu Advanced Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Advanced Power Semiconductor Co Ltd filed Critical Chengdu Advanced Power Semiconductor Co Ltd
Priority to CN201420139171.8U priority Critical patent/CN203732657U/zh
Application granted granted Critical
Publication of CN203732657U publication Critical patent/CN203732657U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

本实用新型公开了一种用于SOT23芯片测试的PCB测试板,包括PCB板,所述PCB板上设有用于连接SOT23芯片的呈三角形分布的三个通孔,该三角形分布的三个通孔构成一组通孔,所述PCB板上有多组通孔,多组通孔在PCB板上从上至下分布多行且每一行互相平行;所述PCB板上每个通孔内壁设有导电层,每组通孔下方均设有三个焊点,每组通孔下方的三个焊点通过PCB板表面的铜导线分别与该组的三个通孔电连接,所有焊点再分别通过PCB板表面另外的铜导线连接到测试接口。本实用新型可同时测试若干SOT23芯片,对芯片进行统一集成批次测试,测试效率大大提高。

Description

用于SOT23芯片测试的PCB测试板
技术领域
本实用新型涉及半导体芯片测试领域,特别涉及一种用于SOT23芯片测试的PCB测试板。 
背景技术
目前对SOT23半导体芯片进行测试时,通过人工连线一个个将芯片(SOT23芯片)的相应引脚与测试仪器连接,再使用测试仪器对芯片的各种电性能参数进行测试记录,逐一单独测试,测试效率低下。 
实用新型内容
本实用新型的目的在于克服现有技术中所存在的上述不足,提供一种测试效率高的用于SOT23芯片测试的PCB测试板。 
为了实现上述发明目的,本实用新型采用的技术方案是: 
一种用于SOT23芯片测试的PCB测试板,包括PCB板,所述PCB板上设有用于连接SOT23芯片的呈三角形分布的三个通孔,该三角形分布的三个通孔构成一组通孔,所述PCB板上有多组通孔,多组通孔在PCB板上从上至下分布多行且每一行互相平行;所述PCB板上每个通孔内壁设有导电层,每组通孔下方均设有三个焊点,每组通孔下方的三个焊点通过PCB板表面的铜导线分别与该组的三个通孔电连接,所有焊点再分别通过PCB板表面另外的铜导线连接到测试接口。
优选的,所述导电层为金属导电层。 
进一步的,所述金属导电层为铜导电层。 
优选的,所述测试接口为排针接口。 
与现有技术相比,本实用新型的有益效果:  
本实用新型的PCB测试板上设有用于连接SOT23芯片的呈三角形分布的三个通孔,该三角形分布的三个通孔构成一组通孔,所述PCB板上有多组通孔,多组通孔在PCB板上从上至下分布多行且每一行互相平行;所述PCB板上每个通孔内壁设有导电层,每组通孔下方均设有三个焊点,每组通孔下方的三个焊点通过PCB板表面的铜导线分别与该组的三个通孔电连接,所有焊点再分别通过PCB板表面另外的铜导线连接到测试接口。测试时将多个SOT23芯片的对应引脚插入每组的三个通孔中,再通过测试接口将测试电路板与测试仪器连接,可同时测试若干SOT23芯片,对芯片进行统一集成批次测试,测试效率大大提高。
附图说明:
图1是本实用新型实施例中的结构示意图。
具体实施方式
下面结合具体实施方式对本实用新型作进一步的详细描述。但不应将此理解为本实用新型上述主题的范围仅限于以下的实施例,凡基于本实用新型内容所实现的技术均属于本实用新型的范围。 
如图1所示的用于SOT23芯片测试的PCB测试板,包括PCB板1,所述PCB板1上设有用于连接SOT23芯片的呈三角形分布的三个通孔2,该三角形分布的三个通孔2构成一组通孔,所述PCB板1上有多组通孔,多组通孔在PCB板1上从上至下分布多行且每一行互相平行,本实施例中以9行为例说明,具体可根据情况来设置,本实用新型对此不作限定。所述PCB板1上每个通孔内壁设有导电层(图未示),每组通孔下方均设有三个焊点3,每组通孔2下方的三个焊点3通过PCB板1表面的铜导线(图未示)分别与该组的三个通孔2电连接,所有焊点3再分别通过PCB板1表面另外的铜导线(图未示)连接到测试接口4。图1中未示出的铜导线为PCB板1表面互相隔离的走线,本领域技术人员根据本实用新型的文字教导知晓如何实现上述电路连接。优选的,所述导电层为金属导电层,所述金属导电层为铜导电层。所述测试接口4为排针接口。 
测试时将多个SOT23芯片的对应引脚插入PCB板1上每组的三个通孔2中,SOT23芯片引脚也呈三角形分布,该PCB板1上的呈三角形分布的三个通孔2与引脚大小适配,插入后即实现被测芯片与电路的连接,再通过测试接口4将测试电路板与测试仪器(如曲线跟踪仪)连接,可同时测试若干SOT23芯片,如电性能参数测试等,对芯片进行统一集成批次测试,测试效率大大提高。 
上面结合附图对本实用新型的具体实施方式进行了详细说明,但本实用新型并不限制于上述实施方式,在不脱离本申请的权利要求的精神和范围情况下,本领域的技术人员可以作出各种修改或改型。 

Claims (4)

1.一种用于SOT23芯片测试的PCB测试板,包括PCB板,其特征在于,所述PCB板上设有用于连接SOT23芯片的呈三角形分布的三个通孔,该三角形分布的三个通孔构成一组通孔,所述PCB板上有多组通孔,多组通孔在PCB板上从上至下分布多行且每一行互相平行;所述PCB板上每个通孔内壁设有导电层,每组通孔下方均设有三个焊点,每组通孔下方的三个焊点通过PCB板表面的铜导线分别与该组的三个通孔电连接,所有焊点再分别通过PCB板表面另外的铜导线连接到测试接口。
2.根据权利要求1所述的用于SOT23芯片测试的PCB测试板,其特征在于,所述导电层为金属导电层。
3.根据权利要求2所述的用于SOT23芯片测试的PCB测试板,其特征在于,所述金属导电层为铜导电层。
4.根据权利要求1所述的用于SOT23芯片测试的PCB测试板,其特征在于,所述测试接口为排针接口。
CN201420139171.8U 2014-03-24 2014-03-24 用于sot23芯片测试的pcb测试板 Expired - Fee Related CN203732657U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420139171.8U CN203732657U (zh) 2014-03-24 2014-03-24 用于sot23芯片测试的pcb测试板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420139171.8U CN203732657U (zh) 2014-03-24 2014-03-24 用于sot23芯片测试的pcb测试板

Publications (1)

Publication Number Publication Date
CN203732657U true CN203732657U (zh) 2014-07-23

Family

ID=51202719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420139171.8U Expired - Fee Related CN203732657U (zh) 2014-03-24 2014-03-24 用于sot23芯片测试的pcb测试板

Country Status (1)

Country Link
CN (1) CN203732657U (zh)

Similar Documents

Publication Publication Date Title
MY171050A (en) Semiconductor component and method of manufacture
CN203445108U (zh) 芯片封装转接板及带有芯片封装转接板的电路板
CN203562539U (zh) 一种pcb板接线器端子
CN104638406A (zh) 插头电连接器组件
EP2432304A3 (en) Integrated overmolded interconnect tab for surface-mounted circuits
EP3151342A3 (en) Interconnect devices
CN204118319U (zh) 一种大电流板到板连接器
JP2010537187A5 (zh)
CN203732574U (zh) 一种用于sod882芯片测试的pcb测试板
CN203732657U (zh) 用于sot23芯片测试的pcb测试板
CN203732575U (zh) 一种用于芯片测试的pcb测试板
CN203745489U (zh) 一种用于sc88芯片测试的pcb测试板
CN203745603U (zh) 一种用于sod123芯片测试的pcb测试板
CN203745490U (zh) 用于sc70芯片测试的pcb测试板
CN105703100B (zh) 一种将线端与板端之间电性连接的连接器及其制造方法
CN203811771U (zh) 芯片测试装置
CN201797651U (zh) 一种设有分流铜皮的pcb板
CN103987210A (zh) 一种pcb制作方法和pcb
JP2014038091A (ja) 電気検査用治具の製造方法
CN203933699U (zh) 一种手机芯片插接结构
CN202059683U (zh) 十字贴面成型焊接结构
CN205790795U (zh) 一种插线板
CN203631462U (zh) 一种贴片自恢复保险丝的结构
CN202603032U (zh) 一种高导通性能的pcb板
CN204216375U (zh) 多功能插头转换器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

Termination date: 20160324

CF01 Termination of patent right due to non-payment of annual fee