CN203205413U - 一种集成功率晶体管的金属布局结构 - Google Patents

一种集成功率晶体管的金属布局结构 Download PDF

Info

Publication number
CN203205413U
CN203205413U CN201220719696.XU CN201220719696U CN203205413U CN 203205413 U CN203205413 U CN 203205413U CN 201220719696 U CN201220719696 U CN 201220719696U CN 203205413 U CN203205413 U CN 203205413U
Authority
CN
China
Prior art keywords
metal
metal level
flat board
integrated power
transistorized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201220719696.XU
Other languages
English (en)
Inventor
徐鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Application granted granted Critical
Publication of CN203205413U publication Critical patent/CN203205413U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种集成功率晶体管的金属布局结构。所述集成功率晶体管的金属布局结构包括：第一金属层，第二金属层和第三金属层，其中所述第一金属层通过通孔连接至第二金属层；所述第二金属层通过超级通孔连接至第三金属层。本申请公开的集成功率晶体管的金属布局结构减小了金属连接阻抗，提高了系统性能。

Description

一种集成功率晶体管的金属布局结构
技术领域
本实用新型涉及一种功率晶体管，更具体地说，本实用新型涉及一种集成功率晶体管的金属布局结构。
背景技术
在低电压大电流的开关稳压器中，功率晶体管导通阻抗的20％由晶体管单元与封装引脚间的金属连接所产生。因此，为提高系统性能，减小金属连接阻抗显得非常重要。现有技术采用四层或者四层以上金属层来减小金属连接阻抗。然而，这种技术增加了成本。
图1示意性地示出了现有采用三层金属层的集成电路结构10的立体图。如图1所示，集成电路结构10包括衬底20、第一传导层30、在第一传导层30之上的第二传导层40、在第二传导层40之上的第三传导层50，其中第一传导层30直接形成在衬底20上。集成电路结构10还包括在第一传导层30和第二传导层40之间的介电层和在第二传导层40和第三传导层50之间的介电层。
第一传导层30包括第一区域32a和第二区域32b；第一区域32a包括第一传导片34a，在第一传导片34a上嵌有多个间隔孔径36a，以及在形成在间隔孔径36a内的传导岛38a。相应的，第二区域32b包括第二传导片34b，在第二传导片34b上嵌有多个间隔孔径36b，以及形成在间隔孔径36b内的传导岛38b。
集成电路结构10的电气岛通过短的垂直互联耦接至第二传导层的传导平板，而第一传导层的连续金属片通过长的垂直互联耦接至第三传导层的传导平板。但是，由于传导岛38a的尺寸非常小，上述互联也相当小，因此只能使用薄的传导层(如第一传导层30的厚度为0.5μm、第二传导层40的厚度为0.5μm，第三传导层的厚度为3μm)，使得阻抗仍旧很高。并且集成电路结构10仍旧具有高的寄生阻抗，产生了额外的功耗，从而降低了效率。
实用新型内容
因此本实用新型的目的在于解决现有技术的上述技术问题，提出一种集成功率晶体管的金属布局结构。
根据本实用新型的实施例，提出了一种集成功率晶体管的金属布局结构，包括第一金属层，第二金属层和第三金属层，其中所述第一金属层通过通孔连接至第二金属层；所述第二金属层通过超级通孔连接至第三金属层。
根据本实用新型的实施例，所述第二金属层包括：第一象棋形平板和第二象棋形平板，所述第一和第二象棋形平板各包括穿孔，所述穿孔内设置有岛。
根据本实用新型的实施例，所述第三金属层包括：第一平板和第二平板。
根据本实用新型的实施例，所述第三金属层的第一平板直接连接至其下方的第二金属层的第一象棋形平板的岛，并通过该第一平板与第二平板的边界连接至第二金属层的第二象棋形平板；所述第三金属层的第二平板直接连接至其下方的第二金属层的第二象棋形平板的岛，并通过该第二平板与第一平板的边界连接至第二金属层的第一象棋形平板。
根据本实用新型的实施例，所述第一平板和第二平板直接连接至所述集成功率晶体管的外部引脚。
根据本实用新型的实施例，所述第一平板和第二平板作为所述集成功率晶体管的部分外部引脚。
根据本实用新型的实施例，所述第一金属层包括并联的条形，所述条形分别连接至单个功率晶体管的源极区或漏极区。
根据本实用新型的实施例，所述第二金属层的第一象棋形平板连接至第一金属层条形的漏极电势，所述第二金属层的第一象棋形平板的岛连接至第一金属层条形的源极电势；所述第二金属层的第二象棋形平板连接至第一金属层条形的源极电势，所述第二金属层的第二象棋形平板的岛连接至第一金属层条形的漏极电势。
根据本实用新型的实施例，所述第三金属层包括封装层面的厚金属层。
根据本实用新型的实施例，所述第一金属层和第二金属层包括硅层面的金属层。
根据本实用新型各方面的上述集成功率晶体管的金属布局结构，减小了金属连接阻抗，提高了系统性能。
附图说明
图1示意性地示出了现有采用三层金属层的集成电路结构10的立体图；
图2示意性地示出了根据本实用新型一实施例的集成功率晶体管第一金属层M1的俯视图；
图3示意性地示出了根据本实用新型一实施例的集成功率晶体管第二金属层M2的俯视图；
图4示意性地示出了根据本实用新型一实施例的第一金属层M1至第二金属层M2的通孔连接的俯视图；
图5示意性地示出了图4所示第一金属层M1至第二金属层M2的通孔连接的局部放大图；
图6示意性地示出了根据本实用新型一实施例的集成功率晶体管第三金属层M3的俯视图；
图7示意性地示出了根据本实用新型一实施例的第二金属层M2至第三金属层M3的超级通孔连接的俯视图。
具体实施方式
下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本实用新型。在以下描述中，为了提供对本实用新型的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本实用新型。在其他实例中，为了避免混淆本实用新型，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本实用新型至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“耦接到”或“连接到”另一元件时，它可以是直接耦接或连接到另一元件或者可以存在中间元件。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图2示意性地示出了根据本实用新型一实施例的集成功率晶体管第一金属层M1的俯视图。在图2所示实施例中，第一金属层M1包括并联的条形，所述条形分别连接至单个功率晶体管的源极区或漏极区。若功率晶体管为N型功率晶体管，则条形为P型阱/衬底上的N型源极区或漏极区；若功率晶体管为P型功率晶体管，则条形为N型阱/衬底上的P型源极区或漏极区。
图3示意性地示出了根据本实用新型一实施例的集成功率晶体管第二金属层M2的俯视图。在图3所示实施例中，第二金属层M2包括两个象棋形平板：第一象棋形平板和第二象棋形平板。两个象棋形平板均包括多个穿孔。象棋形平板的穿孔内设置有岛。在一个实施例中，第二金属层M2的第一象棋形平板连接至第一金属层M1条形的漏极电势，第二金属层M2第一象棋形平板的岛连接至第一金属层M1条形的源极电势；第二金属层M2的第二象棋形平板连接至第一金属层M1条形的源极电势，第二金属层M2第二象棋形平板的岛连接至第一金属层M1条形的漏极电势。第一金属层M1和第二金属层M2的连接通过通孔，如图4所示。在一个实施例中，第一象棋形平板和第二象棋形平板具有弧形边界线。
图4示意性地示出了根据本实用新型一实施例的第一金属层M1至第二金属层M2的通孔连接的俯视图。
图5示意性地示出了图4所示第一金属层M1至第二金属层M2的通孔连接的局部放大图。
图6示意性地示出了根据本实用新型一实施例的集成功率晶体管第三金属层M3的俯视图。在一个实施例中，第三金属层M3包括封装层面的厚金属层，所述第一金属层M1和第二金属层M2包括硅层面的金属层。如第一金属层M1的厚度可能为0.5～0.6μm，第二金属层M2的厚度可能为3μm，第三金属层M3的厚度可能为10μm。
在一个实施例中，第三金属层M3包括两个平板：第一平板和第二平板。第二金属层M2和第三金属层M3之间的连接通过超级通孔，如图7所示。超级通孔的较大尺寸为第三金属层M3相对较厚的厚度提供了可能。
图7示意性地示出了根据本实用新型一实施例的第二金属层M2至第三金属层M3的超级通孔连接的俯视图。如图7所示，超级通孔分布在第二金属层M2的象棋形平板上和岛上。第二金属层M2的每个岛都包括一个超级通孔。第三金属层M3的第一平板直接连接至其下方的第二金属层M2的第一象棋形平板的岛，通过其边界(第一平板与第二平板的边界)连接至第二金属层M2的第二象棋形平板。第三金属层M3的第二平板直接连接至其下方的第二金属层M2的第二象棋形平板的岛，通过其边界(第一平板与第二平板的边界)连接至第二金属层M2的第一象棋形平板。
在一个实施例中，第三金属层M3的第一和第二平板可直接连接至集成功率晶体管的外部引脚，或者第三金属层M3的第一和第二固体平板可作为集成功率晶体管的部分外部引脚。
前述根据本实用新型多个实施例的集成功率晶体管通过硅层面的两层金属层和封装层面的一层厚金属层，减小了金属连接阻抗。不同于现有技术，前述根据本实用新型多个实施例的集成功率晶体管的第一金属层和第二金属层通过通孔连接，其第二金属层和第三金属层通过超级通孔连接。所述超级通孔的大尺寸为第三金属层的厚度提供了保证。通过这种互联，金属连接阻抗被大大减小，使系统性能得到了大大提高。
虽然已参照几个典型实施例描述了本实用新型，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本实用新型能够以多种形式具体实施而不脱离实用新型的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种集成功率晶体管的金属布局结构，其特征在于，所述集成功率晶体管的金属布局结构包括： 
第一金属层，第二金属层和第三金属层，其中 
所述第一金属层通过通孔连接至第二金属层； 
所述第二金属层通过超级通孔连接至第三金属层。 
2.如权利要求1所述的集成功率晶体管的金属布局结构，其特征在于，所述第二金属层包括：第一象棋形平板和第二象棋形平板，所述第一和第二象棋形平板各包括穿孔，所述穿孔内设置有岛。 
3.如权利要求2所述的集成功率晶体管的金属布局结构，其特征在于，所述第三金属层包括：第一平板和第二平板。 
4.如权利要求3所述的集成功率晶体管的金属布局结构，其特征在于，所述第三金属层的第一平板直接连接至其下方的第二金属层的第一象棋形平板的岛，并通过该第一平板与第二平板的边界连接至第二金属层的第二象棋形平板； 
所述第三金属层的第二平板直接连接至其下方的第二金属层的第二象棋形平板的岛，并通过该第二平板与第一平板的边界连接至第二金属层的第一象棋形平板。 
5.如权利要求3所述的集成功率晶体管的金属布局结构，其特征在于，所述第一平板和第二平板直接连接至所述集成功率晶体管的外部引脚。 
6.如权利要求3所述的集成功率晶体管的金属布局结构，其特征在于，所述第一平板和第二平板作为所述集成功率晶体管的部分外部引脚。 
7.如权利要求2所述的集成功率晶体管的金属布局结构，其特征在于，所述第一金属层包括并联的条形，所述条形分别连接至单个功率晶体管的源极区或漏极区。 
8.如权利要求7所述的集成功率晶体管的金属布局结构，其特征在于，所述第二金属层的第一象棋形平板连接至第一金属层条形的漏 极电势，所述第二金属层的第一象棋形平板的岛连接至第一金属层条形的源极电势； 
所述第二金属层的第二象棋形平板连接至第一金属层条形的源极电势，所述第二金属层的第二象棋形平板的岛连接至第一金属层条形的漏极电势。 
9.如权利要求1所述的集成功率晶体管的金属布局结构，其特征在于，所述第三金属层包括封装层面的减小了金属连接阻抗的金属层。 
10.如权利要求1所述的集成功率晶体管的金属布局结构，其特征在于，所述第一金属层和第二金属层包括硅层面的金属层。 
CN201220719696.XU 2011-12-28 2012-12-24 一种集成功率晶体管的金属布局结构 Expired - Fee Related CN203205413U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/339,005 2011-12-28
US13/339,005 US20130168869A1 (en) 2011-12-28 2011-12-28 Metal Layout of an Integrated Power Transistor and the Method Thereof

Publications (1)

Publication Number Publication Date
CN203205413U true CN203205413U (zh) 2013-09-18

Family

ID=48108615

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210566249XA Pending CN103066054A (zh) 2011-12-28 2012-12-24 一种集成功率晶体管的金属布局结构及其方法
CN201220719696.XU Expired - Fee Related CN203205413U (zh) 2011-12-28 2012-12-24 一种集成功率晶体管的金属布局结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210566249XA Pending CN103066054A (zh) 2011-12-28 2012-12-24 一种集成功率晶体管的金属布局结构及其方法

Country Status (2)

Country Link
US (1) US20130168869A1 (zh)
CN (2) CN103066054A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066054A (zh) * 2011-12-28 2013-04-24 成都芯源系统有限公司 一种集成功率晶体管的金属布局结构及其方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE2050244A1 (en) * 2020-03-04 2021-09-05 Powonics Ab High-current semiconductor components and systems
CN114943200B (zh) * 2022-05-26 2023-04-28 清华大学 Mosfet的自动布局方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2759493B1 (fr) * 1997-02-12 2001-01-26 Motorola Semiconducteurs Dispositif de puissance a semiconducteur
US6084266A (en) * 1998-03-02 2000-07-04 Vanguard International Semiconductor Corporation Layout of semiconductor devices to increase the packing density of a wafer
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6713823B1 (en) * 2002-03-08 2004-03-30 Volterra Semiconductor Corporation Conductive routings in integrated circuits
JP4396200B2 (ja) * 2002-10-30 2010-01-13 株式会社デンソー 半導体装置
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
US8169081B1 (en) * 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
WO2010013195A1 (en) * 2008-07-28 2010-02-04 Nxp B.V. Integrated circuit and method for manufacturing an integrated circuit
US20130168869A1 (en) * 2011-12-28 2013-07-04 Peng Xu Metal Layout of an Integrated Power Transistor and the Method Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066054A (zh) * 2011-12-28 2013-04-24 成都芯源系统有限公司 一种集成功率晶体管的金属布局结构及其方法

Also Published As

Publication number Publication date
US20130168869A1 (en) 2013-07-04
CN103066054A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
JP2007241289A5 (zh)
CN205847725U (zh) 一种改善开盖流程铜破损的软硬结合板
CN203205413U (zh) 一种集成功率晶体管的金属布局结构
CN204707343U (zh) 具有散热效果的嵌入型双面电路板
CN205212115U (zh) 一种新型fpc和硬铜板结合的叠层母排
CN205430772U (zh) 一种双面pcb电路板
CN201629908U (zh) 卡槽类电路板结构
CN202535648U (zh) 一种电路板的菲林结构
CN201813378U (zh) 基于cpci的可交换平台
CN207474866U (zh) 一种交流复合母排
CN207459967U (zh) 一种可支撑定位的层叠母排结构
JP2010183015A5 (zh)
CN104302094B (zh) 多层式电路板
CN203352940U (zh) 一种新型线路板
CN204578883U (zh) 新型柔性线路板
CN207868613U (zh) 负离子发生器的放电板
CN206022352U (zh) 封装结构
CN111479381A (zh) 柔性印刷电路板及显示装置
CN204790958U (zh) 新型防短路功能片结构
CN202818758U (zh) 印刷电路板阻抗条结构
CN102937885B (zh) 一种龙芯双路刀片服务器系统中切换显示通道的方法
CN202662631U (zh) 一种光伏板组件
CN208338019U (zh) 一种新型贴片蜂鸣器
CN201219326Y (zh) 异形电路板
CN202816918U (zh) 一种面接触式开关元件芯片

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130918

Termination date: 20181224

CF01 Termination of patent right due to non-payment of annual fee