CN202949231U - 一种智能过零投切的可控硅复合开关 - Google Patents

Abstract

本实用新型公开一种智能过零投切的可控硅复合开关，包括控制电路和可控硅复合开关，可控硅复合开关包括双向可控硅SCR、第一电磁开关K1、第二电磁开关K2和电阻R，双向可控硅SCR具有控制端G以及第一、二主端子T1、T2，且双向可控硅SCR的第一主端子T1和第二主端子T2与第一电磁开关K1的常开触点K1-1的两端相并联，第二电磁开关K2的常开触点K2-1与电阻R串联；由第二电磁开关K2的常开触点K2-1与电阻R构成的串联电路的两端并联在第一电磁开关K1的常开触点K1-1的两端。本实用新型具有在电流过零可控硅导通，且切出过程更可靠等优点。

Description

一种智能过零投切的可控硅复合开关

技术领域

本实用新型涉及一种智能过零投切的可控硅复合开关，它是用于控制电容器投切的器件，是电网无功补偿装置的重要组成部分，而投切开关元件性能的好坏对无功补偿装置的可靠性起着非常重要的作用。

背景技术

在电网改造的实施过程中，往往需要增加并联电容器无功补偿装置，对提高供电电压质量，挖掘供电设备的潜力，降低线损及节能均起到积极的作用。

早期无功补偿装置大都采用交流接触器、可控硅电子开关等投切方式，交流接触器在电容器投入和切除时会产生很大的涌流和过压，暂态的高压和投切冲击电流会导致电容器绝缘击穿、接触器触头烧损；而可控硅电子开关虽然解决了电容器投切过程中的涌流、过压、分断电弧等问题，但其散热难，需外加辅助散热器件多、结构复杂、成本高，占用空间大，两种方式补偿效果和使用寿命上都不够理想。

近年来，电力电子技术和可控硅技术的不断发展，在无功补偿装置中衍生出一种新型装置——复合开关。现有的复合开关结构是将可控硅与继电器并接，如图9所示。目前普遍认为的实现方法是：投入时，在电压过零瞬间过零触发与继电器或接触器并联的可控硅，稳定后再将继电器或接触器吸合导通；而切出时，先将可控硅导通，然后在将继电器或接触器触点断开，避免继电器或接触器断开时产生电弧，最后在电流过零点处可控硅关断，从而实现电流过零切断。

本领域普通的技术人员可知，要使可控硅导通（以单向可控硅为例），需要两个必要条件：一是在它的阳极A与阴极K之间外加正向电压，二是在它的控制极G与阴极K之间输入一个正向触发电压（俗称有个触发控制信号）。换句话说，不论是单向可控硅导通，还是双向可控硅导通，必须要满足可控硅两端有满足导通的压降和触发极有触发信号两个条件，才能实现导通的目的。现有复合开关的切断过程，是继电器或接触器K分断时，认为此时可控硅已是导通状态，所以继电器或接触器在K分断时不产生电弧。而事实是，在继电器K触点分断前的闭合状态，触点两端不形成电压，也就是，可控硅的阳极A与阴极K之间并没有形成正向电压，虽然有触发信号，但是可控硅并不能导通。这样继电器K的触点在分断时要切断工作电流，这个过程中会产生大量的电弧，特别是在复合开关中对继电器的容量选择，一般是以满足正常工作电流为准，并未完全考虑到投入和切断主电路工作电流所需的容量，所以，切断时继电器触点产生的大量电弧容易使现有结构中的复合开关的继电器触头损坏，造成复合开关工作的可靠性差，严重影响供电的质量和可靠性。

现有大部分专利仅仅描述了复合开关切除阶段的工作过程，通过以下专利加以说明。如专利号“ZL200620098117.9”，名称为“动态无功功率补偿装置”的实用新型专利，该补偿装置的补偿电路中采用了其延时时间<5秒的快速复合继电器，当可控硅导通时，其继电器常开触点也闭合，闭合时的触点电阻很小，可通过大部分电流，在通过可控硅的电流几乎等于零。这样，在导电过程中，可控硅上无压降和无发热，而且消除了谐波，从而使补偿装置在动态状态下能可靠地运行。该专利具体描述了在导电过程中，可控硅只有触发信号，但是并无压降，没有满足可控硅的导通条件，即可控硅的阳极A与阴极K之间没有压降，因此，该种结构的补偿装置在动态状态下并不能可靠地运行。

如专利号是“201220121016.4”，名称为“一种过零投切的接触器复合开关”：切除时检测电路检测到控制信号撤除，储能电容延时电路仍能继续提供必要的供电，逻辑控制欲隔离驱动电路使能可控硅，然后使继电器断开接触器线圈，接触器机械触点分断并切换为可控硅导通一段时间后，可控硅电流为零关断。专利号“201220016674.7”，名称为“分补复合开关”：切除时，可控硅先导通，然后继电器的触头分开，电流流过可控硅，经过50毫秒后，可控硅关断，电流截止，完成切除动作。

如专利号“200810050960.3”，名称为“智能编组复合开关”：切除单相电容器时，单片机根据接收到的命令，先发出交流电子开关的触发导通命令，交流电子开关便在电压过零时自动导通。专利号“200820216223.1”，名称为“一种动态无功补偿的智能复合开关”认为：切出操作时，只需先给出可控硅程序发出触发信号，再发出继电器断开的信号，延迟数十毫秒后撤掉可控硅触发信号，利用可控硅自身特性在电流过零时自行切断。专利号“201110032781.9”，名称为“一种智能复合型集成开关”：当控制器单元3接收到某一相要切断补偿电容器的指令时，启动双向可控硅驱动触发电路，使双向可控硅导通并入磁保持开关上，然后再指示开关驱动触发电路输出脉冲负电压，使开关触点转换为常开状态，最后，控制器单元指示双向可控硅驱动触发电路自动寻找过零点关闭双向可控硅，切断补充电容器。专利号“201020652595.6”，名称为“动态复合开关”：当自动无功补偿控制器要撤出某一电路电容器时，给复合开关发出撤出信号，主控制芯片接收撤除信号，即命令可控硅元件导通，延时少于1秒后使磁保持继电器失电，磁保持继电器主触点与补偿电容器断开后，补偿电容器还通过可控硅元件继续工作。延时少于1秒后，主控制芯片输出为0，光耦触发器截止，可控硅元件将在电流过零处于电容器断开，补偿电容器无涌流退出运行。

专利号“201120498683.X”，名称为“一种复合开关”：当开关电路接到主控电路发出的分闸信号时，先有大电流使双向可控硅导通，然后继电器断开，双向可控硅从满负载电流到零截止，事实上，在继电器断开前，双向可控硅并未导通。又如专利号“ZL201220121016”，名称为一种过零投切的接触器复合开关的实用新型专利中，认识到目前接触器类复合开关不能在电流过零时分断的缺陷，因此，在现有复合开关具备零电压投入功能的基础上，对控制信号进行监测，当检测到控制信号撤除时仍保证控制电路的供电，并再次接通并联的可控硅，等接触器触点完全分断后，再使可控硅零电流关断，实现了电压过零接通和电流过零分断电力电容器的功能，事实是：在这种工作状态下，接触器触点断开时，可控硅并未导通。所以接触器触点在这种状态下形成电弧是必然，也就必然会影响复合开关的可靠性。

发明内容

本实用新型的目的是：提供一种在电流过零可控硅导通，使复合开关切出过程更可靠的智能过零投切的可控硅复合开关，可以提高复合开关工作效率和使用寿命，供电质量高，可运用于频繁投切，要求响应速度和投切精度很大的场合，克服已有技术的不足。

为了达到上述目的，本实用新型的第一种技术方案是：一种智能过零投切的可控硅复合开关，包括控制电路和可控硅复合开关，而其：

a、所述可控硅复合开关包括双向可控硅SCR、第一电磁开关K1、第二电磁开关K2和电阻R，所述双向可控硅SCR具有控制端G以及第一主端子T1和第二主端子T2，且双向可控硅SCR的第一主端子T1和第二主端子T2与第一电磁开关K1的常开触点K1-1的两端相并联，第二电磁开关K2的常开触点K2-1与电阻R串联；由第二电磁开关K2的常开触点K2-1与电阻R构成的串联电路的两端并联在第一电磁开关K1的常开触点K1-1的两端；

b、所述控制电路包括CPU处理电路、可控硅驱动电路、第一电磁开关驱动电路、第二电磁开关驱动电路和投切信号电路，可控硅驱动电路的输入端、第一电磁开关驱动电路的输入端和第二电磁开关驱动电路的输入端分别与CPU处理电路相应的输出端电连接，可控硅驱动电路的输出端与双向可控硅SCR的控制端G电连接，第一电磁开关驱动电路的两个输出端分别与第一电磁开关K1的线圈KA1的两端电连接，第二电磁开关驱动电路的两个输出端分别与第二电磁开关K2的线圈KA2的两端电连接，投切信号电路的输出端与CPU处理电路的输入端电连接。

在上述的第一个技术方案中，所述第一电磁开关K1和第二电磁开关K2为继电器或接触器。

在上述的第一个技术方案中，所述第一电磁开关驱动电路包括电阻R6、三极管Q3、二极管D2、第一电源端子L、N和第一继电器J1，所述电阻R6的一端与CPU处理电路的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第一继电器J1的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第一继电器J1的线圈的另一端同时接电源正极，第一继电器J1的常开触点J1-1的一端与第一电源端子L电连接，第一继电器J1的常开触点J1-1的另一端和第一电源端子N分别与第一电磁开关K1的线圈KA1的两端电连接；第二电磁开关驱动电路包括电阻R7、三极管Q4、二极管D5、第二电源端子L、N和第二继电器J2，所述电阻R7的一端与CPU处理电路的输出端电连接，电阻R7的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第二继电器J2的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第二继电器J2的线圈的另一端同时接电源正极，第二继电器J2的常开触点J2-1的一端与第二电源端子L电连接，第二继电器J2的常开触点J2-1的另一端和第二电源端子N分别与第二电磁开关K2的线圈KA2的两端电连接。 

在上述的第一个技术方案中，所述可控硅驱动电路包括电阻R1、R2、R3、R4、三极管Q1和过零触发双硅输出光耦器U0，电阻R1的一端与CPU处理电路的输出端电连接，电阻R1的另一端与三极管Q1的基极电连接，三极管Q1的集电极与过零触发双硅输出光耦器U0的第一输入端电连接，三极管Q1的发射极接地，过零触发双硅输出光耦器U0的第二输入端通过电阻R2接电源，过零触发双硅输出光耦器U0的第一输出端通过电阻R3与双向可控硅SCR的第一主端子T1电连接，过零触发双硅输出光耦器U0的第二输出端通过电阻R4与双向可控硅SCR的第二主端子T2电连接，过零触发双硅输出光耦器U0的第二输出端还与双向可控硅SCR的控制端G电连接。

在上述的第一个技术方案中，所述第一电磁开关K1为磁保持继电器；所述第一电磁开关驱动电路包括电阻R5、R6，二极管D1、D2、D3，三极管Q2、Q3，第一继电器J1以及第二继电器J2；所述电阻R5的一端与CPU处理电路的输出端电连接，电阻R5的另一端与三极管Q2的基极电连接，三极管Q2的集电极分别与二极管D1的正极以及第一继电器J1的线圈的一端电连接，三极管Q2的发射极接地，二极管D1的负极以及第一继电器J1的线圈的另一端同时接电源，第一继电器J1的1组常开常闭触点的公共端JK1-1与第一电磁开关K1的线圈KA1的一端电连接，第一继电器J1的另1组常开常闭触点的公共端JK1-2与第一电磁开关K1的线圈KA1的另一端电连接；电阻R6的一端与CPU处理电路的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第二继电器J2的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第二继电器J2的线圈的另一端同时接电源正极，二极管D3的负极与第一继电器J1的1组常开常闭触点的常闭端和第一继电器J1另1组常开常闭触点的常开端接电源JV，二极管D3的正极与第二继电器J2的常开触点J2-1的一端以及第一继电器J1的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第二继电器J2的常开触点J2-1的另一端接电源负极；所述第二电磁开关K2为磁保持继电器；所述第二电磁开关驱动电路包括电阻R8、R9，二极管D4、D5、D6，三极管Q4、Q5，第三继电器J3以及第四继电器J4；所述电阻R9的一端与CPU处理电路的输出端电连接，电阻R9的另一端与三极管Q5的基极电连接，三极管Q5的集电极分别与二极管D4的正极以及第三继电器J3的线圈的一端电连接，三极管Q5的发射极接地，二极管D4的负极以及第三继电器J3的线圈的另一端同时接电源，第三继电器J3的1组常开常闭触点的公共端JK3-1与第二电磁开关K2的线圈KA2的一端电连接，第三继电器J3的另1组常开常闭触点的公共端JK3-2与第二电磁开关K2的线圈KA2的另一端电连接；电阻R8的一端与CPU处理电路的输出端电连接，电阻R8的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第四继电器J4的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第四继电器J4的线圈的另一端同时接电源，二极管D6的负极与第一继电器J4的1组常开常闭触点的常闭端和第一继电器J4另1组常开常闭触点的常开端接电源JV，二极管D6的正极与第四继电器J4的常开触点J4-1的一端以及第三继电器J3的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第四继电器J4的常开触点J4-1的另一端接电源负极。

为了达到上述目的，本实用新型的第二种技术方案是：一种智能过零投切的可控硅复合开关，包括控制电路和可控硅复合开关，而其：

a、所述可控硅复合开关包括双向可控硅SCR、第一电磁开关K1、第二电磁开关K2和电阻R，所述双向可控硅SCR具有控制端G以及第一主端子T1和第二主端子T2，第二电磁开关K2的常开触点K2-1与电阻R串联；由第二电磁开关K2的常开触点K2-1与电阻R构成的串联电路的两端与双向可控硅SCR的第一主端子T1和第二主端子T2相并联；第一电磁开关K1的常开触点K1-1的两端并联在电阻R的两端；

b、所述控制电路包括CPU处理电路、可控硅驱动电路、第一电磁开关驱动电路、第二电磁开关驱动电路和投切信号电路，可控硅驱动电路的输入端、第一电磁开关驱动电路的输入端和第二电磁开关驱动电路的输入端分别与CPU处理电路相应的输出端电连接，可控硅驱动电路的输出端与双向可控硅的控制端G电连接，第一电磁开关驱动电路的两个输出端分别与第一电磁开关K1的线圈KA1的两端电连接，第二电磁开关驱动电路的两个输出端分别与第二电磁开关K2的线圈KA2的两端电连接，投切信号电路的输出端与CPU处理电路的输入端电连接。

在上述的第二个技术方案中，所述第一电磁开关K1和第二电磁开关K2为继电器或接触器。

在上述的第二个技术方案中，所述第一电磁开关驱动电路包括电阻R6、三极管Q3、二极管D2、第一电源端子L、N和第一继电器J1，所述电阻R6的一端与CPU处理电路的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第一继电器J1的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第一继电器J1的线圈的另一端同时接电源正极，第一继电器J1的常开触点J1-1的一端与第一电源端子L电连接，第一继电器J1的常开触点J1-1的另一端和第一电源端子N分别与第一电磁开关K1的线圈KA1的两端电连接；第二电磁开关驱动电路包括电阻R7、三极管Q4、二极管D5、第二电源端子L、N和第二继电器J2，所述电阻R7的一端与CPU处理电路的输出端电连接，电阻R7的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第二继电器J2的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第二继电器J2的线圈的另一端同时接电源正极，第二继电器J2的常开触点J2-1的一端与第二电源端子L电连接，第二继电器J2的常开触点J2-1的另一端和第二电源端子N分别与第二电磁开关K2的线圈KA2的两端电连接。

在上述的第二个技术方案中，所述可控硅驱动电路包括电阻R1、R2、R3、R4、三极管Q1和过零触发双硅输出光耦器U0，电阻R1的一端与CPU处理电路的输出端电连接，电阻R1的另一端与三极管Q1的基极电连接，三极管Q1的集电极与过零触发双硅输出光耦器U0的第一输入端电连接，三极管Q1的发射极接地，过零触发双硅输出光耦器U0的第二输入端通过电阻R2接电源，过零触发双硅输出光耦器U0的第一输出端通过电阻R3与双向可控硅SCR的第一主端子T1电连接，过零触发双硅输出光耦器U0的第二输出端通过电阻R4与双向可控硅SCR的第二主端子T2电连接，过零触发双硅输出光耦器U0的第二输出端还与双向可控硅SCR的控制端G电连接。

在上述的第二个技术方案中，所述第一电磁开关K1为磁保持继电器；所述第一电磁开关驱动电路包括电阻R5、R6，二极管D1、D2、D3，三极管Q2、Q3，第一继电器J1以及第二继电器J2；所述电阻R5的一端与CPU处理电路的输出端电连接，电阻R5的另一端与三极管Q2的基极电连接，三极管Q2的集电极分别与二极管D1的正极以及第一继电器J1的线圈的一端电连接，三极管Q2的发射极接地，二极管D1的负极以及第一继电器J1的线圈的另一端同时接电源，第一继电器J1的1组常开常闭触点的公共端JK1-1与第一电磁开关K1的线圈KA1的一端电连接，第一继电器J1的另1组常开常闭触点的公共端JK1-2与第一电磁开关K1的线圈KA1的另一端电连接；电阻R6的一端与CPU处理电路的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第二继电器J2的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第二继电器J2的线圈的另一端同时接电源正极，二极管D3的负极与第一继电器J1的1组常开常闭触点的常闭端和第一继电器J1另1组常开常闭触点的常开端接电源JV，二极管D3的正极与第二继电器J2的常开触点J2-1的一端以及第一继电器J1的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第二继电器J2的常开触点J2-1的另一端接电源负极；所述第二电磁开关K2为磁保持继电器；所述第二电磁开关驱动电路包括电阻R8、R9，二极管D4、D5、D6，三极管Q4、Q5，第三继电器J3以及第四继电器J4；所述电阻R9的一端与CPU处理电路的输出端电连接，电阻R9的另一端与三极管Q5的基极电连接，三极管Q5的集电极分别与二极管D4的正极以及第三继电器J3的线圈的一端电连接，三极管Q5的发射极接地，二极管D4的负极以及第三继电器J3的线圈的另一端同时接电源，第三继电器J3的1组常开常闭触点的公共端JK3-1与第二电磁开关K2的线圈KA2的一端电连接，第三继电器J3的另1组常开常闭触点的公共端JK3-2与第二电磁开关K2的线圈KA2的另一端电连接；电阻R8的一端与CPU处理电路的输出端电连接，电阻R8的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第四继电器J4的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第四继电器J4的线圈的另一端同时接电源，二极管D6的负极与第一继电器J4的1组常开常闭触点的常闭端和第一继电器J4另1组常开常闭触点的常开端接电源JV，二极管D6的正极与第四继电器J4的常开触点J4-1的一端以及第三继电器J3的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第四继电器J4的常开触点J4-1的另一端接电源负极。

本实用新型所具有的积极效果是：采用上述结构后，由本实用新型的投切信号电路发出投入和切出信号至CPU处理电路，再由CPU处理电路处理后发出不同的控制信号分别送至可控硅驱动电路和电磁开关驱动电路中，驱动双向可控硅SCR和第一、第二电磁开关K1、K2。本实用新型在投入时由双向可控硅SCR先导通（电压过零导通），后闭合第一、第二电磁开关K1、K2；在切出时，先分断第一电磁开关K1，电流通过第二电磁开关K2的常开触点K2-1和电阻R构成的串联电路形成电压降，即双向可控硅的两个主端子之间有压降，触发双向可控硅SCR（过零时触发），双向可控硅SCR导通，此时工作电流分别通过双向可控硅SCR和第一电磁开关K1，但流经双向可控硅SCR的电流远大于流经第一电磁开关K1的电流，将第一电磁开关K1分断，双向可控硅SCR延时过零关断。整个切出过程中，第一电磁开关K1分断时不承受电流，第二电磁开关K2分断时只承担很小的电流，也就是说通过对第一电磁开关K1和第二电磁开关K2的控制，实现电磁开关在分断主电路电流前确保可控硅先导通，然后分断主电路的电磁开关触点，使主电路触点在微小电流分断，最后控制可控硅在电流过零点关断。当然，双向可控硅SCR也可以替换成由两个单向可控硅SCR1、SCR2反向并联构成的可控硅电路，所产生的积极效果与双向可控硅相同。本实用新型使得主电路在切出前能使可控硅真正实现过零导通，并在可控硅导通的状态下，分断主电路的电磁开关触点，从而彻底克服了现有技术在电磁开关分断时其触点产生大量电弧的缺陷，解决了行业现有技术中电磁开关切断主电路电流时，电磁开关触点产生大量电弧而导致复合开关工作不可靠的问题，解决了行业中目前普遍存在的认识误区，大大提高了复合开关工作的可靠性和实用性、延长了复合开关的寿命，为电容器无功补偿的投切和智能电网的建设起积极作用。

附图说明

图1为本实用新型具体实施的一种电路原理方框示意图； 

图2为本实用新型第一种具体实施的电路原理示意图；

图3为本实用新型第二种具体实施的电路原理示意图；

图4为本实用新型第三种具体实施的电路原理示意图；

图5为本实用新型第四种具体实施的电路原理示意图； 

图6为图1中投切信号电路的第二种具体实施的电路原理图；

图7为图1中投切信号电路的第三种具体实施的电路原理图；

图8为图1中可控硅驱动电路的第二种具体实施的电路原理图；

图9为现有的可控硅复合开关的电路原理示意图。

具体实施方式

以下结合附图及实施例对本实用新型作进一步的详细说明。

实施例1

如图1、2、3、6、7、8所示，一种智能过零投切的可控硅复合开关，包括控制电路1和可控硅复合开关2，所述可控硅复合开关2包括双向可控硅SCR、第一电磁开关K1、第二电磁开关K2和电阻R，所述双向可控硅SCR具有控制端G以及第一主端子T1和第二主端子T2，且双向可控硅SCR的第一主端子T1和第二主端子T2与第一电磁开关K1的常开触点K1-1的两端相并联，第二电磁开关K2的常开触点K2-1与电阻R串联；由第二电磁开关K2的常开触点K2-1与电阻R构成的串联电路的两端并联在第一电磁开关K1的常开触点K1-1的两端；所述控制电路1包括CPU处理电路1-1、可控硅驱动电路1-2、第一电磁开关驱动电路1-3、第二电磁开关驱动电路1-4和投切信号电路1-5，可控硅驱动电路1-2的输入端、第一电磁开关驱动电路1-3的输入端和第二电磁开关驱动电路1-4的输入端分别与CPU处理电路1-1相应的输出端电连接，可控硅驱动电路1-2的输出端与双向可控硅SCR的控制端G电连接，第一电磁开关驱动电路1-3的两个输出端分别与第一电磁开关K1的线圈KA1的两端电连接，第二电磁开关驱动电路1-4的两个输出端分别与第二电磁开关K2的线圈KA2的两端电连接，投切信号电路1-5的输出端与CPU处理电路1-1的输入端电连接。

本实用新型所述第一电磁开关K1和第二电磁开关K2为继电器或接触器。

如图2所示，所述第一电磁开关驱动电路1-3包括电阻R6、三极管Q3、二极管D2、第一电源端子L、N和第一继电器J1，所述电阻R6的一端与CPU处理电路1-1的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第一继电器J1的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第一继电器J1的线圈的另一端同时接电源正极，第一继电器J1的常开触点J1-1的一端与第一电源端子L电连接，第一继电器J1的常开触点J1-1的另一端和第一电源端子N分别与第一电磁开关K1的线圈KA1的两端电连接；第二电磁开关驱动电路1-4包括电阻R7、三极管Q4、二极管D5、第二电源端子L、N和第二继电器J2，所述电阻R7的一端与CPU处理电路1-1的输出端电连接，电阻R7的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第二继电器J2的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第二继电器J2的线圈的另一端同时接电源正极，第二继电器J2的常开触点J2-1的一端与第二电源端子L电连接，第二继电器J2的常开触点J2-1的另一端和第二电源端子N分别与第二电磁开关K2的线圈KA2的两端电连接。当第一电磁开关K1和第二电磁开关K2为继电器或接触器时，本实用新型所述的第一电源端子L、N和第二电源端子L、N指的是与驱动继电器的线圈或接触器线圈的电源电连接的端子。 

如图2、3所示，所述可控硅驱动电路1-2包括电阻R1、R2、R3、R4、三极管Q1和过零触发双硅输出光耦器U0，电阻R1的一端与CPU处理电路1-1的输出端电连接，电阻R1的另一端与三极管Q1的基极电连接，三极管Q1的集电极与过零触发双硅输出光耦器U0的第一输入端电连接，三极管Q1的发射极接地，过零触发双硅输出光耦器U0的第二输入端通过电阻R2接电源，过零触发双硅输出光耦器U0的第一输出端通过电阻R3与双向可控硅SCR的第一主端子T1电连接，过零触发双硅输出光耦器U0的第二输出端通过电阻R4与双向可控硅SCR的第二主端子T2电连接，过零触发双硅输出光耦器U0的第二输出端还与双向可控硅SCR的控制端G电连接。

当然，可控硅驱动电路1-2并不局限于上述描述的方式触发双向可控硅SCR导通，也可以采用如图8所示的其它方式触发双向可控硅SCR导通。

如图8所示，所述可控硅驱动电路1-2包括电压过零检测电路1-2-1、电流过零检测电路1-2-2和驱动控制电路1-2-3，所述电压过零检测电路1-2-1的输入端和电流过零检测电路1-2-2分别接三相交流电源的A相和零线，电压过零检测电路1-2-1的输出端和电流过零检测电路1-2-2分别与CPU处理电路1-1相应的输入端电连接，驱动控制电路1-2-3的输入端与CPU处理电路1-1的输出端电连接，电流过零检测电路1-2-2的2个输出端分别与双向可控硅SCR的控制端G和第二主端子T2电连接。该种方式触发双向可控硅SCR导通的工作过程是：投入时，当CPU处理电路1-1接收到电压过零检测电路1-2-1输出的过零检测信号时，且发出脉冲，导通驱动控制电路1-2-3输出脉冲信号，以控制双向可控硅SCR的导通；切出时，当CPU处理电路1-1接收到电流过零检测电路1-2-2输出的过零检测信号时，停止发出脉冲，关断驱动控制电路1-2-3输出脉冲信号，以控制双向可控硅SCR的关断。

如图3所示，所述第一电磁开关K1为磁保持继电器；所述第一电磁开关驱动电路1-3包括电阻R5、R6，二极管D1、D2、D3，三极管Q2、Q3，第一继电器J1以及第二继电器J2；所述电阻R5的一端与CPU处理电路1-1的输出端电连接，电阻R5的另一端与三极管Q2的基极电连接，三极管Q2的集电极分别与二极管D1的正极以及第一继电器J1的线圈的一端电连接，三极管Q2的发射极接地，二极管D1的负极以及第一继电器J1的线圈的另一端同时接电源，第一继电器J1的1组常开常闭触点的公共端JK1-1与第一电磁开关K1的线圈KA1的一端电连接，第一继电器J1的另1组常开常闭触点的公共端JK1-2与第一电磁开关K1的线圈KA1的另一端电连接；电阻R6的一端与CPU处理电路1-1的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第二继电器J2的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第二继电器J2的线圈的另一端同时接电源正极，二极管D3的负极与第一继电器J1的1组常开常闭触点的常闭端和第一继电器J1另1组常开常闭触点的常开端接电源JV，二极管D3的正极与第二继电器J2的常开触点J2-1的一端以及第一继电器J1的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第二继电器J2的常开触点J2-1的另一端接电源负极；所述第二电磁开关K2为磁保持继电器；所述第二电磁开关驱动电路1-4包括电阻R8、R9，二极管D4、D5、D6，三极管Q4、Q5，第三继电器J3以及第四继电器J4；所述电阻R9的一端与CPU处理电路1-1的输出端电连接，电阻R9的另一端与三极管Q5的基极电连接，三极管Q5的集电极分别与二极管D4的正极以及第三继电器J3的线圈的一端电连接，三极管Q5的发射极接地，二极管D4的负极以及第三继电器J3的线圈的另一端同时接电源，第三继电器J3的1组常开常闭触点的公共端JK3-1与第二电磁开关K2的线圈KA2的一端电连接，第三继电器J3的另1组常开常闭触点的公共端JK3-2与第二电磁开关K2的线圈KA2的另一端电连接；电阻R8的一端与CPU处理电路1-1的输出端电连接，电阻R8的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第四继电器J4的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第四继电器J4的线圈的另一端同时接电源，二极管D6的负极与第一继电器J4的1组常开常闭触点的常闭端和第一继电器J4另1组常开常闭触点的常开端接电源JV，二极管D6的正极与第四继电器J4的常开触点J4-1的一端以及第三继电器J3的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第四继电器J4的常开触点J4-1的另一端接电源负极。所述电源JV指的是驱动磁保持继电器的线圈的电源。

如图2、3所示，所述投切信号电路1-5包括按键S1、S2和电阻RS1、RS2，所述电阻RS1的一端接电源，电阻RS1的另一端分别与CPU处理电路1-1的输入端以及按键S1的一端电连接，按键S1的另一端接地；所述电阻RS2的一端接电源，电阻RS2的另一端分别与CPU处理电路1-1的输入端以及按键S2的一端电连接，按键S2的另一端接地。

当然，投切信号电路1-5并不局限于采用按键方式发出投入和切出信号，也可以采用如图6所示或者如图7所示的其它方式发出投入和切出信号。

例如图6所示，所述投切信号电路1-5包括CPU、电阻R11、R12、R13、R14、光电耦合器U3、U4，所述CPU的两个I/O口分别与电阻R11的一端、电阻R12的一端电连接，电阻R11的一端和电阻R12的一端还分别与光电耦合器U3的第一输入端和光电耦合器U4的第一输入端电连接，光电耦合器U3的第一输出端和光电耦合器U4的第一输出端分别与电阻R13的一端和电阻R14的一端电连接，所述电阻R11的另一端、电阻R12的另一端、电阻R13的另一端和电阻R14的另一端接电源，光电耦合器U3的第二输入端、第二输出端和光电耦合器U4的第二输入端、第二输出端接地，所述电阻R13的一端和电阻R14的一端还分别与CPU处理电路1-1相应的输入端电连接。其中，光电耦合器U3、U4优先选用型号为TLP-521，当然，也可以采用其它型号的光电耦合器。

又或者例如图7所示，所述投切信号电路1-5包括CPU、三极管Q、电阻R15、R16，通讯集成芯片U5、U6，CPU的输出端分别与通讯集成芯片U5相应的输入端电连接，通讯集成芯片U5的输出端与通讯集成芯片U6的输入端电连接，通讯集成芯片U6的输出端分别与电阻R15的一端和三极管Q的集电极电连接，电阻R15的另一端接电源，三极管Q的发射极接地，三极管Q的基极与电阻R16的一端电连接，通讯集成芯片U6的输出端以及电阻R16的另一端分别与CPU处理电路1-1相应的输入端电连接。其中，通讯集成芯片U5、U6优先选用MAX485通讯集成芯片，当然，也可以采用其它型号的通讯集成芯片。

实施例1使用时，以下以第一电磁开关K1和第二电磁开关K2均选用磁保持继电器为例。由于无功补偿电路或者电机驱动电路均是三相交流控制电路，因此，要选用3组可控硅复合开关，且每组可控硅复合开关的双向可控硅SCR的第一主端子T1和第二主端子T2分别与无功补偿电路或者电机驱动电路相应的连接端电连接，同时，每组可控硅复合开关的双向可控硅SCR和电磁开关K、K2分别与相应的可控硅驱动电路和电磁开关驱动电路电连接。其中，3组可控硅驱动电路中的过零触发双硅输出光耦器U0的第一输入端串联接电源，由1个过零触发双硅输出光耦器U0的第二输入端与CPU处理电路1-1的输出端电连接；或者3组可控硅驱动电路中的过零触发双硅输出光耦器U0的第一输入端分别接电源，每个过零触发双硅输出光耦器U0的第二输入端分别与CPU处理电路1-1相应的输出端电连接。

实施例1的工作过程：

第一种，如图2、3所示，按下投切信号电路1-5的按键S1或者按键S2发出投入和切出信号至CPU处理电路1-1，再由CPU处理电路1-1处理后发出不同的控制信号分别送至可控硅驱动电路1-2和第一电磁开关驱动电路1-3以及第二电磁开关1-4中，分别驱动双向可控硅SCR、第一电磁开关K1和第二电磁开关K2。在投入时由双向可控硅SCR先导通（电压过零导通），后闭合第一、第二磁保持继电器K1、K2（当然，也可以仅仅闭合第一磁保持继电器K1）；在切出时，分断第一磁保持继电器K1，（若投入时仅仅闭合第一磁保持继电器K1，则切出时先闭合第二磁保持继电器K2，再分断第一磁保持继电器K1），电流通过第二磁保持继电器K2的常开触点K2-1和电阻R构成的串联电路形成电压降，即双向可控硅SCR的第一主端子T1和第二主端子T2之间有压降，此时，触发双向可控硅SCR导通（过零时触发），工作电流绝大部分流经双向可控硅，再分断第二磁保持继电器K2，最后双向可控硅SCR断开。

第二种，如图6所示，由所述投切信号电路1-5的CPU发出投入和切出信号（高、低电平）至CPU处理电路1-1，再由CPU处理电路1-1处理后发出不同的控制信号分别送至可控硅驱动电路1-2和第一电磁开关驱动电路1-3以及第二电磁开关1-4中，分别驱动双向可控硅SCR、第一电磁开关K1和第二电磁开关K2。具体的投入和切出的工作过程与上述第一种工作过程相同，在此就不多作阐述。

第三种，如图7所示，由所述投切信号电路1-5的CPU通过通讯的方式发出投入和切出信号至CPU处理电路1-1，再由CPU处理电路1-1处理后发出不同的控制信号分别送至可控硅驱动电路1-2和第一电磁开关驱动电路1-3以及第二电磁开关1-4中，分别驱动双向可控硅SCR、第一电磁开关K1和第二电磁开关K2。具体的投入和切出的工作过程与上述第一种工作过程相同，在此就不多作阐述。

实施例2

如图1、4、5、6、7、8所示，一种智能过零投切的可控硅复合开关，包括控制电路1和可控硅复合开关2，而其：所述可控硅复合开关2包括双向可控硅SCR、第一电磁开关K1、第二电磁开关K2和电阻R，所述双向可控硅SCR具有控制端G以及第一主端子T1和第二主端子T2，第二电磁开关K2的常开触点K2-1与电阻R串联；由第二电磁开关K2的常开触点K2-1与电阻R构成的串联电路的两端与双向可控硅SCR的第一主端子T1和第二主端子T2相并联；第一电磁开关K1的常开触点K1-1的两端并联在电阻R的两端；所述控制电路1包括CPU处理电路1-1、可控硅驱动电路1-2、第一电磁开关驱动电路1-3、第二电磁开关驱动电路1-4和投切信号电路1-5，可控硅驱动电路1-2的输入端、第一电磁开关驱动电路1-3的输入端和第二电磁开关驱动电路1-4的输入端分别与CPU处理电路1-1相应的输出端电连接，可控硅驱动电路1-2的输出端与双向可控硅2-1的控制端G电连接，第一电磁开关驱动电路1-3的两个输出端分别与第一电磁开关K1的线圈KA1的两端电连接，第二电磁开关驱动电路1-4的两个输出端分别与第二电磁开关K2的线圈KA2的两端电连接，投切信号电路1-5的输出端与CPU处理电路1-1的输入端电连接。

本实用新型所述第一电磁开关K1和第二电磁开关K2为继电器或接触器。

如图4所示，所述第一电磁开关驱动电路1-3包括电阻R6、三极管Q3、二极管D2、第一电源端子L、N和第一继电器J1，所述电阻R6的一端与CPU处理电路1-1的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第一继电器J1的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第一继电器J1的线圈的另一端同时接电源正极，第一继电器J1的常开触点J1-1的一端与第一电源端子L电连接，第一继电器J1的常开触点J1-1的另一端和第一电源端子N分别与第一电磁开关K1的线圈KA1的两端电连接；第二电磁开关驱动电路1-4包括电阻R7、三极管Q4、二极管D5、第二电源端子L、N和第二继电器J2，所述电阻R7的一端与CPU处理电路1-1的输出端电连接，电阻R7的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第二继电器J2的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第二继电器J2的线圈的另一端同时接电源正极，第二继电器J2的常开触点J2-1的一端与第二电源端子L电连接，第二继电器J2的常开触点J2-1的另一端和第二电源端子N分别与第二电磁开关K2的线圈KA2的两端电连接。当第一电磁开关K1和第二电磁开关K2为继电器或接触器时，本实用新型所述的第一电源端子L、N和第二电源端子L、N指的是与驱动继电器的线圈或接触器线圈的电源电连接的端子。

如图4、5所示，所述可控硅驱动电路1-2包括电阻R1、R2、R3、R4、三极管Q1和过零触发双硅输出光耦器U0，电阻R1的一端与CPU处理电路1-1的输出端电连接，电阻R1的另一端与三极管Q1的基极电连接，三极管Q1的集电极与过零触发双硅输出光耦器U0的第一输入端电连接，三极管Q1的发射极接地，过零触发双硅输出光耦器U0的第二输入端通过电阻R2接电源，过零触发双硅输出光耦器U0的第一输出端通过电阻R3与双向可控硅SCR的第一主端子T1电连接，过零触发双硅输出光耦器U0的第二输出端通过电阻R4与双向可控硅SCR的第二主端子T2电连接，过零触发双硅输出光耦器U0的第二输出端还与双向可控硅SCR的控制端G电连接。

当然，可控硅驱动电路1-2并不局限于上述描述的方式触发双向可控硅SCR导通，也可以采用如图8所示的其它方式触发双向可控硅SCR导通。

如图8所示，所述可控硅驱动电路1-2包括电压过零检测电路1-2-1、电流过零检测电路1-2-2和驱动控制电路1-2-3，所述电压过零检测电路1-2-1的输入端和电流过零检测电路1-2-2分别接三相交流电源的A相和零线，电压过零检测电路1-2-1的输出端和电流过零检测电路1-2-2分别与CPU处理电路1-1相应的输入端电连接，驱动控制电路1-2-3的输入端与CPU处理电路1-1的输出端电连接，电流过零检测电路1-2-2的2个输出端分别与双向可控硅SCR的控制端G和第二主端子T2电连接。该种方式触发双向可控硅SCR导通的工作过程是：投入时，当CPU处理电路1-1接收到电压过零检测电路1-2-1输出的过零检测信号时，且发出脉冲，导通驱动控制电路1-2-3输出脉冲信号，以控制双向可控硅SCR的导通；切出时，当CPU处理电路1-1接收到电流过零检测电路1-2-2输出的过零检测信号时，停止发出脉冲，关断驱动控制电路1-2-3输出脉冲信号，以控制双向可控硅SCR的关断。

如图5所示，所述第一电磁开关K1为磁保持继电器；所述第一电磁开关驱动电路1-3包括电阻R5、R6，二极管D1、D2、D3，三极管Q2、Q3，第一继电器J1以及第二继电器J2；所述电阻R5的一端与CPU处理电路1-1的输出端电连接，电阻R5的另一端与三极管Q2的基极电连接，三极管Q2的集电极分别与二极管D1的正极以及第一继电器J1的线圈的一端电连接，三极管Q2的发射极接地，二极管D1的负极以及第一继电器J1的线圈的另一端同时接电源，第一继电器J1的1组常开常闭触点的公共端JK1-1与第一电磁开关K1的线圈KA1的一端电连接，第一继电器J1的另1组常开常闭触点的公共端JK1-2与第一电磁开关K1的线圈KA1的另一端电连接；电阻R6的一端与CPU处理电路1-1的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第二继电器J2的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第二继电器J2的线圈的另一端同时接电源正极，二极管D3的负极与第一继电器J1的1组常开常闭触点的常闭端和第一继电器J1另1组常开常闭触点的常开端接电源JV，二极管D3的正极与第二继电器J2的常开触点J2-1的一端以及第一继电器J1的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第二继电器J2的常开触点J2-1的另一端接电源负极；所述第二电磁开关K2为磁保持继电器；所述第二电磁开关驱动电路1-4包括电阻R8、R9，二极管D4、D5、D6，三极管Q4、Q5，第三继电器J3以及第四继电器J4；所述电阻R9的一端与CPU处理电路1-1的输出端电连接，电阻R9的另一端与三极管Q5的基极电连接，三极管Q5的集电极分别与二极管D4的正极以及第三继电器J3的线圈的一端电连接，三极管Q5的发射极接地，二极管D4的负极以及第三继电器J3的线圈的另一端同时接电源，第三继电器J3的1组常开常闭触点的公共端JK3-1与第二电磁开关K2的线圈KA2的一端电连接，第三继电器J3的另1组常开常闭触点的公共端JK3-2与第二电磁开关K2的线圈KA2的另一端电连接；电阻R8的一端与CPU处理电路1-1的输出端电连接，电阻R8的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第四继电器J4的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第四继电器J4的线圈的另一端同时接电源，二极管D6的负极与第一继电器J4的1组常开常闭触点的常闭端和第一继电器J4另1组常开常闭触点的常开端接电源JV，二极管D6的正极与第四继电器J4的常开触点J4-1的一端以及第三继电器J3的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第四继电器J4的常开触点J4-1的另一端接电源负极。所述电源JV指的是驱动磁保持继电器的线圈的电源。

如图4、5所示，所述投切信号电路1-5包括按键S1、S2和电阻RS1、RS2，所述电阻RS1的一端接电源，电阻RS1的另一端分别与CPU处理电路1-1的输入端以及按键S1的一端电连接，按键S1的另一端接地；所述电阻RS2的一端接电源，电阻RS2的另一端分别与CPU处理电路1-1的输入端以及按键S2的一端电连接，按键S2的另一端接地。

当然，投切信号电路1-5并不局限于采用按键方式发出投入和切出信号，也可以采用如图6所示或者如图7所示的其它方式发出投入和切出信号。

例如图6所示，所述投切信号电路1-5包括CPU、电阻R11、R12、R13、R14、光电耦合器U3、U4，所述CPU的两个I/O口分别与电阻R11的一端、电阻R12的一端电连接，电阻R11的一端和电阻R12的一端还分别与光电耦合器U3的第一输入端和光电耦合器U4的第一输入端电连接，光电耦合器U3的第一输出端和光电耦合器U4的第一输出端分别与电阻R13的一端和电阻R14的一端电连接，所述电阻R11的另一端、电阻R12的另一端、电阻R13的另一端和电阻R14的另一端接电源，光电耦合器U3的第二输入端、第二输出端和光电耦合器U4的第二输入端、第二输出端接地，所述电阻R13的一端和电阻R14的一端还分别与CPU处理电路1-1相应的输入端电连接。其中，光电耦合器U3、U4优先选用型号为TLP-521，当然，也可以采用其它型号的光电耦合器。

又或者例如图7所示，所述投切信号电路1-5包括CPU、三极管Q、电阻R15、R16，通讯集成芯片U5、U6，CPU的输出端分别与通讯集成芯片U5相应的输入端电连接，通讯集成芯片U5的输出端与通讯集成芯片U6的输入端电连接，通讯集成芯片U6的输出端分别与电阻R15的一端和三极管Q的集电极电连接，电阻R15的另一端接电源，三极管Q的发射极接地，三极管Q的基极与电阻R16的一端电连接，通讯集成芯片U6的输出端以及电阻R16的另一端分别与CPU处理电路1-1相应的输入端电连接。其中，通讯集成芯片U5、U6优先选用MAX485通讯集成芯片，当然，也可以采用其它型号的通讯集成芯片。

实施例2使用时，以下以第一电磁开关K1和第二电磁开关K2均选用磁保持继电器为例。由于无功补偿电路或者电机驱动电路均是三相交流控制电路，因此，要选用3组可控硅复合开关，且每组可控硅复合开关的双向可控硅SCR的第一主端子T1和第二主端子T2分别与无功补偿电路或者电机驱动电路相应的连接端电连接，同时，每组可控硅复合开关的双向可控硅SCR和电磁开关K、K2分别与相应的可控硅驱动电路和电磁开关驱动电路电连接。其中，3组可控硅驱动电路中的过零触发双硅输出光耦器U0的第一输入端串联接电源，由1个过零触发双硅输出光耦器U0的第二输入端与CPU处理电路1-1的输出端电连接；或者3组可控硅驱动电路中的过零触发双硅输出光耦器U0的第一输入端分别接电源，每个过零触发双硅输出光耦器U0的第二输入端分别与CPU处理电路1-1相应的输出端电连接。

实施例2的工作过程：

第一种，如图4、5所示，按下投切信号电路1-5的按键S1或者按键S2发出投入和切出信号至CPU处理电路1-1，再由CPU处理电路1-1处理后发出不同的控制信号分别送至可控硅驱动电路1-2和第一电磁开关驱动电路1-3以及第二电磁开关1-4中，分别驱动双向可控硅SCR、第一电磁开关K1和第二电磁开关K2。在投入时由双向可控硅SCR先导通（电压过零导通），后闭合第一、第二磁保持继电器K1、K2；在切出时，分断第一磁保持继电器K1，电流通过第二磁保持继电器K2的常开触点K2-1和电阻R构成的串联电路形成电压降，即双向可控硅SCR的第一主端子T1和第二主端子T2之间有压降，此时，触发双向可控硅SCR导通（过零时触发），工作电流绝大部分流经双向可控硅，再分断第二磁保持继电器K2，最后双向可控硅SCR断开。

第二种，如图6所示，由所述投切信号电路1-5的CPU发出投入和切出信号（高、低电平）至CPU处理电路1-1，再由CPU处理电路1-1处理后发出不同的控制信号分别送至可控硅驱动电路1-2和第一电磁开关驱动电路1-3以及第二电磁开关1-4中，分别驱动双向可控硅SCR、第一电磁开关K1和第二电磁开关K2。具体的投入和切出的工作过程与上述第一种工作过程相同，在此就不多作阐述。

第三种，如图7所示，由所述投切信号电路1-5的CPU通过通讯的方式发出投入和切出信号至CPU处理电路1-1，再由CPU处理电路1-1处理后发出不同的控制信号分别送至可控硅驱动电路1-2和第一电磁开关驱动电路1-3以及第二电磁开关1-4中，分别驱动双向可控硅SCR、第一电磁开关K1和第二电磁开关K2。具体的投入和切出的工作过程与上述第一种工作过程相同，在此就不多作阐述。

本实用新型的CPU处理电路1-1中的单片机优先选用型号为89C2051集成电路，过零触发双硅输出光耦器U0优先选用型号为MOC3061或MOC3062的过零触发双硅输出光耦器。当然，也可以采用其它的型号。

本实用新型可应用于电容补偿领域，以及需要控制电路通断的场合。

由此可知，本实用新型在切出时，可控硅SCR导通时满足了有压降和触发信号两个必要条件，电磁开关触头也不易损坏，大大提高了复合开关工作的可靠性和工作效率、延长了工作寿命，供电质量高，可运用于频繁投切，要求响应速度和投切精度很大的场合。

以上所述仅是本实用新型的优选实施方式，但是并不局限于此，应当指出：对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种智能过零投切的可控硅复合开关，包括控制电路（1）和可控硅复合开关（2），其特征在于：

a、所述可控硅复合开关（2）包括双向可控硅SCR、第一电磁开关K1、第二电磁开关K2和电阻R，所述双向可控硅SCR具有控制端G以及第一主端子T1和第二主端子T2，且双向可控硅SCR的第一主端子T1和第二主端子T2与第一电磁开关K1的常开触点K1-1的两端相并联，第二电磁开关K2的常开触点K2-1与电阻R串联；由第二电磁开关K2的常开触点K2-1与电阻R构成的串联电路的两端并联在第一电磁开关K1的常开触点K1-1的两端；

b、所述控制电路（1）包括CPU处理电路（1-1）、可控硅驱动电路（1-2）、第一电磁开关驱动电路（1-3）、第二电磁开关驱动电路（1-4）和投切信号电路（1-5）可控硅驱动电路（1-2）的输入端、第一电磁开关驱动电路（1-3）的输入端和第二电磁开关驱动电路（1-4）的输入端分别与CPU处理电路（1-1）相应的输出端电连接，可控硅驱动电路（1-2）的输出端与双向可控硅SCR的控制端G电连接，第一电磁开关驱动电路（1-3）的两个输出端分别与第一电磁开关K1的线圈KA1的两端电连接，第二电磁开关驱动电路（1-4）的两个输出端分别与第二电磁开关K2的线圈KA2的两端电连接，投切信号电路（1-5）的输出端与CPU处理电路（1-1）的输入端电连接。

2.根据权利要求1所述的智能过零投切的可控硅复合开关，其特征在于：所述第一电磁开关K1和第二电磁开关K2为继电器或接触器。

3.根据权利要求2所述的智能过零投切的可控硅复合开关，其特征在于：所述第一电磁开关驱动电路（1-3）包括电阻R6、三极管Q3、二极管D2、第一电源端子L、N和第一继电器J1，所述电阻R6的一端与CPU处理电路（1-1）的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第一继电器J1的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第一继电器J1的线圈的另一端同时接电源正极，第一继电器J1的常开触点J1-1的一端与第一电源端子L电连接，第一继电器J1的常开触点J1-1的另一端和第一电源端子N分别与第一电磁开关K1的线圈KA1的两端电连接；第二电磁开关驱动电路（1-4）包括电阻R7、三极管Q4、二极管D5、第二电源端子L、N和第二继电器J2，所述电阻R7的一端与CPU处理电路（1-1）的输出端电连接，电阻R7的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第二继电器J2的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第二继电器J2的线圈的另一端同时接电源正极，第二继电器J2的常开触点J2-1的一端与第二电源端子L电连接，第二继电器J2的常开触点J2-1的另一端和第二电源端子N分别与第二电磁开关K2的线圈KA2的两端电连接。

4.根据权利要求1所述的智能过零投切的可控硅复合开关，其特征在于：所述可控硅驱动电路（1-2）包括电阻R1、R2、R3、R4、三极管Q1和过零触发双硅输出光耦器U0，电阻R1的一端与CPU处理电路（1-1）的输出端电连接，电阻R1的另一端与三极管Q1的基极电连接，三极管Q1的集电极与过零触发双硅输出光耦器U0的第一输入端电连接，三极管Q1的发射极接地，过零触发双硅输出光耦器U0的第二输入端通过电阻R2接电源，过零触发双硅输出光耦器U0的第一输出端通过电阻R3与双向可控硅SCR的第一主端子T1电连接，过零触发双硅输出光耦器U0的第二输出端通过电阻R4与双向可控硅SCR的第二主端子T2电连接，过零触发双硅输出光耦器U0的第二输出端还与双向可控硅SCR的控制端G电连接。

5.根据权利要求1所述的智能过零投切的可控硅复合开关，其特征在于：所述第一电磁开关K1为磁保持继电器；所述第一电磁开关驱动电路（1-3）包括电阻R5、R6，二极管D1、D2、D3，三极管Q2、Q3，第一继电器J1以及第二继电器J2；所述电阻R5的一端与CPU处理电路（1-1）的输出端电连接，电阻R5的另一端与三极管Q2的基极电连接，三极管Q2的集电极分别与二极管D1的正极以及第一继电器J1的线圈的一端电连接，三极管Q2的发射极接地，二极管D1的负极以及第一继电器J1的线圈的另一端同时接电源，第一继电器J1的1组常开常闭触点的公共端JK1-1与第一电磁开关K1的线圈KA1的一端电连接，第一继电器J1的另1组常开常闭触点的公共端JK1-2与第一电磁开关K1的线圈KA1的另一端电连接；电阻R6的一端与CPU处理电路（1-1）的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第二继电器J2的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第二继电器J2的线圈的另一端同时接电源正极，二极管D3的负极与第一继电器J1的1组常开常闭触点的常闭端和第一继电器J1另1组常开常闭触点的常开端接电源JV，二极管D3的正极与第二继电器J2的常开触点J2-1的一端以及第一继电器J1的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第二继电器J2的常开触点J2-1的另一端接电源负极；所述第二电磁开关K2为磁保持继电器；所述第二电磁开关驱动电路（1-4）包括电阻R8、R9，二极管D4、D5、D6，三极管Q4、Q5，第三继电器J3以及第四继电器J4；所述电阻R9的一端与CPU处理电路（1-1）的输出端电连接，电阻R9的另一端与三极管Q5的基极电连接，三极管Q5的集电极分别与二极管D4的正极以及第三继电器J3的线圈的一端电连接，三极管Q5的发射极接地，二极管D4的负极以及第三继电器J3的线圈的另一端同时接电源，第三继电器J3的1组常开常闭触点的公共端JK3-1与第二电磁开关K2的线圈KA2的一端电连接，第三继电器J3的另1组常开常闭触点的公共端JK3-2与第二电磁开关K2的线圈KA2的另一端电连接；电阻R8的一端与CPU处理电路（1-1）的输出端电连接，电阻R8的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第四继电器J4的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第四继电器J4的线圈的另一端同时接电源，二极管D6的负极与第一继电器J4的1组常开常闭触点的常闭端和第一继电器J4另1组常开常闭触点的常开端接电源JV，二极管D6的正极与第四继电器J4的常开触点J4-1的一端以及第三继电器J3的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第四继电器J4的常开触点J4-1的另一端接电源负极。

6.一种智能过零投切的可控硅复合开关，包括控制电路（1）和可控硅复合开关（2），其特征在于：

a、所述可控硅复合开关（2）包括双向可控硅SCR、第一电磁开关K1、第二电磁开关K2和电阻R，所述双向可控硅SCR具有控制端G以及第一主端子T1和第二主端子T2，第二电磁开关K2的常开触点K2-1与电阻R串联；由第二电磁开关K2的常开触点K2-1与电阻R构成的串联电路的两端与双向可控硅SCR的第一主端子T1和第二主端子T2相并联；第一电磁开关K1的常开触点K1-1的两端并联在电阻R的两端；

b、所述控制电路（1）包括CPU处理电路（1-1）、可控硅驱动电路（1-2）、第一电磁开关驱动电路（1-3）、第二电磁开关驱动电路（1-4）和投切信号电路（1-5），可控硅驱动电路（1-2）的输入端、第一电磁开关驱动电路（1-3）的输入端和第二电磁开关驱动电路（1-4）的输入端分别与CPU处理电路（1-1）相应的输出端电连接，可控硅驱动电路（1-2）的输出端与双向可控硅（2-1）的控制端G电连接，第一电磁开关驱动电路（1-3）的两个输出端分别与第一电磁开关K1的线圈KA1的两端电连接，第二电磁开关驱动电路（1-4）的两个输出端分别与第二电磁开关K2的线圈KA2的两端电连接，投切信号电路（1-5）的输出端与CPU处理电路（1-1）的输入端电连接。

7.根据权利要求6所述的智能过零投切的可控硅复合开关，其特征在于：所述第一电磁开关K1和第二电磁开关K2为继电器或接触器。

8.根据权利要求7所述的智能过零投切的可控硅复合开关，其特征在于：所述第一电磁开关驱动电路（1-3）包括电阻R6、三极管Q3、二极管D2、第一电源端子L、N和第一继电器J1，所述电阻R6的一端与CPU处理电路（1-1）的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第一继电器J1的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第一继电器J1的线圈的另一端同时接电源正极，第一继电器J1的常开触点J1-1的一端与第一电源端子L电连接，第一继电器J1的常开触点J1-1的另一端和第一电源端子N分别与第一电磁开关K1的线圈KA1的两端电连接；第二电磁开关驱动电路（1-4）包括电阻R7、三极管Q4、二极管D5、第二电源端子L、N和第二继电器J2，所述电阻R7的一端与CPU处理电路（1-1）的输出端电连接，电阻R7的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第二继电器J2的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第二继电器J2的线圈的另一端同时接电源正极，第二继电器J2的常开触点J2-1的一端与第二电源端子L电连接，第二继电器J2的常开触点J2-1的另一端和第二电源端子N分别与第二电磁开关K2的线圈KA2的两端电连接。

9.根据权利要求6所述的智能过零投切的可控硅复合开关，其特征在于：所述可控硅驱动电路（1-2）包括电阻R1、R2、R3、R4、三极管Q1和过零触发双硅输出光耦器U0，电阻R1的一端与CPU处理电路（1-1）的输出端电连接，电阻R1的另一端与三极管Q1的基极电连接，三极管Q1的集电极与过零触发双硅输出光耦器U0的第一输入端电连接，三极管Q1的发射极接地，过零触发双硅输出光耦器U0的第二输入端通过电阻R2接电源，过零触发双硅输出光耦器U0的第一输出端通过电阻R3与双向可控硅SCR的第一主端子T1电连接，过零触发双硅输出光耦器U0的第二输出端通过电阻R4与双向可控硅SCR的第二主端子T2电连接，过零触发双硅输出光耦器U0的第二输出端还与双向可控硅SCR的控制端G电连接。

10.根据权利要求6所述的智能过零投切的可控硅复合开关，其特征在于：所述第一电磁开关K1为磁保持继电器；所述第一电磁开关驱动电路（1-3）包括电阻R5、R6，二极管D1、D2、D3，三极管Q2、Q3，第一继电器J1以及第二继电器J2；所述电阻R5的一端与CPU处理电路（1-1）的输出端电连接，电阻R5的另一端与三极管Q2的基极电连接，三极管Q2的集电极分别与二极管D1的正极以及第一继电器J1的线圈的一端电连接，三极管Q2的发射极接地，二极管D1的负极以及第一继电器J1的线圈的另一端同时接电源，第一继电器J1的1组常开常闭触点的公共端JK1-1与第一电磁开关K1的线圈KA1的一端电连接，第一继电器J1的另1组常开常闭触点的公共端JK1-2与第一电磁开关K1的线圈KA1的另一端电连接；电阻R6的一端与CPU处理电路（1-1）的输出端电连接，电阻R6的另一端与三极管Q3的基极电连接，三极管Q3的集电极分别与二极管D2的正极以及第二继电器J2的线圈的一端电连接，三极管Q3的发射极接地，二极管D2的负极以及第二继电器J2的线圈的另一端同时接电源正极，二极管D3的负极与第一继电器J1的1组常开常闭触点的常闭端和第一继电器J1另1组常开常闭触点的常开端接电源JV，二极管D3的正极与第二继电器J2的常开触点J2-1的一端以及第一继电器J1的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第二继电器J2的常开触点J2-1的另一端接电源负极；所述第二电磁开关K2为磁保持继电器；所述第二电磁开关驱动电路（1-4）包括电阻R8、R9，二极管D4、D5、D6，三极管Q4、Q5，第三继电器J3以及第四继电器J4；所述电阻R9的一端与CPU处理电路（1-1）的输出端电连接，电阻R9的另一端与三极管Q5的基极电连接，三极管Q5的集电极分别与二极管D4的正极以及第三继电器J3的线圈的一端电连接，三极管Q5的发射极接地，二极管D4的负极以及第三继电器J3的线圈的另一端同时接电源，第三继电器J3的1组常开常闭触点的公共端JK3-1与第二电磁开关K2的线圈KA2的一端电连接，第三继电器J3的另1组常开常闭触点的公共端JK3-2与第二电磁开关K2的线圈KA2的另一端电连接；电阻R8的一端与CPU处理电路（1-1）的输出端电连接，电阻R8的另一端与三极管Q4的基极电连接，三极管Q4的集电极分别与二极管D5的正极以及第四继电器J4的线圈的一端电连接，三极管Q4的发射极接地，二极管D5的负极以及第四继电器J4的线圈的另一端同时接电源，二极管D6的负极与第一继电器J4的1组常开常闭触点的常闭端和第一继电器J4另1组常开常闭触点的常开端接电源JV，二极管D6的正极与第四继电器J4的常开触点J4-1的一端以及第三继电器J3的1组常开常闭触点的常开端和第一继电器J1另1组常开常闭触点的常闭端电连接，第四继电器J4的常开触点J4-1的另一端接电源负极。

Images