CN202652246U - 基于vme总线的列车通信网关装置 - Google Patents

Abstract

一种基于VME总线的列车通信网关装置，包括CPU模块、MVB模块20及WTB模块，CPU模块负责网关装置的启动配置和任务调度，MVB模块连接多功能车辆总线并负责收发MVB总线数据及MVB总线的设备管理，WTB模块连接列车总线并负责收发WTB总线数据及WTB总线的设备管理。网关装置还包括VME背板总线，CPU模块、MVB模块和WTB模块分别与VME背板总线之间进行连接，VME背板总线为CPU模块、MVB模块和WTB模块提供信息交互的通道。本实用新型的网关装置采用成熟的VME总线技术增强了列车网络网关装置的可靠性和实时性。同时，VME总线技术使得网关装置内部板级通信速度最大提高到30Mbps的访问速度。此外，采用VME总线使得网关装置内部的板插槽最大可以扩展到21块，同时为双CPU备份运行提供解决方案。

Description

基于VME总线的列车通信网关装置

【技术领域】

本实用新型涉及列车通信网关装置，尤其涉及一种基于VME总线的列车通信网关装置。

【背景技术】

列车网关是机车不同车厢装置之间通信的设备，因此为了保证不同车厢装置之间的通信正常，对列车网关运行的可靠性有很高的要求。列车网关主要实现的是不同网络之间的桥接功能，因为MVB（多功能车辆总线）和WTB（列车总线）属于不同的网络，在网络协议、数据结构和设备编组等方面都有很大的不同。因此要实现数据的跨网络通信传输就需要用到网关设备。

在列车网关系统中，背板总线是几个信号功能模块间相互通信的物理通道，因此需要采用稳定性很高的背板总线。

以前网关采用的背板总线是一条直连的印制板线路，相当于把三个模块的外部接口直接由导线连接，使用的通信协议就是CPU的外部总线协议。CPU外部总线在驱动能力方面较弱，不适合跨板级传输，因此对网关的稳定性造成一定的影响。由于外挂的是CPU外部总线，在设计时依赖CPU的资源和性能，设计时有局限性和依赖性，同时不利于扩展设计。

【实用新型内容】

有鉴于此，为了实现较高的稳定性和可靠性，本实用新型提供一种基于VME总线的列车通信网关装置。

一种基于VME总线的列车通信网关装置，包括CPU模块、MVB模块20及WTB模块，所述CPU模块负责所述网关装置的启动配置和任务调度，所述MVB模块连接多功能车辆总线并负责收发MVB总线数据及MVB总线的设备管理，所述WTB模块连接列车总线并负责收发WTB总线数据及WTB总线的设备管理。所述网关装置还包括VME背板总线，所述CPU模块、MVB模块和WTB模块分别与所述VME背板总线之间进行连接，所述VME背板总线为所述CPU模块、MVB模块和WTB模块提供信息交互的通道。

优选地，所述CPU模块、MVB模块、WTB模块和VME背板总线每一个模块对应一个PCB印制板。

优选地，所述CPU模块包括CPU、BootROM、NorFlash、SDRAM，PHY、RJ45、RS232、FPGA、VME总线驱动及时钟，所述BootROM、NorFlash、SDRAM、FPGA连接在所述CPU的外部总线上，所述PHY和RS232分别连接在所述CPU的串口控制器的外部引脚上，所述VME总线驱动与所述VME背板总线连接。

优选地，所述MVB模块包括485收发器、光耦隔离、电平转换、SRAM、FPGA及VME总线驱动，所述SRAM、VME总线驱动以及485收发器连接在所述FPGA的外部I/O脚上。

优选地，所述WTB模块包括DB 9、变压器、485收发器、MOS管推挽电路、电平转换、SRAM、VME总线驱动及FPGA，所述SRAM、VME总线驱动以及485收发器、MOS管推挽电路连接在所述FPGA的外部I/O脚上。

本实用新型的网关装置采用成熟的VME总线技术增强了列车网络网关装置的可靠性和实时性。同时，VME总线技术使得网关装置内部板级通信速度最大提高到30Mbps的访问速度。此外，采用VME总线使得网关装置内部的板插槽最大可以扩展到21块，同时为双CPU备份运行提供解决方案。

【附图说明】

图1为本实用新型的优选实施例基于VME总线的列车通信网关装置的结构示意图。

图2为图1中的CPU模块的结构示意图。

图3为图1中的MVB模块的结构示意图。

图4为图1中的MTB模块的结构示意图。

【具体实施方式】

为了更好地理解本实用新型，以下将结合具体实例及附图对实用新型的实施方式进行详细的说明。

基于对列车通信网关装置的需求的考虑，选择稳定性和可靠性较高的VME总线作为背板总线。

VME背板总线的是十分成熟的背板总线，有极强的稳定性和可靠性，在航天，医疗等工业领域得到广泛的使用。VME总线可以支持多CPU模块，最大可支持21个模块连接，可以为网关双CPU冗余设计提供解决方案。

请参阅图1，列车通信网关装置按照相应的功能划分，包括CPU模块10、MVB（多功能车辆总线）模块20、WTB（列车总线）模块30和VME背板总线40。其中，每个部分的相应功能如下：CPU模块10是几个模块的核心部分，负责整个系统启动配置和任务调度等；MVB模块20是连接多功能车辆总线（MVB）的接口模块，负责收发MVB总线数据及MVB总线的设备管理；WTB模块30是连接列车总线（WTB）的接口模块，负责收发WTB总线数据及WTB总线的设备管理；VME背板总线40是连接三个功能模块构成整个系统的总线。CPU模块10、MVB模块20和WTB模块30分别与VME背板总线40之间进行连接，每一个模块对应一个PCB印制板。CPU模块10、MVB模块20、WTB模块30为信号处理功能模块，VME背板总线40是连接以上三个模块的硬件通道，为三个功能模块提供信息交互的通道。三个信号模块是之间通信采用的是VME总线方式通信，背板严格按照VME总线协议对底板硬件的要求进行设计，同时三个模块之间数据交互严格按照VME总线协议规定的时序进行通信。在设计列车网关模块间基于VME总线通信时需考虑到VME总线信号分为四大类，即数据地址信号线、仲裁信号线、中断信号线和公用信号线，针对不同的信号线VME总线协议规定了不同驱动类型和驱动强度。因此，在物理电路设计时，需要根据VME总线不同的信号线，进行相应的电路设计。

请结合参阅图2，CPU模块10是主控制器，实现功能：以太网接口、实时时钟、串口接口、任务调度、系统上电配置、VME总线、接口控制实现等功能。CPU模块10包括以下几个子模块：CPU、BootROM、NorFlash、SDRAM，PHY、RJ45、RS232、VME总线驱动及时钟。CPU模块10以CPU为核心，其中BootROM、NorFlash、SDRAM等连接在CPU外部总线上，是CPU启动以及程序运行的必要外围电路。其中，PHY和RS232分别连接在CPU串口控制器的外部引脚上，其中PHY实现的是以太网的接入，RS232是串口的接入。VME总线驱动与VME背板总线40连接。具体子模块功能如下所示。

CPU：整个系统的控制中心，实现启动配置，任务调度等功能。本实用新型的优选实施例选取的是MPC860。

FPGA:实现VME总线控制器的功能，运行编写的VME总线控制程序。实现把CPU外部总线时序转换为VME总线时序，同时管理VME总线的功能，例如：中断管理，仲裁管理等。

BootROM：512K Flash，实现CPU（MPC860）的上电配置。

NorFlash：16M Flash实现的存储程序代码。

PHY：物理网卡，实现以太网物理层控制，实现以太网通信，方便程序的下载。

RJ45：网线接口，其内部集成隔离变压器，其发送变压比为1∶2，接收变压比为1∶1。

RS232：串口控制芯片，方便调试用。

时钟：时钟芯片，用于向CPU（MPC860）提供实时时钟，保证掉电时间不丢失。

VME总线驱动：由于VME总线协议对VME总线不同类别信号线的驱动电气性能要求不同，因此在驱动信号线到背板总线时，就需要针对不同的信号类别选择不同驱动电路。

请结合参阅图3，MVB模块20实现485电平标准总线收发、光耦隔离、MVB总线控制器和VME总线接口控制逻辑等功能，包括以下几个子模块：485收发器、光耦隔离、电平转换、SRAM、FPGA及VME总线驱动。MVB模块20以FPGA为核心，SRAM、VME总线驱动以及485收发器（通过电平转换）等都连接在FPGA的外部I/O脚上，通过对FPGA的编程，控制485收发器，实现数据在MVB总线上的收发功能。同时，通过FPGA编程对VME总线驱动的控制实现VME总线数据收发等功能。SRAM用于存储FPGA处理完来自MVB总线或者VME总线的数据。具体子模块功能如下所示。

485收发器：由于MVB总线信号标准是RS485标准，因此采用485收发器对MVB总线信号进行收发。

光耦隔离：采用光耦器件对MVB总线和本地进行隔离，保护本地电路。

DB 9：实现MVB总线的接入。

电平转换：由于光耦输出输入要求的是5V电平标准，而FPGA的I/O标准是LVTTL标准，因此要加电平转换进行电平转换。

SRAM：SRAM实现数据缓存，数据有两个部分：一部分是MVB总线上的数据，另一部分是CPU送给MVB的数据。

FPGA：主要实现MVB总线信号和总线控制以及与CPU接口控制。

VME总线驱动：实现VME总线协议规定的信号驱动电路，使信号电气特性符合VME背板的要求。

请结合参阅图4，WTB模块30实现变压器隔离、485电平标准的信号接收、信号推挽电路的发送、WTB总线控制器和VME总线接口控制逻辑等功能，包括以下子模块：DB 9、变压器、485收发器、MOS管推挽电路、电平转换、SRAM、VME总线驱动及FPGA。WTB模块30以FPGA为核心，SRAM、VME总线驱动以及485收发器、MOS管推挽电路等都连接在FPGA的外部I/O脚上，通过对FPGA的编程，控制485收发器和MOS管推挽电路，实现数据在WTB总线上的收发功能，同时通过FPGA编程对VME总线驱动的控制实现VME总线数据收发等功能。SRAM用于存储FPGA处理完来自WTB总线或者VME总线的数据。具体子模块功能如下所示。

DB 9：实现接入WTB总线。

变压器：隔离采用变压器对MVB总线和本地进行隔离，保护本地电路。

485收发器：对WTB总线信号进行接收。

MOS管推挽电路：由于SP485（485收发器芯片）的输出电流很小，大概在60mA左右，不满足WTB驱动。因此选用MOS管推挽电路对信号进行发送，其驱动电路在200mA左右，可以满足WTB驱动的要求。

电平转换：由于SP485（485收发器芯片）对FPGA的输入信号的是5V电平标准，而FPGA的I/O标准是LVTTL标准，因此要加电平转换进行电平转换，同时驱动打开MOS管的电平时也需要5V电压的，因此在此处加有电平转换芯片。

SRAM：SRAM实现数据缓存。数据有两个部分：一部分是MVB总线上的数据，另一部分是CPU送给MVB的数据。

FPGA：主要实现WTB总线信号编解码和总线控制，以及与VME接口总线时序的转化和管理。

VME总线驱动：实现VME总线协议规定的信号驱动电路，使信号电气特性符合VME背板的要求。

本实用新型的网关装置采用成熟的VME总线技术增强了列车网络网关装置的可靠性和实时性。同时，VME总线技术使得网关装置内部板级通信速度最大提高到30Mbps的访问速度。此外，采用VME总线使得网关装置内部的板插槽最大可以扩展到21块，同时为双CPU备份运行提供解决方案。本实用新型的网关装置符合IEC61375《列车通信网络》标准，完成了IEC61375《列车通信网络》标准的MVB、WTB、RTP协议栈功能。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (5)

1.一种基于VME总线的列车通信网关装置，包括CPU模块、MVB模块（20）及WTB模块，所述CPU模块负责所述网关装置的启动配置和任务调度，所述MVB模块连接多功能车辆总线并负责收发MVB总线数据及MVB总线的设备管理，所述WTB模块连接列车总线并负责收发WTB总线数据及WTB总线的设备管理，其特征在于：所述网关装置还包括VME背板总线，所述CPU模块、MVB模块和WTB模块分别与所述VME背板总线之间进行连接，所述VME背板总线为所述CPU模块、MVB模块和WTB模块提供信息交互的通道。

2.根据权利要求1所述的基于VME总线的列车通信网关装置，其特征在于：所述CPU模块、MVB模块、WTB模块和VME背板总线每一个模块对应一个PCB印制板。

3.根据权利要求1所述的基于VME总线的列车通信网关装置，其特征在于：所述CPU模块包括CPU、BootROM、NorFlash、SDRAM，PHY、RJ45、RS232、FPGA、VME总线驱动及时钟，所述BootROM、NorFlash、SDRAM、FPGA连接在所述CPU的外部总线上，所述PHY和RS232分别连接在所述CPU的串口控制器的外部引脚上，所述VME总线驱动与所述VME背板总线连接。

4.根据权利要求1所述的基于VME总线的列车通信网关装置，其特征在于：所述MVB模块包括485收发器、光耦隔离、电平转换、SRAM、FPGA及VME总线驱动，所述SRAM、VME总线驱动以及485收发器连接在所述FPGA的外部I/O脚上。

5.根据权利要求1所述的基于VME总线的列车通信网关装置，其特征在于：所述WTB模块包括DB 9、变压器、485收发器、MOS管推挽电路、电平转换、SRAM、VME总线驱动及FPGA，所述SRAM、VME总线驱动以及485收发器、MOS管推挽电路连接在所述FPGA的外部I/O脚上。 

Images