CN201331550Y - 一种暂态电压记录装置 - Google Patents

Abstract

本实用新型涉及一种暂态电压记录装置，其特征在于：它包括一个或一个以上同步采样通道和一控制通道；电压输入波形信号输入经模数转换器采样后的数据，该数据经数字隔离器件写入可编程器件，并在可编程器件中对数据进行实时压缩和事件启动，然后由一微处理器读取，读取的数据存入一大容量的非易失性存储器中；微处理器从非易失性存储器中读取数据并输入到一控制通道中，控制通道连接一外接计算机。本实用新型由于采用模数转换采样芯片、实时压缩和事件启动，因此提高了微处理器工作效率，保障了高采样率，并能够以较少的存储空间保存较长的暂态过程。本实用新型广泛适用于各种供电系统中。

Description

一种暂态电压记录装置

技术领域

本实用新型涉及一种电力系统领域的记录装置，特别是关于一种用于记录电网电压扰动的暂态电压记录装置。

背景技术

目前，电网在运行中会发生各种可能性故障，有的电网故障会导致供电中断并损毁设备，而且电网故障的过程往往伴随着系统电压的扰动，例如：雷击、操作过电压、工频过电压、污闪、设备故障等，都可以造成电网电压扰动，乃至电网事故，因此记录电网事故前电网电压的扰动情况，对于事故反演和分析具有重要价值。但是由于电网电压扰动不仅包含从雷击过电压、操作过电压等的快速过程，而且也包含工频过电压、电压跌落等相对慢速的过程，因此要完整记录电网电压扰动，即要求有高的采样速率，以满足记录雷电波形等的需要，又要求长的记忆时间，以满足记录持续时间较长的事故过程。但是由于受硬件的限制，快速采样和长记忆时间是矛盾的，现有技术在这方面是顾此失彼，只能兼顾一个方面。

发明内容

针对上述问题，本实用新型的目的是提供一种高采样率、长时间存储的暂态电压记录装置。

为实现上述目的，本实用新型采取以下技术方案：一种暂态电压记录装置，其特征在于：它包括一个或一个以上同步采样通道和一控制通道；电压输入波形信号输入所述模数转换器进行采样，采样后的数据经所述数字隔离器件写入所述可编程器件，并在所述可编程器件中对数据进行实时压缩和事件启动，然后由一微处理器读取并作触发判断，所述微处理器读取的数据存入一大容量的非易失性存储器中；所述微处理器从所述非易失性存储器中读取数据并输入到一控制通道中，所述控制通道连接一外接计算机。

所述实时压缩是所述微处理器将采样率、压缩比写入所述可编程器件的寄存器，所述可编程器件对采样、隔离后的数据进行实时压缩，压缩后的数据写入一数据缓存器中，由所述微处理器读取。

所述事件启动是所述可编程器件自动对一段时间内的数据进行求正、负峰值运算，所求所述正、负峰值分别写入与各自对应的一寄存器中，由所述微处理器读取并作触发判断，当数据波形峰值的变化达到给定值时，启动记录。

当多台所述高速暂态电压记录装置联机工作时，设置一台主机和若干台从机，所述主机和所有所述从机具有相同的采样率、压缩比、所需波形的采样长度，由所述主机发出触发信号，各个所述从机不做自动触发判断，仅接收所述主机的触发信号。

本实用新型由于采取以上技术方案，其具有以下优点：1、本实用新型由于采用高速模数转换(AD)采样芯片、实时压缩和事件启动，因此提高了微处理器(CPU)工作效率，保障了高采样率，并能够以较少的存储空间保存较长的暂态过程，满足了对各种快速、慢速变化的暂态过程的记录需求。2、本实用新型由于可以采用多台装置联机工作，因此可以实现多通道数据采集，使得多通道的同步采样率可达20Msps。本实用新型广泛适用于各种供电系统中。

附图说明

图1是本实用新型的系统结构框图

图2是本实用新型的单通道采集系统结构图

图3是本实用新型的实时压缩的现场可编程门阵列实现示意图

具体实施方式

下面结合附图和实施例对本实用新型进行详细的描述。

如图1所示，本实用新型包含有一个或一个以上同步采样通道、一个主机接口总线(HPI)和一个控制通道，控制通道采用USB和以太网实现每个采样通道与外接计算机之间的通信。

如图2所示，以六个采样通道为例。单个采样通道包括一模数转换(AD)采样芯片1、一隔离器件2、一可编程器件(FPGA)3、一微处理器(CPU)4和一非易失性存储器(FLASH存储器)5。模数转换采样芯片1通过隔离器件2连接FPGA3，微处理器4与FPGA3和FLASH存储器5进行信息交互。六个采样通道的微处理器4均通过HPI连接控制通道6。电压输入波形信号经过高速模数转换采样芯片1进行采样。采样时，模数转换采样芯片1按微处理器4给定的高采样率对波形信号进行采样，采样后的数据经数字隔离器件2写入FPGA3中的寄存器。FPGA3依照实时压缩和事件启动同时对隔离后的数据进行处理。实时压缩是微处理器4将采样率、压缩比写入FPGA3的寄存器，FPGA3便会对采样、隔离后的数据进行实时压缩7，压缩后的数据写入一数据缓存器(FIFO)8中，由微处理器4读取。事件启动包括FPGA3自动对一段时间内的电压波形进行求正峰值运算9和求负峰值运算10，所求正、负峰值分别写入寄存器11和寄存器12，由微处理器4读取并作触发判断。当电压波形峰值的变化达到系统设定值时，启动记录动作。

微处理器4将从FPGA3中读取的全部波形数据存入大容量的FLASH存储器5中。与外接的计算机通信时，微处理器4从FLASH存储器5中读取数据并经过HPI总线输入到本实用新型的暂态电压记录装置的控制通道6中，控制通道6经过HPI总线控制每个采集通道的采样率、压缩比和同步触发。在本实施例中，当有暂态电压发生时，控制通道6输出触发信号，采集通道即进行接收并保存波形数据的动作。

如图3所示，上述实施例中，本实用新型的暂态电压记录装置中实现数据实时压缩的具体步骤包括：

步骤一、电压波形信号的采样：由采集通道中的晶振经FPGA3分频后发出一时钟信号，在该时钟信号的上升沿时，模数转换采样芯片1对电压波形信号进行采样，采样后经隔离器件2写入FPGA3中的一寄存器A；

在上述时钟信号的下降沿时，对写入FPGA3中的数据根据由微处理器4写入的压缩比(delta)进行逻辑判断；

步骤二、对采集后的数据进行逻辑判断：在FPGA3中，寄存器A中采集到的数据M与另一寄存器B中的基值N通过组合判断逻辑进行实时比较，当寄存器A中的数据M与寄存器B中的基值N的差大于压缩比时，控制变量agb＝1，则时序控制逻辑输出信号(write_fifo)有效，在下一个时钟信号的上升沿时将基值N和计数值写入数据缓存器8，同时计数器清零，数据M替换基值N；

当数据M与基值N的差小于压缩比时，控制变量agb＝0，则write_fifo信号无效，数据M丢弃，计数值加1。

上述实施例中，事件启动原理是由各采集通道对电压波形信号进行实时采集，但不存储。只有当电压波形峰值与基准峰值相比超过给定值时，采集通道向控制通道6发出启动信号，由控制通道6控制整个触发过程，启动采集通道对电压波形进行记录。

采用实时压缩和事件启动，可以用较低的速率存储慢速变化的电压波形数据，用较高的速率存储快速变化的电压波形数据，大大节省存储空间，从而能够记录较长时间的电压波形数据。

本实用新型在使用时，可以采用多台高速暂态电压记录装置联机工作，实现更多通道的高速同步采集，而且高速模数转换采样芯片1可使多通道的同步采集速率最高可达20Msps，能够满足各种快速波形的记录要求。在联机工作时，多台高速暂态电压记录装置的控制通道6通过USB和以太网同时连接到同一台外接计算机，在这些高速暂态电压记录装置中须设置一台主机和若干台从机，主机和所有从机具有相同的采样率、压缩比、所需波形的采样长度。此时只有主机的控制通道6发出触发信号，而各个从机不做自动触发判断，仅通过外触发输入信号线接收主机的触发信号进行工作，从而实现多通道的同步采集系统。

上述各实施例中，还可以在结构和连接上有其它变化，基于本实用新型技术方案上的变化和改进，不应排除在本实用新型的保护范围之外。

Claims (4)

1、一种暂态电压记录装置，其特征在于：它包括一个或一个以上同步采样通道和一控制通道；电压输入波形信号输入所述模数转换器进行采样，采样后的数据经所述数字隔离器件写入所述可编程器件，并在所述可编程器件中对数据进行实时压缩和事件启动，然后由一微处理器读取并作触发判断，所述微处理器读取的数据存入一大容量的非易失性存储器中；所述微处理器从所述非易失性存储器中读取数据并输入到一控制通道中，所述控制通道连接一外接计算机。

2、如权利要求1所述的一种暂态电压记录装置，其特征在于：所述实时压缩是所述微处理器将采样率、压缩比写入所述可编程器件的寄存器，所述可编程器件对采样、隔离后的数据进行实时压缩，压缩后的数据写入一数据缓存器中，由所述微处理器读取。

3、如权利要求1所述的一种暂态电压记录装置，其特征在于：所述事件启动是所述可编程器件自动对一段时间内的数据进行求正、负峰值运算，所求所述正、负峰值分别写入与各自对应的一寄存器中，由所述微处理器读取并作触发判断，当数据波形峰值的变化达到给定值时，启动记录。

4、如权利要求1或2或3所述的一种暂态电压记录装置，其特征在于：当多台所述高速暂态电压记录装置联机工作时，设置一台主机和若干台从机，所述主机和所有所述从机具有相同的采样率、压缩比、所需波形的采样长度，由所述主机发出触发信号，各个所述从机不做自动触发判断，仅接收所述主机的触发信号。

Images