CN1922719B - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN1922719B
CN1922719B CN2005800051572A CN200580005157A CN1922719B CN 1922719 B CN1922719 B CN 1922719B CN 2005800051572 A CN2005800051572 A CN 2005800051572A CN 200580005157 A CN200580005157 A CN 200580005157A CN 1922719 B CN1922719 B CN 1922719B
Authority
CN
China
Prior art keywords
silicide
semiconductor device
sidewall spacers
grid
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800051572A
Other languages
English (en)
Other versions
CN1922719A (zh
Inventor
拉杜·C.·苏尔代亚努
赫尔本·多恩博斯
马库斯·J.·H.·范达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imec Co
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1922719A publication Critical patent/CN1922719A/zh
Application granted granted Critical
Publication of CN1922719B publication Critical patent/CN1922719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及半导体器件(105)和制造这种器件的方法。本发明的优选实施例是半导体器件(105)，其包括硅半导体衬底(110)、氧化物层(115)和有源层(120)。在有源层中，已经形成了绝缘区(125)和有源区(127)。有源区(127)包括源极(180)、漏极(182)和主体(168)。源极(180)和漏极(182)还包括源极和漏极延伸(184、186)。有源层(120)设置有栅极(170)。L形侧壁隔离物位于栅极(170)的两侧上。源极(180)和漏极(182)还包括硅化物区(190、192)。这些区的特点是它们具有位于侧壁隔离物(136、138)下的延伸(194、196)。这些延伸(194、196)大大地减少了源极(194)和漏极(196)的串联电阻，这显著地改善了半导体器件(105)的性能。

Description

半导体器件和制造半导体器件的方法 
技术领域
本发明涉及一种半导体器件，包括具有表面的含硅的半导体主体，该半导体主体在其表面设置有晶体管，该晶体管包括：位于该表面处的栅极并且在栅极的每一侧具有侧壁隔离物，并且在栅极的每一侧上还包括形成在半导体主体中的扩散区，至少一个扩散区在半导体主体的表面处设置有硅化物。 
本发明还涉及一种制造半导体器件的方法，包括以下步骤： 
提供具有表面的含硅的半导体主体，该表面设置有栅极； 
在栅极的每一侧上形成侧壁隔离物； 
在栅极的每一侧上的半导体主体中形成扩散区； 
进行非晶化注入，以使在扩散区表面处的半导体主体的硅变成不定形(amorphous)，并且 
通过与金属的相互作用，将已经成为不定形的硅转换成硅化物。 
背景技术
从美国专利说明书US6465847B1中，公知了开篇所述的这种类型的半导体器件。所述半导体器件包括半导电的衬底层；形成在衬底层上的绝缘层；形成在绝缘层上的半导电的有源区，所述有源区包括源极、漏极和所述源极和所述漏极之间的主体。该半导体器件还包括以如下方式形成在主体上的栅极，即，栅极、源极、漏极和主体共同形成晶体管。上述公知的半导体器件至少还包括一个位于源极或漏极位置处的硅化物区。例如，硅化物由金属钛形成。硅化物在侧壁隔离物下最大延伸10nm。 
该公知半导体器件的缺点在于扩散区(源极和漏极)的串联电阻高。这不利地影响了半导体器件的操作。 
发明内容
本发明的目的是提供开篇所述类型的半导体器件，其具有较低的扩散区串联电阻，并因此显示出改善的操作。 
为了实现这一点，开篇所述的半导体器件的特征在于硅化物沿着半导体主体的表面延伸并在侧壁隔离物下继续延伸大于10nm的距离。借助于这一点，降低了扩散区的串联电阻，导致改善了该半导体器件的操作。 
在根据本发明的半导体器件的实施例中，硅化物包含金属，该金属在形成的硅化物中具有比硅更高的扩散率。依靠该金属的更高扩散率，形成硅化物，以便在侧壁隔离物下延伸超过相当大的距离。 
在硅化物中，具有比较高的扩散率的合适材料可以从包括镍(Ni)、铂(Pt)和钯(Pd)的组中选取。这些金属的合金也是适合的。这些金属是有利的，因为与硅相比，它们在硅化物中的扩散率比较高。 
在根据本发明的半导体器件的实施例中，侧壁隔离物是L形的。这个L形侧壁隔离物包括第一部分和第二部分，该第一部分与栅极相接并且其大体相对于半导体主体的表面垂直延伸，该第二部分沿着半导体主体的表面延伸。该L形侧壁隔离物具有的优点是硅化物在侧壁隔离物下延伸超过更大的距离。 
在垂直于半导体主体的表面的方向上测量的该L形侧壁隔离物的第二部分的厚度优选不超过40nm。 
在根据本发明的半导体器件的实施例中，绝缘层在半导体主体中沿平行于半导体主体表面的方向延伸。对于本领域技术人员来说这是公知的绝缘体上硅(silicon-on-insulator)衬底。 
在根据本发明的半导体器件的实施例中，半导体主体包括锗成分。 
在根据本发明的半导体器件的实施例中，半导体主体包括应变硅层。 
从美国专利说明书US6465847B1中，公知了开篇所述的这种类型的半导体器件的制造方法。该方法包括以下步骤： 
提供包括衬底层、有源层和该衬底层和该有源层之间的埋氧层的半导体主体； 
在半导体主体上形成栅极，该栅极包括电介质层和导电层； 
在栅极的每一侧上形成侧壁隔离物； 
在栅极的每一侧上形成源极和漏极区； 
进行非晶化注入，以便在源极或漏极区的位置处形成非晶硅层； 
在源极或漏极区的位置处形成硅化物区。 
该公知方法的缺点在于半导体器件的扩散区的串联电阻高。这不利地影响了半导体器件的操作。 
本发明的目的是提供一种开篇所述的方法，借助于该方法可以减少扩散区的串联电阻。 
为了实现这一点，开篇所述的根据本发明的方法的特征在于：为了将已经成为不定形的硅转换为硅化物，在形成的硅化物中，使用的金属具有的扩散率比硅的扩散率高。这具有的优点是形成该硅化物以便在侧壁隔离物下延伸超过10nm以上的距离。结果，将减少扩散区的串联电阻。 
根据本发明的方法的实施例的特征在于，为了将已经成为不定形的硅转换为硅化物，使用的金属从包括镍(Ni)、铂(Pt)和钯(Pd)的组中选取。这些金属的合金也是适合的。这些金属是有利的，因为与硅相比，它们在硅化物中的扩散率比较高。 
根据本发明的方法的实施例的特征在于，在衬底的方向上进行该非晶化注入，相对于半导体主体的表面的法线的两个角度中的最小的一个(也被称为注入角)大于0度。借助于这种倾斜注入，实现了侧壁隔离物下的硅也被非晶化。结果，在侧壁隔离物下，硅化物将被形成超过更大的距离。 
根据本发明的方法的实施例的特征在于，形成侧壁隔离物，以便成为L形，其包括第一部分和第二部分，该第一部分与栅极相接并且其大体相对于半导体主体的表面垂直延伸，该第二部分沿着半导体主体的表面延伸。该L形侧壁隔离物具有的优点是：对侧壁隔离物下的非晶区的尺寸的控制成为可能。结果，在侧壁隔离物下，硅化物将被形成为超过更大的距离。 
在垂直于半导体主体的表面的方向上测量，形成的该L形侧壁隔离物的第二部分的厚度优选最大为40nm。 
附图说明
参照附图将更详细地说明本发明的这些和其他方面以及根据本发明的半导体器件的制造方法，其中： 
图1是公知半导体器件的示意性截面图； 
图2是根据本发明的半导体器件的实施例的示意性截面图； 
图3到10是该半导体器件在制造工艺的不同阶段的示意性截面图； 
图11示出L形侧壁隔离物结合倾斜非晶化注入的优点； 
图12示出使用快速扩散金属的硅化物生长工艺； 
图13示出器件的实施例，其中传统的侧壁隔离物与倾斜非晶化注入相结合。 
这些附图没有按照比例绘制，而是仅仅用于说明的目的。 
相似的附图标记代表相似的部分。在权利要求的保护范围下，可能存在可选实施例。 
具体实施方式
图1示意性示出了如美国专利说明书US6465847B1中公开的半导体器件5的截面图。半导体器件5包括含硅的半导体主体10，其包括氧化物层15和有源层20。这三层共同形成SOI衬底50。在有源层中，设置了绝缘区25(例如由氧化硅制成)和有源区27。所述有 源区27包括源极80和漏极82。这些还被称为扩散区。在本说明书中，这些术语可以互换地使用。有源区27还包括主体68。源极80和漏极82还包括源极和漏极延伸84、86。在有源层20上还设置绝缘层30(例如由氧化硅制成)和栅极70。所述栅极70包括导电层32(例如由多晶硅制成)和硅化物层34(由钛硅化物制成)。侧壁隔离物36、38存在于栅极70的各一侧。源极80包括硅化物区90，其通常与源极80具有横向分界面44和垂直分界面60。源极80与主体68具有结64。漏极82包括硅化物区92，其通常与漏极82具有横向分界面46和垂直分界面62。漏极82与主体68具有结66。 
硅化物区90、92具有表面40、42，在后面的阶段在其上可以形成电连接。出于这个目的，通常使用过孔、接触孔和导电引线。为清楚起见，省略了这些部件并且在后面的说明书中也将其省略。 
硅化物区90、92的特点是，在公知的器件中，它们在侧壁隔离物36、38下最多延伸10nm。公知的是侧壁隔离物36、38下的这种硅化物对于半导体器件5的操作具有有利的效果，因为这种硅化物能引起源极80和漏极82的串联电阻降低。然而，通常，期望在硅化物的边界表面60、62和与主体68的结64、66之间产生安全距离，因为距离太小可能会导致通过这些结64、66的大的泄露电流。 
图2是根据本发明的半导体器件105的实施例的示意性截面图。半导体器件105包括含硅的半导体主体110，其包括氧化物层115和有源层120。这三层共同形成SOI衬底150。使用SOI衬底仅仅是为了说明本发明。其它衬底作为替换是可行的。在有源层中，设置了绝缘区125(例如由氧化硅制成)和有源区127。有源区127包括源极180和漏极182。这些还被称为扩散区。有源区127还包括主体168。源极180和漏极182还包括源极和漏极延伸184、186。在有源层120上还设置绝缘层130(例如由氧化硅制成)和栅极170。所述栅极170包括导电层132(例如由多晶硅制成)和硅化物层134。如果导电层 132由金属制成，则将不存在硅化物层134。L形侧壁隔离物136、138存在于栅极170的各一侧。源极180包括硅化物区190，其通常与源极180具有横向分界面144和垂直分界面160。源极180与主体168具有结164。漏极182包括硅化物区192，其通常与漏极182具有横向分界面146和垂直分界面162。漏极182与主体168具有结166。 
硅化物区190、192具有表面140、142，在后面的阶段在其上可以形成电连接。 
在根据本发明的器件中的硅化物区190、192的特点是它们在侧壁隔离物136、138下延伸相当长的距离。这些硅化物区136、138具有延伸194、196。这些延伸194、196很重要，因为它们减少了扩散区180、182的串联电阻。如此图所示，在不减少硅化物边界面160、162和结164、166之间的距离的情况下实现了电阻的减少。硅化物延伸194、196落入源极和漏极延伸184、186之内，作为其结果，将不存在通过结164、166到主体168的泄露电流。 
图3是半导体器件105在制造工艺的一个阶段中的示意性截面图。在这个阶段，提供了含硅的半导体主体110。在这个实施例中，衬底是SOI衬底150，但是可以使用可替换的不同类型衬底。半导体主体包括氧化物层115和有源层120。这个含硅的半导体主体110还包括表面126。 
图4是半导体器件105在制造工艺的一个阶段中的示意性截面图。在这个阶段，形成绝缘区125和有源区127。在有源层120上，形成绝缘层130(例如由氧化硅制成)和栅极170。栅极170包括导电层132(例如由多晶硅制成)。 
图5是半导体器件105在制造工艺的一个阶段中的示意性截面图。在这个阶段，形成源极和漏极延伸184、186，其也被称为浅注入区。出于这个目的，例如可以使用利用轻掺杂漏极(LDD)技术的离子注入172。如果半导体器件105是n导电类型(NMOS晶体管)， 则特别适合于这个注入步骤的离子是磷(P)、砷(As)、锑(Sb)或者这些离子的组合。如果半导体器件105是p导电类型(PMOS晶体管)，则特别适合使用硼(B)。注入能量典型在0.1keV到80keV的范围内，并且注入剂量典型在1×1012到大约5×1015原子/cm2的范围内。 
除了注入技术或者可以使用固相外延(SPE)技术来形成源极和漏极延伸。这个技术广泛地包括以下步骤： 
对硅主体进行非晶化，在该工艺中，由于存在栅极170，所以非晶化注入以自对准的方式进行； 
注入掺杂，其由于栅极170的存在也以自对准的方式进行。所述掺杂可以是p导电类型以及n导电类型； 
通过低温退火步骤(大约700℃)对硅进行再结晶。 
制造源极和漏极延伸的其他方法特别是等离子掺杂、等离子浸没(immersion)和气相掺杂。更详细的信息可以参考美国专利说明书US6465847B1。 
图6是半导体器件105在制造工艺的一个阶段中的示意性截面图。在这个阶段，提供了L行侧壁隔离物136、138。出于这个目的，可以使用各种技术。这些技术中的一种技术大致包括以下步骤： 
在栅极170上提供薄氧化物层； 
在薄氧化物层的顶部上提供厚氮化物层； 
对氮化物层进行湿法化学选择性蚀刻，由此形成氮化物隔离物； 
干法蚀刻该薄氧化物层(例如通过时间选择性蚀刻)； 
通过湿法化学蚀刻选择性地除去氮化物。 
在所述最后步骤后，剩下L形氧化物隔离物136、138。因此，侧壁隔离物136、138特别可以由氧化硅(SiO2)或氮化硅(Si3N4)制成，但是其他材料也是可行的。在本说明书的后面的部分中，将参照图11更详细地说明L形侧壁隔离物136、138。 
图7是半导体器件105在制造工艺的一个阶段中的示意性截面图。在这个阶段，形成了深注入区180、182。在本说明书中，这些区域在下文中将被称为源极180和漏极182。如上所述，例如可以通过固相外延(SPE)技术可以形成这些区域。与源极和漏极延伸184、186的形成类似，这个工艺步骤需要离子注入114。如果半导体器件是n导电类型(NMOS晶体管)，则特别适合于这个注入步骤的离子是磷(P)和砷(As)。如果半导体器件是p导电类型(PMOS晶体管)，则特别适合使用硼(B)。注入能量典型在0.1keV到100keV的范围内，并且注入剂量典型在1×1014到大约1×1016原子/cm2的范围内。更详细的信息可以参考美国专利说明书US6465847B1。 
图8是半导体器件105在制造工艺的一个阶段中的示意性截面图。在这个阶段，进行非晶化注入116。在这个工艺中形成了非晶硅区189、191。这些非晶硅区189、191还具有延伸到侧壁隔离物136、138之下的延伸193、195。在本说明书的后面的部分将更详细地说明这一点。通过应用所述非晶化注入116，得到的优点是将更加精确地限定待形成的硅化物结，此外，硅化物的最终的接触电阻将更低。 
在非晶化注入步骤中，使用来自包括以下材料的组的元素：氙(Xe)、氩(Ar)、砷(As)、锑(Sb)、铟(In)、硅(Si)和锗(Ge)。本领域技术人员将容易地找到可以适用于这种注入的其它元素或者化合物。所有这些变化都属于本发明的范围。注入能量典型在0.1keV到100keV的范围内，并且注入剂量典型在4×1013到大约1×1016 原子/cm2的范围内。 
在非晶化注入116期间，导电层132也被部分非晶化(为清楚起见，其在图中未示出)。如果需要，通过在栅极(170)上施加所谓的覆盖层可以避免导电层132的非晶化。 
优选以角度H1进行非晶化注入116。相对于SOI衬底150的表面126的法线N来定义所述角度H1。结果，在侧壁隔离物136、138 下形成的延伸193、195将超过更大的距离，在该工艺中，这对于随后硅化物的形成具有有利的效果。在本说明书的后面部分中将更详细地说明这个方面。 
通常晶体管在半导体主体110上可能有两种取向，它们彼此垂直。这是在非晶化注入116期间将SOI衬底150旋转四次通过90度的原因，目的是对所有侧壁隔离物136、138下的硅非晶化。 
图9是半导体器件105在制造工艺的一个阶段中的示意性截面图。在这个阶段，在源极180、漏极182、栅极170和侧壁隔离物136、138上设置金属层118。所述金属118可以从包括镍(Ni)、铂(Pt)和钯(Pd)的组中选择。这些金属的合金也是可行的。 
例如，可以通过溅射来进行金属层118的淀积。现在可以通过使金属118与源极180和漏极182的暴露表面140、142进行反应来形成硅化物区190、192(图10)。出于这个目的，可以使用各种硅化技术。快速热退火(RTA)是可以使用的技术之一。在快速热退火中，在短时间段内(0(快的尖峰)-120秒)增加温度。这个增加的温度通常在200℃和600℃之间的范围内。当然，其他加热时间和温度也是可行的。 
最终一定被转换为硅化物的金属118扩散通过非晶硅区189、191比扩散通过源极180和漏极182的结晶硅容易得多。实际上，结144、146形成对金属118的扩散阻挡。硅化物区190、192(图10)的这种精确限定是必须的，以避免硅化物延伸到扩散区180、182的结164、166之外。在这种情况下，可能存在从扩散区180、182到主体168的泄露电流。 
最终产品必须没有非晶硅。如果它仍含有非晶硅，那么这可能导致出现问题。通过附加的退火步骤可以除去任何残留的非晶硅。 
图10是半导体器件105在制造工艺的一个阶段中的示意性截面图。在这个阶段，形成硅化物区190、192、134。此外，硅化物以延 伸194、196的形式已经生长到侧壁隔离物136、138的下方。如果金属118(图9)选自包括镍(Ni)、铂(Pt)和钯(Pd)的组，则显著增强了这种生长。这些金属的合金也是可行的。在这种情况下，一个重要的方面是在形成的硅化物中的金属/合金具有比硅更高的扩散率。 
本领域的技术人员可以容易地找到更多具有所述特性的金属或金属化合物。所有这些变化都属于本发明的范围。 
延伸194、196显著降低了源极180和漏极182的串联电阻，这显著改善了半导体器件的操作。 
本发明的另一个目的涉及将形成的硅化物在侧壁隔离物136、138下超过更大的距离，而不增加从扩散区180、182到主体168的泄露电流。延伸194、196落入源极和漏极延伸184、186之内。 
图11说明了L型侧壁隔离物136、138与倾斜非晶化注入相结合的优点。这个附图以放大的比例示意性地示出了在制造工艺的一个阶段中、在侧壁隔离物136的位置处的半导体主体105。本发明的一个重要方面是基于这样的事实，即，以受控的方式提供非晶区的延伸193；反过来(in turn)，在制造工艺的后面阶段，因为这个延伸确定硅化物194的位置。 
可以精确地确定延伸193的尺寸。特别是通过侧壁隔离物136的第一部分的厚度D1和注入角度H1确定延伸193的边界面500的位置。因为注入总是发生在衬底150的方向上，因此注入角度H1是与半导体主体110的表面126的法线N形成的两个角度中最小的一个。 
在垂直于表面126的方向上测量，离子116不能穿透侧壁隔离物136的第一部分。作为说明：以直角(即，注入角度H1是0°)注入，在侧壁隔离物136的第一部分的下方，将不发生非晶化，并且由此在工艺的后面阶段在该处(基本上)不形成硅化物。 
延伸D3的厚度取决于L形侧壁隔离物136的第二部分的厚度 D2以及取决于与注入角度H1相结合的非晶化注入116的注入能量。L形侧壁隔离物136的厚度D2优选小于40nm，因为如果不是这样，则非晶化注入116的效果将会非常低。在根据本发明的半导体器件105的实施例中，第二部分的厚度D2为5到20nm。 
非晶区相对于L形侧壁隔离物136的第一部分的边缘405延伸的附加距离A1特别是由注入角度H1来确定。由于在制造工艺的过程中可以非常精确地确定这个角度H1，因此也可以非常精确地确定边界面500的位置。由此，注入角度H1可以用于精细调节。在制造工艺期间也可以精确地确定侧壁隔离物136的尺寸D1、D2。因此，本领域技术人员可以使用参数D1、D2和H1来精确地确定非晶注入离子应该到达的位置，以及由此确定硅化物最终到达的位置。 
L形侧壁隔离物136的另一个优点在于，即使在角度H1不等于0°时进行注入的情况下，非晶硅和结晶硅之间的分界面515基本平行于表面126。如果侧壁隔离物具有传统的结构，则这个界面515将被倾斜地设置。如果注入能量太高，则这个分界面可能变得被设置为太靠近或者甚至超出结164，这可能在硅化后导致从扩散区180、182到主体168的不希望的泄露电流。 
图12说明当使用快速扩散金属时的硅化物生长工艺。这幅图示出了在硅化物190形成期间的半导体器件105。在这个阶段，金属118仍然在源极180、漏极182、栅极170和侧壁隔离物136、138上。金属118优选从包括镍(Ni)、铂(Pt)和钯(Pd)的组中选取。这些金属的合金也是可行的。这里一个重要的方面是这种金属或者这种合金在形成的硅化物190中有比硅更高的扩散率。作为这种特性的结果，硅化物190的向下生长600的速率基本上高于向上生长620的速率。此外，非常重要的是侧壁隔离物136下的硅化物延伸194的生长率610也高，以致最终所有的非晶硅193被转换成硅化物194。在硅化物190、194的形成期间，金属层118被消耗。在制造工艺的后面 阶段必须除去任何的残留物。出于这个目的，可以使用常规技术。 
例如，如果使用镍作为金属118，则表面140相对于SOI衬底150的表面126稍稍升起。作为说明：如果镍硅化物的生长厚度为22nm，那么其大约有4nm将位于初始的半导体主体110的表面126之上。 
此外，硅化物层134形成在栅极170上。同样在这种情况下，向下生长630的速率高于向上生长640的速率。 
图13以放大的比例说明了具有传统侧壁隔离物236的半导体器件205结合了以注入角H2的非晶化注入216的实施例。制造半导体器件205的方法是在非晶化注入阶段。 
同样在这种情况下，作为说明，提供了SOI衬底250，其容纳含硅的半导体主体210，该半导体主体210包括氧化物层215和有源层220。绝缘区225和有源区227也设置在有源层220中。绝缘层230(例如由氧化硅制成)并且栅极270已经形成在有源层220上。这个栅极270包括导电层232(例如由多晶硅制成)。而且已经形成了侧壁隔离物236、浅注入区284和深注入区280。 
同样在这种情况下，在大于0°的注入角度H2下进行非晶化注入。注入角度H2是与SOI衬底250的表面226的法线N形成的两个角度中最小的一个。结果，非晶区289将在侧壁隔离物236下延伸一定的距离A2。如果注入角度H2等于0°，则这个距离A2将比其应有的更长。然而，在非晶区和结264之间必须能观察到一定的距离A3，因为否则的话从源极280到主体268的泄露电流将变得太大。因此，就L形侧壁隔离物136来讲，最大注入角度H2小于最大注入角度H1(图11)。 
所有的附图都是示意性的，且没有按照比例绘制。它们用于说明根据本发明的实施例及其技术背景。在实践中，边界面/分界面的形状可以不同于附图中所示的那些形状。当然，每个本领域技术人员将能够想到新的实施例。然而，这些实施例都属于权利要求书的保护范 围。 
例如，可以制造双栅或多栅结构来代替单栅结构。 
此外，就L形侧壁隔离物来讲，可以利用例如氮化物来填充侧壁隔离物，以便它们再获得传统的形状。优选地，这在非晶化注入后进行。填充侧壁隔离物的优点是，在半导体器件的顶部上施加其它层(例如氧化物层)变得更容易。 
在附图中，作为说明，使用了SOI衬底，但是本发明也可以应用于体衬底、应变硅衬底和含由锗成分的衬底。 

Claims (4)

1.一种制造半导体器件(105)的方法，包括以下步骤：
提供具有表面(126)的含硅的半导体主体(110)，该表面设置有栅极(170)；
在该栅极(170)的每一侧上形成侧壁隔离物(136、138)，以便所述侧壁隔离物(136、138)成为L形并包括第一部分和第二部分，该第一部分与所述栅极(170)相接并且其大体相对于所述半导体主体(110)的表面(126)垂直延伸，该第二部分沿着所述半导体主体(110)的表面(126)延伸；
在该栅极(170)的每一侧上，在所述半导体主体(110)中形成扩散区(180、182)；
进行非晶化注入(116)，以使在所述扩散区(180、182)的表面(126)处的所述半导体主体(110)的硅变成不定形，其中，已经成为不定形的硅(189、191)具有延伸到侧壁隔离物(136、138)的第二部分下方的延伸(193，195)，并且
通过与金属(118)的相互作用，将已经成为不定形的硅(189、191)转换成硅化物，
其特征在于：
对于已经成为不定形的硅(189、191)到硅化物(190)的转换，使用在形成的硅化物(190)中具有比硅更高的扩散率的金属(118)。
2.如权利要求1所述的方法，其特征在于从包括镍(Ni)、铂(Pt)和钯(Pd)的组以及这些金属的合金中选择所述金属(118)。
3.如权利要求1所述的方法，其特征在于非晶化注入角度(H1、H2)大于0度。
4.如权利要求1所述的方法，其特征在于在垂直于所述半导体主体(110)的表面(126)的方向上测量，该L形侧壁隔离物(136、138)的第二部分的厚度(D2)最大为40nm。
CN2005800051572A 2004-02-19 2005-02-10 半导体器件和制造半导体器件的方法 Active CN1922719B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04100653.7 2004-02-19
EP04100653 2004-02-19
PCT/IB2005/050527 WO2005083769A1 (en) 2004-02-19 2005-02-10 Semiconductor device and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
CN1922719A CN1922719A (zh) 2007-02-28
CN1922719B true CN1922719B (zh) 2011-05-04

Family

ID=34896086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800051572A Active CN1922719B (zh) 2004-02-19 2005-02-10 半导体器件和制造半导体器件的方法

Country Status (7)

Country Link
US (1) US20080150024A1 (zh)
EP (1) EP1719164B1 (zh)
JP (1) JP2007524242A (zh)
CN (1) CN1922719B (zh)
AT (1) ATE475986T1 (zh)
DE (1) DE602005022561D1 (zh)
WO (1) WO2005083769A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569888B2 (en) * 2005-08-10 2009-08-04 Toshiba America Electronic Components, Inc. Semiconductor device with close stress liner film and method of manufacturing the same
JP2008198763A (ja) * 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4503627B2 (ja) * 2007-03-29 2010-07-14 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
DE102008030854B4 (de) 2008-06-30 2014-03-20 Advanced Micro Devices, Inc. MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5659098B2 (ja) * 2011-07-19 2015-01-28 株式会社東芝 半導体装置の製造方法
CN103531468B (zh) * 2012-07-02 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种mos晶体管及其制作方法
US9269626B2 (en) * 2014-02-06 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method for manufacturing thereof
CN105633087B (zh) * 2014-11-03 2018-10-12 旺宏电子股份有限公司 半导体元件及其制造方法
US9685535B1 (en) 2016-09-09 2017-06-20 International Business Machines Corporation Conductive contacts in semiconductor on insulator substrate
FR3069374B1 (fr) 2017-07-21 2020-01-17 Stmicroelectronics (Rousset) Sas Transistor mos a effet bosse reduit
FR3069377B1 (fr) 2017-07-21 2020-07-03 Stmicroelectronics (Rousset) Sas Transistor mos a double blocs de grille a tension de claquage augmentee
FR3069376B1 (fr) 2017-07-21 2020-07-03 Stmicroelectronics (Rousset) Sas Transistor comprenant une grille elargie
FR3143839A1 (fr) * 2022-12-20 2024-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d’un transistor a source et de drain siliciurees proches du canal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204132B1 (en) * 1998-05-06 2001-03-20 Texas Instruments Incorporated Method of forming a silicide layer using an angled pre-amorphization implant
WO2002075781A2 (en) * 2001-03-20 2002-09-26 Advanced Micro Devices, Inc. Method of forming silicide contacts and device incorporating same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180472B1 (en) * 1998-07-28 2001-01-30 Matsushita Electrons Corporation Method for fabricating semiconductor device
US6242776B1 (en) * 1999-06-02 2001-06-05 Advanced Micro Devices, Inc. Device improvement by lowering LDD resistance with new silicide process
KR100327347B1 (en) * 2000-07-22 2002-03-06 Samsung Electronics Co Ltd Metal oxide semiconductor field effect transistor having reduced resistance between source and drain and fabricating method thereof
US6380057B1 (en) * 2001-02-13 2002-04-30 Advanced Micro Devices, Inc. Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant
US6441433B1 (en) * 2001-04-02 2002-08-27 Advanced Micro Devices, Inc. Method of making a multi-thickness silicide SOI device
AU2002253822A1 (en) * 2001-04-02 2002-10-21 Advanced Micro Devices, Inc. Multi-thickness silicide device
US6888198B1 (en) * 2001-06-04 2005-05-03 Advanced Micro Devices, Inc. Straddled gate FDSOI device
US6465847B1 (en) * 2001-06-11 2002-10-15 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device with hyperabrupt source/drain junctions
US20040188765A1 (en) * 2003-03-28 2004-09-30 International Business Machines Corporation Cmos device integration for low external resistance
US6946350B2 (en) * 2003-12-31 2005-09-20 Intel Corporation Controlled faceting of source/drain regions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204132B1 (en) * 1998-05-06 2001-03-20 Texas Instruments Incorporated Method of forming a silicide layer using an angled pre-amorphization implant
WO2002075781A2 (en) * 2001-03-20 2002-09-26 Advanced Micro Devices, Inc. Method of forming silicide contacts and device incorporating same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
E.Augendre et al..Thin L-shape spacers for CMOS devices.European Solid-State Device Research, 2003,33rd Conference ON. ESSDERC ＇03 SEPT. 16-18,2003,PISCATAWAY,NJ,USA, IEEE.2003,219-222. *

Also Published As

Publication number Publication date
JP2007524242A (ja) 2007-08-23
WO2005083769A1 (en) 2005-09-09
EP1719164B1 (en) 2010-07-28
DE602005022561D1 (de) 2010-09-09
CN1922719A (zh) 2007-02-28
EP1719164A1 (en) 2006-11-08
ATE475986T1 (de) 2010-08-15
US20080150024A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
CN1922719B (zh) 半导体器件和制造半导体器件的方法
TW400551B (en) Fabrication method of semiconductor device using ion implantation
CN102511081B (zh) 用于形成具有嵌入应力源的高性能场效应晶体管的方法和结构
US5972783A (en) Method for fabricating a semiconductor device having a nitrogen diffusion layer
KR100440840B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US8148750B2 (en) Transistor device having asymmetric embedded strain elements and related manufacturing method
US7544576B2 (en) Diffusion barrier for nickel silicides in a semiconductor fabrication process
JP5341994B2 (ja) 半導体装置の製造方法
TW201030818A (en) Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same
US20080119025A1 (en) Method of making a strained semiconductor device
WO2013020255A1 (zh) 半导体器件及其制造方法
CN101877317B (zh) 非平坦晶体管及其制造方法
US6734109B2 (en) Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
US7615829B2 (en) Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
JP2008503098A (ja) セミコンダクタ・オン・インシュレータ半導体装置及び製造方法
US8546259B2 (en) Nickel silicide formation for semiconductor components
US20050009285A1 (en) Semiconductor component and method of manufacture
KR101093125B1 (ko) 실리사이드 성장 도펀트의 스노우플로우 효과를 이용한 디바이스 내의 계단 접합의 형성
JP2008520115A (ja) Ｃｍｏｓトランジスタにおけるドーパントプロフィールの改善のためのシステム及び方法
TWI241661B (en) Semiconductor device and manufacturing method therefor
JP3464247B2 (ja) 半導体装置の製造方法
JPWO2008139815A1 (ja) 半導体装置及びその製造方法
US7211489B1 (en) Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
JPH118206A (ja) 半導体装置の製造方法
CN101675526A (zh) 形成具有多种类型肖特基结的晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IMEC COMPANY

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20130513

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130513

Address after: Leuven

Patentee after: IMEC company

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV