Connect public, paid and private patent data with Google Patents Public Datasets

有源矩阵基板的制造方法和薄膜元件的制造方法

Info

Publication number
CN1881062A
CN1881062A CN 200610099739 CN200610099739A CN1881062A CN 1881062 A CN1881062 A CN 1881062A CN 200610099739 CN200610099739 CN 200610099739 CN 200610099739 A CN200610099739 A CN 200610099739A CN 1881062 A CN1881062 A CN 1881062A
Authority
CN
Grant status
Application
Patent type
Prior art keywords
film
process
method
protection
transistor
Prior art date
Application number
CN 200610099739
Other languages
English (en)
Other versions
CN1881062B (zh )
Inventor
佐藤尚
Original Assignee
精工爱普生株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/103Materials and properties semiconductor a-Si
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

一种有源矩阵基板,该基板的构成包含薄膜晶体管(TFT)和连接到其薄膜晶体管一端的象素电极的象素部分,其特征在于:具备设备在上述扫描线及信号线中至少一条线或与其线电等效的部位和共用电位线之间的、使用了薄膜晶体管的防止静电破坏用装置;上述防止静电破坏用装置构成为包含在将栅极电极层、栅极绝缘膜、沟道层、源、漏极电极层、保护层重叠而成的薄膜晶体管中连接栅极电极层和源、漏电极层而构成的二极管;在同一制造工序中形成用于电连接上述栅极电极层和源、漏极电极层的、选择性地除去上述栅极电极层上的上述栅极绝缘膜和上述保护膜构成的第1开口,和选择性地除去上述源、漏极电极层上的上述保护膜构成的第2开口。

Description

有源矩阵基板的制造方法和薄膜元件的制造方法

本申请是申请号为02119320.7、申请日为1996年10月2日的原案申请的分案申请,该原案的在先申请为JP96-02858,优先权日为1995年10月3日。

技术领域

本发明涉及薄膜元件的制造方法、有源矩阵基板、液晶显示装置、有源矩阵基板的制造方法以及包含于液晶显示装置中的有源元件的防止静电破坏的方法。

背景技术

在有源矩阵基板方式的液晶显示装置中,在各象素电极上连接着开关元件,借助于这些开关元件接通或断开各象素电极。

作为开关元件,例如使用薄膜晶体管(TFT)。

薄膜晶体管的结构和工作基本上和单晶硅的MOS晶体管相同。

作为使用了非晶硅(α-Si)的薄膜晶体管的结构已知有若干种,而一般使用栅极电极位于非晶硅膜下边的背栅极结构(反交错结构)。

在薄膜晶体管的制造中,重要的是减少制造工序数而且确保高合格率。

另外,有效地保护薄膜晶体管免受在有源矩阵基板的制造过程中发生的静电引起的破坏也很重要。保护薄膜晶体管免受静电破坏的技术例如记述在日本国的实开昭63-33130号的微型胶片和特开昭62-187885号公报中。

发明内容

本发明的目的之一是提供能够削减薄膜晶体管的制造工序数而且高可靠性的新的薄膜元件的制造加工技术。

还有,本发明的另一个目的是提供具备使用其制造加工技术不使制造工艺复杂化而形成的、具有充分静电保护能力的保护元件的有源矩阵基板以及液晶显示装置。

还有,本发明的又一个目的是提供能够防止包含在TFT基板上的有源元件(TFT)遭受静电破坏的防止静电破坏的方法。

本发明的薄膜元件的制造方法的优选形态之一是在制造背栅极结构的薄膜元件时,包括:形成保护膜以便复盖源极电极层漏极电极层以及栅极电极材料层的工序;形成第1开口和第2开口的工序,在形成了保护膜之后,选择性地刻蚀存在于栅极电极层或栅极电极材料层上的栅极绝缘膜以及保护膜的重迭膜的一部分,形成露出栅极电极层或栅极电极材料层表面上一部分的第1开口,同时,选择地刻蚀源极电极层或漏极电极层上的保护膜的一部分,形成露出源极电极层或漏极电极层表面上一部分的第2开口;连接工序,在形成上述开口之后,经由第1或第2开口,把导电性材料层连接到栅极电极层、栅极电极材料层、源极电极层、漏极电极层中的至少一个上。

若依据上述薄膜元件的制造方法,则可成批地进行绝缘膜的选择性刻蚀。由此,能够把外部连接端子连接到电极的开口形成工序(压焊区露出工序)和把内部布线连接到电极上的开口形成工序(连接孔形成工序)一起来进行,削减了工序数。

作为“导电性材料层”,最好使用ITO(Indium Tin Oxide)膜。如上述,由于贯通栅极电极材料层上的第1绝缘膜及该第1绝缘膜上的第2绝缘膜的重迭膜形成第1开口,故构成相当于2层绝缘膜厚度的深连接孔。

然而,由于ITO熔点高,故与铝等相比较台阶复盖率好,从而,即使经由深连接孔也不会造成连接不良。

作为“导电性材料层”,除去ITO之外,也可以使用金属氧化物那样熔点高的、其它的透明电极材料。例如,可以使用SnOx、ZnOx等金属氧化物。这种情况下,台阶复盖率也是可实用的。

另外,本发明的有源矩阵基板的优选形态之一是在扫描线及信号线中的至少一条线或者与该线电气等效部位和共用电位线之间设置使用了薄膜晶体管的防止静电破坏用保护装置。

防止静电破坏保护装置构成为包含连接了薄膜晶体管中的栅极电极层和漏极电极层而构成的二极管,在同一制造工序中,形成用于把栅极电极层和漏极电极层电气连接的选择性地除去栅极电极层上的绝缘层而构成的第1开口和选择性地除去漏极电极层上的绝缘层而构成的第2开口,而且,上述栅极电极层和上述漏极电极层经由上述第1及第2开口,用和上述象素电极同一材料组成的导电层连接在一起。

把TFT的栅极和漏极短路形成的MOS二极管(MIS二极管)实质上是晶体管,流过电流的能力高,能够高速地吸收静电,从而静电保护能力高。还有,由于实际上是晶体管,故容易控制电流-电压特性的阈值电压(Vth)。从而,能够减少无用的泄放电流。另外,薄膜元件的制造工序数被减少,制造容易。

作为“象素电极”及“和象素电极同一材料组成的导电层”最好使用ITO(Indium Tin Oxide)膜。除ITO膜之外,也可以使用金属氧化物那样的高熔点的其它透明电极材料。例如,可以使用SnOx、ZnOx等金属氧化物。

本发明的有源矩阵基板的优选形态之一中上述“和扫描线及信号线中至少一条线电气等效部位”是用于连接外部连接端子的电极(压焊区),还有,上述“共用电位线”是在交流驱动液晶之际给出作为基准的基准电位的线(LC-COM线),或者是在液晶显示装置的制造阶段把连接上述外部连接端子用的电极连接在一起形成等电位的线(保护环)保护环作为液晶显示装置制造阶段中的静电措施,是设在压焊区外侧的线。LC-COM线以及保护环都是共用电位线,从而,通过在压焊区和这些线之间连接保护二极管,能够使静电在这些线上释放。

还有,本发明的有效矩阵基板的优选形态之一中,“防止静电破坏用保护装置”设置在连接外部端子用的电极(压焊区)和在交流驱动液晶之际给出作为基准的基准电位的线(LC-COM线)之间,以及连接外部端子用的电极(压焊区)和把连接外部端子用的电极(压焊区)连接在一起形成等电位的线(保护环)之间这两者上。

保护环在把TFT基板和对向基板(彩色滤波器基板)粘接之后,在与驱动用IC连接前切断,但LC-COM线是留在最终制品中的线。从而,在基板切断后但连接LC之前,若依据上述结构,则保护象素部分的TFT免遭静电破坏,从而,提高制品的可靠性。

还有,由于在最终制品中也留有保护二极管,故也提高了制品实际使用申的抗静电破坏的强度。进而,由于是使用了TFT的保护二极管,故容易控制阈值电压(Vth),还能够减少泄放电流,因而,即使在最终制品中留有二极管也没有不良影响。

还有,本发明的有源矩阵基板制造方法的优选形态之一中,防止静电破坏用保护装置具备把第1二极管的阳极和第2二极管的阴极连接在一起,把上述第1二极管的阴极和上述第2二极管的阳极连接在一起而构成的双向二极管。

由于是双向保护二极管,因而能够从正极性冲击和反极性冲击这两个方面保护TFT。

还有,本发明的液晶显示装置使用本发明的有源矩阵基板构成。通过切实地防止有效矩阵基板中象素部分的有源元件(TFT)的静电破坏,也提高了液晶显示部分的可靠性。

还有,本发明的有源矩阵基板制造方法的优选形态之一中,在形成背栅结构的TFT之际,包括:形成工序,在形成由相同材料构成的源漏电极层的同时,在绝缘膜上的预定区域中形成和源漏电极层相同材料构成的源漏电极材料层;保护膜形成工序,形成保护膜使之复盖源漏电极层以及源漏电极材料层;形成工序,选择性地刻蚀存在于栅极电极层或栅极电极材料层上的栅极绝缘膜以及保护膜的重迭膜形成露出栅极电极层或栅极电极材料层的表面上一部分的第1开口,同时,选择性地刻蚀源漏电极层或源漏电极材料层上的保护膜形成露出上述源漏极电极层或源漏极电极材料层的表面上一部分的第2开口;连接工序,经由上述第1或第2开口,把导电性材料连接到栅极电极层、栅极电极材料层、上述源漏电极层或上述源漏极电极材料层。

若依据上述薄膜元件的制造方法,则可成批进行绝缘膜的选择性刻蚀。由此,能够把外部端子连接到压焊区的开口形成工序(压焊区露出工序)和把布线连接到电极上的开口的形成工序(连接孔形成工序)一起进行,削减了二序数。

该制造方法在作为静电保护元件的MOS二极管的形成方面也可应用。另外,还能够用于压焊区近旁的交叉布线的形成。所谓“交叉布线”是把液晶显示装置的内部布线导出到密封材料的外侧之际,为谋求由厚的层间绝缘膜造成的布线的保护,把位于上层的布线连接到下层的布线上并迂回导出到外部而使用的布线。

上述“导电性材料层”最好和象素电极是同一材料。由此,能够在象素电极的形成工序的同时形成由导电性材料构成的布线。

进而,作为“导电性材料层”最好使用ITO(Indium Tin Oxide)膜。除去ITO膜之外,也可以使用金属氧化物这样的高熔点的其它透明电材料。

还有,本发明的有源矩阵型液晶显示装置中的防止静电破坏法的优选形态之一中,把由双向二极管组成的防止静电破坏用保护装置连接在扫描线及信号线中至少一条线或与其线电气等效的部件和共用电位线之间,由此,防止包含于液晶显示装置中的有源元件的静电破坏。

能够可靠地防止包含于有源矩阵基板上的有源元件(TFT)的静电破坏。

附图说明

图1-图6是示出本发明的薄膜元件的制造方法的、每个工序的元件断面图。

图7A-图7F用于说明图1-图6所示的制造加工技术的特征。

图8A-图8G是对比例的各工序的元件断面图。

图9示出本发明的TFT基板的结构例。

图10示出图9的TFT基板的压焊区周边的结构。

图11A示出静电保护电路的结构,图11B示出静电保护电路的等效电路图,图11C示出静电保护电路的电压-电流特性。

图12示出静电保护电路的平面布局形状。

图13使用元件的断面结构说明图12的静电保护电路的结构。

图14用于说明静电保护电路的功能。

图15示出把液晶面板的布线导出到连接压焊区情况时的结构例。

图16例示了本发明的有源矩阵基板中除去象素部分的区域的ITO的使用部位。

图17示出本发明的液晶显示装置中的象素部分的平面布局形状。

图18是沿图17的B-B线的液晶显示装置的断面图。

图19-图25分别是示出本发明的有源矩阵基板的制造方法的、各工序的元件断面图。

图26示出使用图25的有源矩阵基板组装的液晶显示装置的主要部分的断面结构。

图27是用于说明基于元件分断装置的基板的分断工序的说明图。

图28是用于说明有源矩阵型的液晶显示装置的总体结构的概要的说明图。

图29是示出有源矩阵型的液晶显示装置的象素部分的结构的电路图。

图30示出用于驱动图29的象素部分中的液晶的电压波形。

具体实施方式

下面,参照附图说明本发明的实施形态。

(第1实施形态)图1-图6是示出本发明的薄膜元件(背栅结构的TFT)的制造方法一例的、各工序的元件断面图。

(各制造工序的内容)(工序1)如图1所示,在玻璃基板(无碱基板)2上使用光刻技术,形成例如由1300左右厚度的Cr(铬)构成的栅极电极4a以及栅极电极材料层4b、4c。栅极电极4a是在象素部分上形成矩阵状的背栅结构的TFT的栅极电极。另外,栅极电极材料层4b成为形成后述的防止静电破坏用保护元件的区域,还有,栅极电极材料层4c成为形成与外部连接用或检查用端子的区域。

接着,用等离子CVD法连续地生成硅氮化膜SiNx等构成的栅极绝缘膜6、未掺入杂质的本征非晶硅膜8以及n型硅膜10(欧姆接触层),然后,用光刻法将本征非晶硅膜8以及n型硅膜(欧姆接触层)10形成小岛。

这时,栅极绝缘膜6的厚度例如是约3000,本征硅膜8的厚度例如是约3000,欧姆接触层10的厚度例如是约500。

本工序中的特征在于不形成对于栅极绝缘膜的连接孔。

(工序2)接着,如图2所示,用溅射以及光刻形成例如由Cr(铬)构成的1300左右的源、漏电极12a、12b。

(工序3)接着,如图3所示,以源、漏电极12a、12b为掩膜,用刻蚀法除去欧姆接触层10的中央部分,进行源、漏极的分离(分离刻蚀)。这时,能够在同一刻蚀装置的同一腔内连续地进行用于源、漏极电极的图形的刻蚀和分离刻蚀。

即,首先用Cl2族的刻蚀气体进行源漏极电极12a、12b的刻蚀,接着把刻蚀气体换为SF6族的气体可以进行欧姆接触层10的中央部分的刻蚀。

(工序4)接着,如图4所示,例如用等离子CVD法形成保护膜14。该保护膜14例如是2000左右的氮化硅膜(SiNx)。

(工序5)接着,如图5所示,在保护膜14上形成用于连接外部端子(屏蔽线和IC的输出引线等)的开口20,同时形成连接孔16、18。

开口20和连接孔18贯通栅极绝缘膜6以及保护膜14而形成,连接孔16仅贯通保护膜14形成。

形成开口20及连接孔18之际,栅极电极材料层4b、4c分别起到刻蚀中止层(Stopper)的作用。另外,在形成连接孔16之际,源、漏电极12b起到刻蚀中止层的作用。

(工序6)接着,如图6所示,以500左右的厚度淀积ITO(Indium TinOxide)膜,选择性地刻蚀、形成ITO构成的布线22a及电极22b。ITO的刻蚀用HCl/HNO3/H2O的混合液的湿法刻蚀来进行。

如上述,贯通栅极绝缘膜6及保护膜14的重迭膜形成开口20及连接孔18。从而,构成相当于2层绝缘膜厚度的深连接孔。

然而,由于ITO的熔点高故与铝相比台阶复盖率好,从而即使经由深连接孔也不会造成连接不良,另外,除ITO之外,也可以使用金属氧化膜这样的高熔点的其它透明电极材料。例如,可使用SnOx、ZnOx等金属氧化物。在这样的情况下,台阶复盖率也是可实用化的。

这样制造的背栅结构的TFT例如作为有源矩阵基板中象素部分的开关元件使用。还有,由ITO构成的电极22b成为用于连接外部端子(IC的输出引线等)的压焊区。

(本制造方法的特征)图7A-图7F示出有关图1-图6中记述的本实施形态的TFT的制造工序。另一方面,图8A-图8G示出对比例的TFT的制造工序。该对比例是为了使有关本实施形态的TFT的制造方法的特征更明确而由本专利发明者设想出来的,不是以往的例子。

对比例的图8A和图7A相同。

图8A-图8G中与图7A-图7F相同的部分上标注相同的参照编号。

对比例的情况,如图8B所示,在形成漏极电极层之前,形成连接孔K1,K2。

而且,如图8C所示形成源、漏电极层12a、12b以及相同材料构成的源、漏电极材料12c、12d。

接着,如图8D所示形成ITO膜30。

接着,如图8E所示进行欧姆层10的中央部分的刻蚀(分离刻蚀)。

接着,如图8F所示形成保护膜40。

最后,如图8G所示,形成开口K3。由此,源、漏电极材料层12d的表面露出,形成用于连接外部连接端子的电极(压焊区)。

若依据这样的对比例的制造方法,则在图8B中的连接孔形成工序的基础上再加上图8G中的形成开口部分K3的工序,合计需要2次开口部分的形成工序。

与此相反,本实施形态的制造方法中,如图7E所示,一并形成开口16、18、20。即,在贯通保护膜14及栅极绝缘膜6的重迭膜形成开口的同时,也对源、漏电极层12b上的保护膜14刻蚀图形,由此,1次开口形成工序即可。从而,能够削减1道曝光工序,与此相伴随,也将不需要光致抗蚀剂膜的淀积工序及其刻蚀工序。从而,合计缩短3道工序,即,简化了制造加工。

还有,本实施形态的制造方法中,在同一腔内可以连续地进行图7B所示的源、漏极电极层12a、12b的图形刻蚀(干法刻蚀)和图7C所示的欧姆接触层10的中央部分的刻蚀(干法刻蚀)。即,通过在同一腔内依次更换刻蚀气体,能够连续地刻蚀。

与此相反,对比例的情况下,在图8c的源、漏极电极层12a、12b的图形刻蚀(干法刻蚀)后,进行图8D的ITD膜30的湿法刻蚀,接着,进行图8E的欧姆层10中央部分的刻蚀(干法刻蚀)。由于ITO膜不能用干法刻蚀加工,仅可进行湿法刻蚀加工,故不能够在一个腔内连续地进行图8C、图8D、图8E的各刻蚀工序。由此,在各工序都要进行基板的手工操作,作业麻烦。

还有,本实施形态的情况下,保护膜14必须存在于ITO膜22a、22b和源、漏电极12a、12b之间。这意味着在基板上的其它区域(未图示)可靠地把ITO膜构成的布线与用源、漏极电极同一材料构成的布线及电极电隔离。

然而,对比例的情况下,ITO膜30和源、漏极电极10a、10b属于同一层。即,两者被重叠,在两者之间不存在保护膜。由此,在基板上其它区域(未图示),若异物存在,则尽管原本必须绝缘,但ITO膜构成的布线与用源、漏极电极同一材料构成的布线及电极有短路的危险。即,用本实施形态的制造方法形成的元件可靠性高。

还有,由于对比例中在比较早的阶段形成ITO膜30(图8D),故在其后的工序中,存在由作为ITO的成分的铟(In)和锡(Sn)等引起的污染的可能性。

与此相对,本实施形态的制造方法中,由于ITO膜22a、22b在最后的工序中形成,故由ITO成分的锡(Sn)等引起的污染的可能性少。

这样,若依据本实施形态的制造方法,则能够缩短制造工序,而且能够制造可靠性高的元件。

(第2实施形态)下面,参照图9-图18说明本发明的第2实施形态。

图9示出有关本发明第2实施形态的有源矩阵基板的平面布局。

图9的有源矩阵基板是在液晶显示装置中使用的。作为象素部分的开关元件及防止静电破坏用保护元件,使用由第1实施形态中说明过的制造方法制造的TFT。

象素部分4000(图中,用虚线围起来的部分)由多个象素120构成,各象素构成为包含TFT(开关元件)3000。TFT3000设在扫描线52和信号线54的交叉点上。

信号线54、扫描线52的各端部分别设有压焊区160A、160B,这些压焊区和LC-COM线180之间连接第1保护元件140A、140B,上述压焊区和保护环100之间形成第2保护元件150A、150B。另外,LC-COM线180还经由银点压焊区连接对向电极。

“压焊区160A、160B”是用于连接键合引线和凸点电极(bump电极)或使用了聚酰亚胺带的电极等(外部端子)的电极。

还有,“LC-COM线180”是给出作为液晶驱动基准的电位的线。公共电位LC-COM例如象图30所示的那样,设定在只比显示信号电压Vx的中点电位VB低ΔV的电位处。即,如图29例示的那样,在象素部分的TFT3000中存在栅、源间电容CGS,受其影响在显示信号电压Vx和最终的保持电压Vs之间产生电位差ΔV。为补偿该电位差ΔV,把比显示信号电压Vx的中点电位VB低ΔV的电位取为共同的基准电位。

另外,图29中,X是信号线,Y是扫描线,CLC表示液晶的等效电容,Cad表示保持电容。还有,图30中,VX是供给到信号线X上的显示信号的电压,VY是供给到扫描线Y上的扫描信号的电压。

还有,“保护环100”是设在压焊区160A、160B外侧的线,作为液晶显示装置制造阶段中的静电措施。

LC-COM线180及保护环100都是共同电位线,从而,通过压焊区和这些线之间连接保护二极管能够使静电沿这些线释放。

还有,保护环100如图27所示,在使TFT基板1300与对向基板(彩色滤波器基板)对粘后,在驱动用IC连接之前沿划线(SB)切断,而LC-COM线180是留在最终制品中的线。从而,在基板切断后到IC连接之前,能够用第1保护元件140保护象素部分的TFT免遭静电破坏,从而,制品的可靠性提高。

还有,由于在最终制品中还留有保护二极管,故实际使用制品时的静电破坏强度也提高。进而,由于使用了TFT的保护二极管故容易控制阈值电压(Vth),还能够减少泄放电流。因此,即使在最终制品中留有二极管也不会有不良影响。

图11A-图11C示出保护元件的具体结构例。

即,如图11A所示,保护元件构成为把连接第1TFT(F1)的栅、漏极构成的MOS二极管和连接第2TFT(F2)的栅·漏极构成的MOS二极管相互反向并连。其等效电路为图11B所示。

从而,如图11C所示那样,该保护元件在电流、电压特性中沿双向具有非线性。各二极管在加入低电压时成为高阻抗,加入高电压时成为低阻抗状态。另外,由于各二极管实质上是晶体管,流过电流的能力大,能够高速地吸收静电,因此保护能力高。

图10中示出图9的压焊区160A、160B周围静电保护元件的具体配置例。

第1保护元件140A由连接了栅、漏极间的薄膜晶体管M60及M62构成,同样,第1保护元件140B由薄膜晶体管M40及M42形成。

第2保护元件150A、150B也一样,由薄膜晶体管M80、M82及M20、M22构成。

这些保护元件起到这样的作用,即在被加入正或负的过大浪涌电压时导通,高速地将该浪涌电压沿LC-COM线180或保护环100释放。

另外,配置在压焊区外侧的第2保护元件150除去静电保护功能外,还具有这样功能,即防止用保护环100短路各压焊区160而使得在阵列工序中不能进行最终检查。用图14说明该功能。

考虑如图14所示那样,在压焊区160A1上连接阵列试验器(具有放大器220)的探头,对象素部分的TFT(Ma)进行试验的情况。

这时,第2保护元件150A1及第2保护元件150A2维持高阻状态。从而,象素部分的TFT(Ma)TFT(Mb)电隔离。由此,可防止和其它晶体管的交调失真,能够仅对于所希望的TFT(Ma)进行试验。

还有,如图27所示,若完成了TFT基板1300的制造,则在定向膜的涂敷、研磨工序、密封材料(衬垫)涂敷工序、基板的对粘工序、分断工序、液晶注入及封装工序等各工序结束之后并在连接驱动用IC之前,沿划线(SB)切断除去保护环100。

然而,由于存在着连接LC-COM线180和压焊区160之间的第1保护元件140,因而,即使在连接驱动用的IC之前,也形成静电保护。

还有,最终制品中也留有第1保护元件,但由于使用了TFT的保护元件进行了正确的阈值控制,因而不必担心由于泄放电流等降低制品的可靠性。

接着,用图12及图13说明图11所示的第1及第2晶体管(F1、F2)的元件的结构。

本实施形态中,如图12所示,把由作为象素电极材料ITO构成的膜(ITO膜)300、320、330用作为栅极,漏极连接用布线。

图13中示出对应于图12的平面布局中的各部分(A)~(F)的断面结构。

如图示那样,构成静电保护元件的第1薄膜晶体管F1及第2薄膜晶体管F2都具有反交错结构(背栅结构)。

即,在玻璃基板400上形成栅极电极层410、420、430、440,在其上面形成栅极绝缘膜450,形成本征非晶硅层470、472,介以n型欧姆层480形成漏极电极(源极电极)层490,形成保护膜460以便复盖这些层,而且,用由作为象素电极材料的ITO构成的膜(ITO膜)300、320、330进行栅、漏极间的连接。

ITO膜300、320、330经由贯通栅极电极层上的栅极绝缘膜450以及保护膜460的2层膜的连接孔和贯通漏极电极层490上的保护膜460的连接孔,连接栅极电极层和漏极电极层。

这种情况下,由于ITO是高熔点,与铝等相比台阶复盖率特性优良,因此,即使经由贯通2层膜的深连接孔也可确保良好的连接。

还有,如在第1实施形态中说明的那样,对于栅极、漏极的连接孔在用于连接外部连接端子的开口的形成(压焊区露出)工序中同时形成,故能够缩短工序数。

以上,说明以ITO膜作为布线使用,形成保护二极管的例子。但ITO膜作为布线的利用并不限于该例,还能够例如在图15所示形态中加以利用。

即,图15中,ITO膜342被用于形成压焊区160近旁中的交叉布线342。

所谓“交叉布线”是在把液晶显示装置的内部布线导出到密封材料520的外侧之际,为谋求由厚的层间绝缘膜进行的布线保护,把位于上层的布线连接到下层布线上并迂回导出到外部而使用的布线。

即,ITO膜342连接漏极电极层490和与栅极电极相同材料构成的层(栅极电极材料层)412。由此,栅极电极材料层412的导出外部的部分由栅极绝缘膜450及保护膜460的二者保护,提高了可靠性。

另外,图15中,参照编号500和502示出定向膜,500表示密封材料,540表示对向电极,562表示玻璃基板,1400表示液晶。还有,压焊区160上连接有例如键合引线600。有时也连接使用了凸点电极和聚酰亚胺片的电极层,代替该键合引线。

ITO膜能够在其它各种位置作为布线使用,为了易于了解而例示ITO膜能够作为布线使用的位置,则如图16所示。

图16中用粗实线示出了ITO膜。

位置A1-A3中的ITO膜作为用于形成保护元件的布线使用,位置A4中作为用于连接扫描线52和压焊区160B的布线使用,位置A5中作为图15所示的交叉布线使用。

还有,位置A6中,作为用于连接水平方向的LC-COM线和垂直方向的LC-COM线的布线使用。即,由于水平方向的LC-COM线由栅极材料形成,垂直方向的LC-COM线用源极材料形成,故需要用ITO连接两者。

另外,图16的位置A6中,银点压焊区110能够和水平方向的LC-COM线或者垂直方向的LC-COM线中任一条线在同一工序中形成为一体,在这样形成的情况下,可以经由ITO把不和银点压焊区110形成为一体的LC-COM线(水平、垂直的任一条)与银点压焊区110连接。

下面,用图17、图18说明象素部分中各象素的结构。

图17示出象素部分的平面布局。

配置着连接到扫描线52及信号线54上的、起到开关元件作用的TFT(构成为含有栅极电极720、漏极电极740、未掺入杂质的本征非晶硅层475),漏极电极740上连接着象素电极(ITO)340。图中,K2是连接孔,Cad表示保持电容。保持电容Cad由邻接的栅极布线和被延长的象素电极的重迭构成。

图18示出图17中沿B-B经的断面结构。成为和图15中说明过的结构同样的断面结构。

(第3实施形态)用图19-图26说明有关上述第2实施形态的TFT基板的制造方法。

各图中,左侧是形成象素部分的开关晶体管的区域,中央部分是形成保护元件的区域,右侧是连接外部连接端子的区域(压焊区)。

(1)如图19所示,首先,用光刻技术在玻璃基板(无碱基板)400上形成例如由1800左右的厚度Cr(铬)构成的电极720、722、900、902、904。

Cr的淀积用磁控管溅射装置在50mTorr的减压下进行。还有,Cr的加工由使用了Cl2族气体的干法刻蚀法进行。

参照编号720、900是构成TFT的栅极电极的层(栅极电极层),参照编号722是相当于图17所示的扫描线52的层。还有,参照编号902、904是由和栅极电极层相同材料构成的层(栅极电极材料层)。

(2)接着,如图20所示,用等离子CVD法,连续地生成由氮化硅膜SiNx等构成的栅极绝缘膜910、未掺入杂质的本征非晶硅膜以及n型硅膜(欧姆层),接着,依据使用了SF6族的刻蚀气体,把本征非晶硅膜及n型硅膜(欧姆层)刻蚀图形。

由此,形成岛状的本征非晶硅层475、920以及n型硅层(欧姆层)477、922。

栅极绝缘膜910的厚度例如是4000左右,本征硅层475、920的厚度例如是3000左右,欧姆层477、922的厚度例如是500左右。

该工序中的特征在于不形成对于栅极绝缘膜的连接孔。从而,不再需要光致抗蚀剂膜的涂敷工序、曝光工序、刻蚀除去工序这3道工序,谋求得到工序数的缩短。

(3)接着,如图21所示,用溅射法及光刻法形成例如由Cr(铬)构成的1500左右的源、漏电极层740a、740b、930a、930b。

(4)接着,以源、漏电极层740a、740b、930b、930b为掩膜,用刻蚀法除去欧姆层477、922的中央部分,进行源极和漏极的分离。

在同一干法刻蚀装置的腔内连续地进行图21所示的源、漏电极层的图形化和图22所示的源、漏极的分离刻蚀。即,首先,用CL族的刻蚀气体进行源、漏极电极层740a、740b、930a、930b的加工,然后把刻蚀气体换为SF6族的气体,进行欧姆层477、922的中央部分的刻蚀。这样,由于连续地使用干法刻蚀,简化了制造作业。

(5)接着,如图23所示,用等离子CVD法形成保护膜940。该保护膜例如是2000左右的氮化硅膜SiNx。

(6)接着,如图24所示,用SF6族的刻蚀气体选择性地刻蚀保护膜940。即,在形成压焊区的开口160的同时,形成连接孔CP1及连接孔K8、K10。

开口160及连接孔CP1是贯通栅极绝缘膜910及保护膜940的重迭膜而形成的开口,连接孔K8、K10是仅贯通保护膜940的开口。

这种情况下,栅极电极材料层902、904在选择孔CP1、开口160的形成之际分别起到刻蚀中止层的作用,源、源极电极740a、930b分别起引连接孔K8、K10形成之际的刻蚀中止层的作用。

(7)接着,如图25所示,用磁控管溅射装置以500左右的厚度淀积ITO(Indium Tin Oxide)膜,用HCl/HNO3/H2O的混合液刻蚀,加工成预定的图形。由此完成有源矩阵基板。图25中,参照编号950是由ITO构成的象素电极,参照编号952是构成保护二极管一部分的ITO构成的布线,参照编号954是用于连接外部端子的由ITO构成的电极(压焊区)。

由于把台阶复盖率好的ITO作为布线使用,故确保良好的电连接。作为象素电极材料,也可以使用金属氧化物这样高熔点的其它透明电极材料。例如,可以使用SnOx、ZnOx等金属氧化物。

还有,如从图25所知,在ITO层950、952和源、漏极电极740a、740b、930a、930b之间必须介以保护膜940。这意味着在基板上的布线区域(未图示)中可靠地电分离由ITO构成的布线层和源、漏极电极材料层。从而,不必担心因异物引起两者的短路。

还有,本制造方法中由于在最后的工序(图25)中形成ITO膜,故不必担心由作为ITO成分的锡(Sn)、铟(In)引起的污染。

这样,若依据本实施形态的制造方法,则能够缩短有源矩阵基板的制造工序,而且能够安装对于防止静电实施了足够的措施的可靠性高的薄膜电路。

另外,图25中,直接把ITO膜952、954连接到栅极电极层902及栅极电极材料层904上,但也能够经由钼(Mo)、钽(Ta)、钛(Ti)等缓冲层连接两者。

下面,说明使用完成了的有源矩阵基板组装液晶显示装置的工序。

如图28所示,把对向基板1500和TFT基板1300粘在一起,在图27所示那样的单元分断工序后,进行液晶的封入,然后,连接驱动用IC,进而如图28所示那样,经过使用偏光板1200、1600以及背景光源1000的组装工序,完成有源矩阵型液晶显示装置。

图26中示出有源矩阵型液晶显示装置主要部分的断面图。图26中,在与图15、图18等前面示出的附图相同的位置处标注相同的参照编号。

图26中,左侧是有源矩阵部分,中央是保护元件(静电保护二极管)形成区域,右侧是压焊区部分。

在压焊区部分,在由ITO构成的电极(压焊区)954上经各向异性导电膜500连接液晶的驱动用LC5500的输出引线5200。参照编号5100是导电粒子,参照编号5300是胶片带,参照编号5400是密封用的树脂。

图26中,作为驱动用IC的连接方法采用使用带载的方式(TAB),而也可以采取其它方式,例如COG(Chip On Glass)方式。

本发明不限于上述实施形态,也可以变形使用了利用正交错结构的TFT的场合。还有,作为象素电极材料,也可以使用ITO之外的金属氧化物这样高熔点的其它透明电极材料。例如,可以使用SnOx、ZnOx等金属氧化物。这种情况下,台阶复盖率也可达到实用化。

若把本实施例的液晶显示装置作为个人计算机等机器中的显示装置使用,则制品的价值将会提高。

Claims (89)

1.一种薄膜元件的制造方法,所述方法包括下列步骤:(A)在基板上形成栅极电极层以及以与该栅极电极层同一材料构成的栅极电极材料层的工序;(B)在上述栅极电极层及栅极电极材料层上形成栅极绝缘膜、沟道层和欧姆接触层的工序;(C)形成连接到所述欧姆接触层的源极电极层和漏极电极层的工序;(D)通过蚀刻,从所述源极电极层和所述漏极电极层之间的区去除所述欧姆接触层的工序;(E)形成保护膜使之复盖上述源、漏电极层以及上述栅极电极材料层的工序;(F)选择性地刻蚀存在于上述栅极电极材料层上的上述栅极绝缘膜及上述保护膜的一部分,形成使上述栅极电极材料层的部分表面露出的第1开口,同时,选择性地刻蚀上述源、漏极电极层上的上述保护膜的一部分,形成使上述源、漏极电极层中至少一个的部分表面露出的第2开口的工序;(G)在所述第一开口和所述第二开口中的至少一个上形成导电性材料层的工序。
2.权利要求1中所述的薄膜元件的制造方法,其特征在于:所述第二开口的所述导电性材料层是象素电极。
3.权利要求1中所述的薄膜元件的制造方法,其特征在于:所述导电性材料层由ITO制成。
4.权利要求1中所述的薄膜元件的制造方法,其特征在于:在上述第1开口形成的上述导电性材料层是外部连接端子。
5.权利要求1中所述的薄膜元件的制造方法,其特征在于:在上述第二开口上形成的上述导电性材料层连接到在上述第一开口上形成的上述导电性材料层。
6.权利要求1中所述的薄膜元件的制造方法,其特征在于:在一个或多个基片的层上形成栅电极层和栅极电极材料层。
7.一种薄膜元件的制造方法,所述方法包括下列步骤:(A)在基板上形成象素栅极电极层以及以与该象素栅极电极层同一材料构成的保护元件栅极电极层的工序;(B)在上述象素栅极电极层及保护元件栅极电极材料层上形成栅极绝缘膜、沟道层和欧姆接触层的工序;(C)形成连接到所述欧姆接触层的象素源极电极层、象素漏极电极层、保护元件源极电极层和保护元件漏极电极层的工序;(D)通过蚀刻,从所述象素源极电极层和所述象素漏极电极层之间的区及从所述保护元件源极电极层和所述保护元件漏极电极层之间的区去除所述欧姆接触层的工序;(E)形成保护膜使之复盖上述象素源极电极层、象素漏极电极层、保护元件源极电极层和保护元件漏极电极层的工序;(F)选择性地刻蚀存在于上述象素源极电极层和象素漏极电极层上的上述保护膜的一部分,形成使上述象素源极电极层和象素漏极电极层中至少一个的部分表面露出的第1开口,同时,选择性地刻蚀上述保护元件源极电极层、保护元件漏极电极层和保护元件栅极电极层上的上述保护膜的一部分,形成使上述保护元件源极电极层、保护元件漏极电极层和保护元件栅极电极层的至少一个的部分表面露出的第2开口的工序;(G)在所述第一开口和所述第二开口中的至少一个上形成导电性材料层的工序。
8.权利要求7中所述的薄膜元件的制造方法,其特征在于:在上述第二开口上形成的上述导电性材料层连接到在上述第一开口上形成的上述导电性材料层。
9.一种有源矩阵基板的制造方法,所述方法包括下列步骤:(A)在基板上形成栅极电极层以及以与该栅极电极层同一材料构成的栅极电极材料层的工序;(B)在上述栅极电极层及栅极电极材料层上形成栅极绝缘膜的工序;(C)形成沟道层,使得栅绝缘膜暴露在沟道层和栅极电极层之间的工序;(D)形成连接到所述沟道层的源极电极层和所述漏极电极层的工序;(E)形成保护膜使之复盖上述源极电极层、上述漏极电极层以及上述栅极电极材料层的工序;(F)选择性地刻蚀存在于上述栅极电极材料层上的上述栅极绝缘膜及上述保护膜的一部分,形成使上述栅极电极材料层的部分表面露出的第1开口,同时,选择性地刻蚀上述源极电极层和漏极电极层的上述保护膜的一部分,形成使上述源极电极层和漏极电极层的至少一个的部分表面露出的第2开口的工序;(G)在所述第一开口和所述第二开口中的至少一个上形成导电性材料层的工序。
10.权利要求9中所述的有源矩阵基板的制造方法,其特征在于:所述第二开口的所述导电性材料层是象素电极。
11.权利要求9中所述的有源矩阵基板的制造方法,其特征在于:所述导电性材料层由ITO制成。
12.权利要求9中所述的有源矩阵基板的制造方法,其特征在于:在上述第1开口形成的上述导电性材料层是外部连接端子。
13.权利要求9中所述的有源矩阵基板的制造方法,其特征在于:在上述第二开口上形成的上述导电性材料层连接到在上述第一开口上形成的上述导电性材料层。
14.一种薄膜元件的制造方法,所述方法包括下列步骤:(A)在基板上形成象素栅极电极层以及以与该象素栅极电极层同一材料构成的保护元件栅极电极材料层的工序;(B)在上述象素栅极电极层及保护元件栅极电极材料层上形成栅极绝缘膜的工序;(C)形成沟道层;使得栅绝缘膜暴露在沟道层和栅极电极层之间、及暴露在沟道层和保护元件栅极电极层之间的工序;;(D)形成连接到所述沟道层的象素源极电极层、象素漏极电极层、保护元件源极电极层和保护元件漏极电极层的工序;(E)形成保护膜使之复盖上述象素源极电极层、象素漏极电极层、保护元件源极电极层和保护元件漏极电极层的工序;(F)选择性地刻蚀存在于上述象素源极电极层和象素漏极电极层上的上述保护膜的一部分,形成使上述象素源极电极层和象素漏极电极层中至少一个的部分表面露出的第1开口,同时,选择性地刻蚀上述保护元件源极电极层、保护元件漏极电极层和保护元件栅极电极层上的上述保护膜的一部分,形成使上述保护元件源极电极层、保护元件漏极电极层和保护元件栅极电极层的至少一个的部分表面露出的第2开口的工序;(G)在所述第一开口和所述第二开口中的至少一个上形成导电性材料层的工序。
15.权利要求14中所述的薄膜元件的制造方法,其特征在于:在上述第二开口上形成的上述导电性材料层连接到在上述第一开口上形成的上述导电性材料层。
16.一种薄膜元件的制造方法,所述方法包括下列步骤:(A)在基板上形成栅极电极层以及以与该栅极电极层同一材料构成的栅极电极材料层的工序;(B)在上述栅极电极层及栅极电极材料层上形成栅极绝缘膜、沟道层和欧姆接触层的工序;(C)形成连接到所述欧姆接触层的源极电极层和所述漏极电极层的工序;(D)通过蚀刻,从所述源极电极层和所述漏极电极层之间的区去除所述欧姆接触层的工序;(E)形成保护膜使之复盖上述源、漏电极层以及上述栅极电极材料层的工序;(F)选择性地刻蚀存在于上述栅极电极材料层上的上述栅极绝缘膜及上述保护膜的一部分,形成使上述栅极电极材料层的部分表面露出的第1开口,同时,选择性地刻蚀上述源、漏极电极层上的上述保护膜的一部分,形成使上述源、漏极电极层的至少一个的部分表面露出的第2开口的工序;(G)在所述第一开口和所述第二开口中的至少一个上形成导电性材料层的工序。
17.一种有源矩阵基板,包括:开关元件,配制成与扫描线和信号线的交叉点一致,且象素电极配制成与开关元件一致;防止静电破坏用元件,利用建立在上述扫描线和上述信号线的至少一个之间的薄膜晶体管,或与上述扫描线和上述信号线中至少一个在电气上等价的区,和公共电气保护区,上述防止静电破坏用元件包含二极管,其中薄膜晶体管中的栅极电极层、源极电极层和漏极电极层互相连接;和第1开口,通过选择性地除去上述栅极电极层上的绝缘膜形成,第2开口,通过选择性地除去上述源极电极层和漏极电极层上的绝缘膜形成,其中经由上述第1及第2开口,用和上述象素电极相同材料构成的导电性材料层连接上述栅极电极层、源极电极层和漏极电极层。
18.一种薄膜元件的制造方法,所述方法包括下列步骤:(A)在基板上形成栅极电极层以及以与该栅极电极层同一材料构成的栅极电极材料层的工序;(B)在上述栅极电极层及栅极电极材料层上形成栅极绝缘膜、沟道层和欧姆接触层的工序;(C)形成连接到所述欧姆接触层的源极电极层和所述漏极电极层的工序;(D)通过蚀刻,从所述源极电极层和所述漏极电极层之间的区去除所述欧姆接触层的工序;(E)形成保护膜使之复盖上述源极电极层、漏极电极层以及上述栅极电极材料层的工序;(F)选择性地刻蚀存在于上述栅极电极材料层上的上述栅极绝缘膜及上述保护膜的一部分,形成使上述栅极电极材料层的部分表面露出的第1开口,同时,选择性地刻蚀所述源极电极层和所述漏极电极层上的上述保护膜的一部分,形成使上述源极电极层和所述漏极电极层的至少一个的部分表面露出的第2开口的工序;(G)在所述第一开口和所述第二开口中的至少一个上形成导电性材料层的工序。
19.一种薄膜元件的制造方法,其特征在于包括以下步骤:(A)在基板上形成栅极电极层及用与上述栅极电极层相同材料构成的栅极电极材料层的步骤;(B)在上述栅极电极及上述栅极电极材料层上形成栅极绝缘膜的步骤;(C)在与上述栅极电极层重叠的上述栅极绝缘膜上形成沟道层和欧姆接触层的步骤;(D)形成导电连接于上述欧姆接触层的源极电极层及漏极电极层的步骤;(E)通过蚀刻,从所述源极电极层和所述漏极电极层之间的区去除所述欧姆接触层和沟道层的表面的步骤;(F)形成复盖上述源极电极层、上述漏极电极层以及上述栅极电极材料层的保护膜的步骤;(G)为使上述栅极电极材料层的表面部分露出,形成选择性地刻蚀上述栅极电极材料层上的上述栅极绝缘膜和上述保护膜的一部分的第1开口,与此同时,为使上述源极电极层和上述漏极电极层中至少一个的部分表面露出,形成选择性地刻蚀上述源极电极层和上述漏极电极层中至少一个上的上述保护膜的一部分的第2开口的步骤;和(H)在上述第1开口和上述第2开口中至少一个,形成导电性材料层的步骤。
20.权利要求19中所述的薄膜元件的制造方法,其特征在于:上述工序(G)中形成的上述第1开口是用于把布线连接到上述栅极电极材料层的连接孔,或是用于把外部端子连接到上述栅极电极材料层的开口。
21.权利要求19中所述的薄膜元件的制造方法,其特征在于:上述导电性材料层由ITO(Indium Tin Oxide)构成。
22.一种有源矩阵基板的制造方法,其特征在于包括以下步骤:(A)在基板上形成栅极电极层及用与上述栅极电极层相同材料构成的栅极电极材料层的步骤;(B)在上述栅极电极及上述栅极电极材料层上形成栅极绝缘膜的步骤;(C)在与上述栅极电极层重叠的上述栅极绝缘膜上形成沟道层的步骤;(D)在沟道层上形成欧姆接触层的步骤;(E)形成导电连接于上述沟道层的源极电极层及漏极电极层的步骤;(F)通过蚀刻,从所述源极电极层和所述漏极电极层之间的区去除所述欧姆接触层和沟道层的表面的步骤;(G)形成复盖上述源极电极层、上述漏极电极层以及上述栅极电极材料层的保护膜的步骤;(H)为使上述栅极电极材料层的表面部分露出,形成选择性地刻蚀上述栅极电极材料层上的上述栅极绝缘膜和上述保护膜的一部分的第1开口,与此同时,为使上述源极电极层和上述漏极电极层中至少一个的部分表面露出,形成选择性地刻蚀上述源极电极层和上述漏极电极层中至少一个上的上述保护膜的一部分的第2开口的步骤;和(I)在上述第1开口和上述第2开口中至少一个上,形成导电性材料层的步骤。
23.权利要求22中所述的有源矩阵基板的制造方法,其特征在于:在上述第2开口形成的上述导电性材料层是象素电极。
24.权利要求22中所述的有源矩阵基板的制造方法,其特征在于:上述导电性材料层由ITO(Indium Tin Oxide)构成。
25.权利要求22中所述的有源矩阵基板的制造方法,其特征在于:在上述第1开口形成的上述导电性材料层是外部连接端子。
26.权利要求22中所述的有源矩阵基板的制造方法,其特征在于:在上述第二开口上形成的上述导电性材料层连接到在上述第一开口上形成的上述导电性材料层。
27.一种有源矩阵基板的制造方法,其特征在于包括以下步骤:(A)在基板上形成象素栅极电极层及用与上述象素栅极电极层相同材料构成的保护元件栅极电极材料层的步骤;(B)在上述象素栅极电极及上述保护元件栅极电极层上形成栅极绝缘膜的步骤;(C)在与上述象素栅极电极层重叠的上述栅极绝缘膜上形成象素沟道层,以及在与上述保护元件栅极电极层重叠的上述栅极绝缘膜上形成保护元件沟道层的步骤;(D)在象素沟道层上形成象素欧姆接触层和在保护元件沟道层上形成保护元件欧姆接触层的步骤;(E)形成导电连接于上述象素沟道层的象素源极电极层及象素漏极电极层、导电连接于上述保护元件沟道层的保护元件源极电极层及保护元件漏极电极层的步骤;(F)通过蚀刻,从所述象素源极电极层和所述象素漏极电极层之间的区去除象素欧姆接触层和象素沟道层,及从所述保护元件源极电极层和所述保护元件漏极电极层之间的区去除保护元件欧姆接触层的步骤;(G)形成复盖上述象素源极电极层、象素漏极电极层、保护元件源极电极层和保护元件漏极电极层的保护膜的步骤;(H)为使上述象素源极电极层和上述象素漏极电极层中至少一个的表面部分露出,形成选择性地刻蚀上述象素源极电极层和上述象素漏极电极层中至少一个的上述保护膜的一部分的第1开口,与此同时,为使上述保护元件源极电极层和上述保护元件漏极电极层中至少一个的部分表面露出,形成选择性地刻蚀上述保护元件源极电极层和上述保护元件漏极电极层中至少一个上的上述保护膜的一部分的第2开口的步骤;和(I)在上述第1开口和上述第2开口中至少一个,形成导电性材料层的步骤。
28.一种薄膜元件的制造方法,其特征在于包括以下步骤:(A)在基板上形成象素栅极电极层、用与上述象素栅极电极层相同材料构成的保护元件栅极电极层及用与上述象素栅极电极层相同材料构成的栅极电极材料层的步骤;(B)在上述象素栅极电极、上述保护元件栅极电极层及上述栅极电极材料层上形成栅极绝缘膜的步骤;(C)在与上述象素栅极电极层重叠的上述栅极绝缘膜上形成象素沟道层,以及在与上述保护元件栅极电极层重叠的上述栅极绝缘膜上形成保护元件沟道层的步骤;(D)在象素沟道层上形成象素欧姆接触层和在保护元件沟道层上形成保护元件欧姆接触层的步骤;(E)形成导电连接于上述象素沟道层的象素源极电极层及象素漏极电极层、导电连接于上述保护元件沟道层的保护元件源极电极层及保护元件漏极电极层的步骤;(F)通过蚀刻,从所述象素源极电极层和所述象素漏极电极层之间的区去除象素欧姆接触层和象素沟道层,及从所述保护元件源极电极层和所述保护元件漏极电极层之间的区去除保护元件欧姆接触层的步骤;(G)形成复盖上述象素源极电极层、象素漏极电极层、保护元件源极电极层、保护元件漏极电极层和栅极电极材料层的保护膜的步骤;(H)为使象素源极电极层和象素漏极电极层中至少一个部分表面露出,形成选择性地刻蚀上述象素源极电极层和象素漏极电极层中至少一个的上述保护膜的一部分的第1开口,与此同时,为使上述保护元件源极电极层和保护元件漏极电极层中至少一个的表面露出,形成选择性地刻蚀上述保护元件源极电极层和上述保护元件漏极电极层中至少一个上的上述保护膜的一部分的第2开口;和为使上述栅极电极材料层的部分表面露出,形成选择性地刻蚀上述栅极电极材料层上的上述栅极绝缘膜和上述保护膜的一部分的第3开口的步骤;和(I)在上述第1开口、上述第2开口和上述第3开口中的至少一个,形成导电性材料层的步骤。
29.一种薄膜元件的制造方法,其特征在于包括以下步骤:(A)在基板上形成栅极电极层及用与上述栅极电极层相同材料构成的栅极电极材料层的步骤;(B)在上述栅极电极层及上述栅极电极材料层上形成栅极绝缘膜的步骤;(C)在与上述栅极电极层重叠的上述栅极绝缘膜上形成沟道层和欧姆接触层的步骤;(D)通过在蚀刻设备的室中进行蚀刻,形成导电连接于上述欧姆接触层的源极电极层及漏极电极层的步骤;(E)通过在同一蚀刻设备的同一室中进行蚀刻,从所述源极电极层和所述漏极电极层之间的区去除所述欧姆接触层的步骤;(F)形成复盖上述源极电极层、上述漏极电极层以及上述栅极电极材料层的保护膜的步骤;(G)为使上述栅极电极材料层的表面部分露出,形成选择性地刻蚀上述栅极电极材料层上的上述栅极绝缘膜和上述保护膜的一部分的第1开口,与此同时,为使上述源极电极层和上述漏极电极层中至少一个的部分表面露出,形成选择性地刻蚀上述源极电极层和上述漏极电极层中至少一个上的上述保护膜的一部分的第2开口的步骤;和(H)在上述第1开口和上述第2开口中至少一个中,形成导电性材料层的步骤。
30.权利要求29中所述的薄膜元件的制造方法,其特征在于:上述工序(G)中形成的上述第1开口是用于把布线连接到上述栅极电极材料层的连接孔,或是用于把外部端子连接到上述栅极电极材料层的开口。
31.权利要求29中所述的薄膜元件的制造方法,其特征在于:上述工序(E)包括切换蚀刻气体,用刻蚀除去存在于上述源极电极层和漏极电极层之间的上述欧姆接触层。
32.权利要求29中所述的薄膜元件的制造方法,其特征在于:上述工序(E)包括去除沟道层的表面。
33.一种有源矩阵基板的制造方法,其特征在于包括以下步骤:(A)在基板上形成栅极电极层及用与上述栅极电极层相同材料构成的栅极电极材料层的步骤;(B)在上述栅极电极及上述栅极电极材料层上形成栅极绝缘膜的步骤;(C)在与上述栅极电极层重叠的上述栅极绝缘膜上形成沟道层的步骤;(D)在沟道层上形成欧姆接触层的步骤;(E)通过在蚀刻设备的室中进行蚀刻,形成导电连接于上述欧姆接触层的源极电极层及漏极电极层的步骤;(F)通过在同一蚀刻设备的同一室中进行蚀刻,从所述源极电极层和所述漏极电极层之间的区去除所述欧姆接触层的步骤;(G)形成复盖上述源极电极层、上述漏极电极层以及上述栅极电极材料层的保护膜的步骤;(H)为使上述栅极电极材料层的表面部分露出,形成选择性地刻蚀上述栅极电极材料层上的上述栅极绝缘膜和上述保护膜的一部分的第1开口,与此同时,为使上述源极电极层和上述漏极电极层中至少一个的部分表面露出,形成选择性地刻蚀上述源极电极层和上述漏极电极层中至少一个上的上述保护膜的一部分的第2开口的步骤;和(I)在上述第1开口和上述第2开口中至少一个,形成导电性材料层的步骤。
34.权利要求33中所述的有源矩阵基板的制造方法,其特征在于:在上述第2开口形成的上述导电性材料层是象素电极。
35.权利要求33中所述的有源矩阵基板的制造方法,其特征在于:在上述第1开口形成的上述导电性材料层是外部连接端子。
36.权利要求33中所述的有源矩阵基板的制造方法,其特征在于:在上述第二开口上形成的上述导电性材料层连接到在上述第一开口上形成的上述导电性材料层。
37.权利要求33中所述的有源矩阵基板的制造方法,其特征在于:上述工序(F)包括切换蚀刻气体,用刻蚀除去存在于上述源极电极层和漏极电极层之间的上述欧姆接触层。
38.权利要求33中所述的有源矩阵基板的制造方法,其特征在于:上述工序(F)包括去除沟道层的表面。
39.一种薄膜元件的制造方法,其特征在于包括以下步骤:(A)在基板上形成象素栅极电极层及用与上述象素栅极电极层相同材料构成的保护元件栅极电极材料层的步骤;(B)在上述象素栅极电极层及上述保护元件栅极电极层上形成栅极绝缘膜的步骤;(C)在与上述象素栅极电极层重叠的上述栅极绝缘膜上形成象素沟道层,以及在与上述保护元件栅极电极层重叠的上述栅极绝缘膜上形成保护元件沟道层的步骤;(D)在象素沟道层上形成象素欧姆接触层和在保护元件沟道层上形成保护元件欧姆接触层的步骤;(E)通过在蚀刻设备的室中进行蚀刻,形成导电连接于上述象素沟道层的象素源极电极层及象素漏极电极层、导电连接于上述保护元件沟道层的保护元件源极电极层及保护元件漏极电极层的步骤;(F)通过在同一蚀刻设备的同一室中进行蚀刻,从所述象素源极电极层和所述象素漏极电极层之间的区去除象素欧姆接触层,及从所述保护元件源极电极层和所述保护元件漏极电极层之间的区去除保护元件欧姆接触层的步骤;(G)形成复盖上述象素源极电极层、象素漏极电极层、保护元件源极电极层、保护元件漏极电极层的保护膜的步骤;(H)为使象素源极电极层和象素漏极电极层中至少一个的部分表面露出,形成选择性地刻蚀上述象素源极电极层和象素漏极电极层中至少一个的上述保护膜的一部分的第1开口,与此同时,为使上述保护元件源极电极层和保护元件漏极电极层中至少一个的部分表面露出,形成选择性地刻蚀上述保护元件源极电极层和上述保护元件漏极电极层中至少一个上的上述保护膜的一部分的第2开口的步骤;和(I)在上述第1开口和上述第2开口中的至少一个上,形成导电性材料层的步骤。
40.权利要求39中所述的薄膜元件的制造方法,其特征在于:上述工序(F)包括切换蚀刻气体,用刻蚀除去存在于上述源极电极层和漏极电极层之间的上述欧姆接触层。。
41.权利要求39中所述的薄膜元件的制造方法,其特征在于:上述工序(F)包括去除沟道层的表面。
42.一种薄膜元件的制造方法,其特征在于包括以下步骤:(A)在基板上形成象素栅极电极层及用与上述象素栅极电极层相同材料构成的保护元件栅极电极材料层的步骤;(B)在上述象素栅极电极、上述保护元件栅极电极层和上述栅极电极材料层上形成栅极绝缘膜的步骤;(C)在与上述象素栅极电极层重叠的上述栅极绝缘膜上形成象素沟道层,以及在与上述保护元件栅极电极层重叠的上述栅极绝缘膜上形成保护元件沟道层的步骤;(D)在象素沟道层上形成象素欧姆接触层和在保护元件沟道层上形成保护元件欧姆接触层的步骤;(E)通过在蚀刻设备的室中进行蚀刻,形成导电连接于上述象素沟道层的象素源极电极层及象素漏极电极层、及形成导电连接于上述保护元件沟道层的保护元件源极电极层及保护元件漏极电极层的步骤;(F)通过在同一蚀刻设备的同一室中进行蚀刻,从所述象素源极电极层和所述象素漏极电极层之间的区去除象素欧姆接触层,及从所述保护元件源极电极层和所述保护元件漏极电极层之间的区去除保护元件欧姆接触层的步骤;(G)形成复盖上述象素源极电极层、象素漏极电极层、保护元件源极电极层、保护元件漏极电极层和栅极电极材料层的保护膜的步骤;(H)为使象素源极电极层和象素漏极电极层中至少一个部分表面露出,形成选择性地刻蚀上述象素源极电极层和象素漏极电极层中至少一个的上述保护膜的一部分的第1开口,与此同时,为使上述保护元件源极电极层和保护元件漏极电极层中至少一个的表面露出,形成选择性地刻蚀上述保护元件源极电极层和上述保护元件漏极电极层中至少一个上的上述保护膜的一部分的第2开口;和为使上述栅极电极材料层的部分表面露出,形成选择性地刻蚀上述栅极电极材料层上的上述栅极绝缘膜和上述保护膜的一部分的第3开口的步骤;和(I)在上述第1开口、上述第2开口和上述第3开口中的至少一个上,形成导电性材料层的步骤。
43.权利要求42中所述的薄膜元件的制造方法,其特征在于:上述工序(F)包括切换蚀刻气体,用刻蚀除去存在于上述源极电极层和漏极电极层之间的上述欧姆接触层。。
44.权利要求42中所述的薄膜元件的制造方法,其特征在于:上述工序(F)包括去除沟道层的表面。
45.一种有源矩阵基板,包括:扫描线;信号线;象素电极;薄膜晶体管连到在配置成矩阵状的扫描线和信号线上,并和象素电极构成象素部分;防止静电破坏用的保护电路,利用建立在上述扫描线和上述信号线的至少一个之间的薄膜晶体管,或与上述扫描线和上述信号线在电气上等价的区,和除扫描线和信号线以外的公共电位线,上述防止静电破坏用的保护电路包含二极管,其中薄膜晶体管中的栅极电极层、源极电极层和漏极电极层互相连接;和第1开口,通过选择性地除去上述栅极电极层上的绝缘层形成,第2开口,通过选择性地除去上述源极电极层和漏极电极层上的绝缘层的同样制造过程形成,经由上述第1及第2开口,用和上述象素电极相同材料构成的导电性材料层电连接上述栅极电极层、源极电极层和漏极电极层。
46.权利要求45中所述的有源矩阵基板,其特征在于:第一开口通过栅极电极材料层上的第一绝缘膜的重叠膜并通过第一绝缘膜上的第二绝缘膜,且第一开口只通过栅/源极电极层上的第二绝缘膜。
47.权利要求45中所述的有源矩阵基板,其特征在于:上述导电性材料层由ITO(Indium Tin Oxide)构成。
48.权利要求45中所述的有源矩阵基板,其特征在于:与上述扫描线和上述信号线中至少一个在电气上等价的区是连接到外部端子的电极,上述共用电位线是在交流驱动液晶之际供给作为基准的基准电位的线;以及将连接上述外部端子的电极和把连接上述外部端子的电极共同连接起来构成等电位的线。
49.权利要求45中所述的有源矩阵基板,其特征在于:上述防止静电破坏用的保护电路设置在用于连接上述外部端子和公共电位的线的电极之间,以及连接上述外部端子和连接的电位线的电极之间。
50.权利要求45中所述的有源矩阵基板,其特征在于:上述防止静电破坏用的保护电路包括双向二极管,公共连接第一二极管的阳极和第二二极管阴极,及公共连接第一二极管阴极和第二二极管阳极。
51.权利要求45中所述的有源矩阵基板,其特征在于:电气上等价的区由公共电位线形成。
52.权利要求45中所述的有源矩阵基板,其特征在于:公共电位线与多个扫描线和多个信号线电连接。
53.权利要求45中所述的有源矩阵基板,其特征在于:公共电位线与面电极电连接。
54.权利要求45中所述的有源矩阵基板,其特征在于:公共电位线包括栅极电极材料布线、源极电极材料布线、和连接在栅极电极材料布线和源极电极材料布线之间的象素电极材料。
55.一种液晶显示装置,包括:权利要求54所述的有源矩阵基板。
56.一种防止在有源矩阵型液晶显示装置中包含的有源元件的静电破坏的方法,所述方法包括下列步骤:形成包括连接到矩阵状配置的扫描线和信号线的薄膜晶体管,以及连接在该薄膜晶体管一端上的象素电极的象素部分;提供防止静电破坏用的保护电路,该电路包含二极管,二极管具有在薄膜晶体管中与源极电极层和漏极电极层互相连接的栅极电极层;和连接保护电路以防止在至少一个扫描线、信号线、与扫描线和信号线中至少一个在电气上等价的区、和除扫描线和信号线以外的公共电位线之间的静电破坏。
57.权利要求56所述的方法,其特征在于:公共电位线包括栅极电极材料布线、源极电极材料布线、和连接在栅极电极材料布线和源极电极材料布线之间的象素电极材料。
58.一种有源矩阵基板,包括:扫描线;信号线;薄膜晶体管,配置成与扫描线和信号线的交叉点一致;象素电极;配置成与薄膜晶体管一致;防止静电破坏用的保护元件,以防止在至少一个扫描线、信号线、和公共电位线之间电连接的静电破坏,所述保护元件至少部分形成象素电极材料层。
59.权利要求58中所述的有源矩阵基板,其特征在于:扫描线和信号线的至少一个电连接到电极,以连接外部端子,保护元件电连接在公共电位线和电极之间以连接外部端子。
60.权利要求58中所述的有源矩阵基板,其特征在于:保护元件使用薄膜晶体管。
61.权利要求58中所述的有源矩阵基板,其特征在于:用于保护元件的薄膜晶体管的源极电极和漏极电极中的一个经像素电极材料层电连接到扫描线和信号线中的一个。
62.权利要求58中所述的有源矩阵基板,其特征在于:保护元件包括二极管,该二极管形成于将薄膜晶体管电连接在栅极电极和源极电极和漏极电极中的一个之间。
63.权利要求58中所述的有源矩阵基板,其特征在于:用于保护元件的薄膜晶体管的源极电极和漏极电极中的一个经像素电极材料层连接到扫描线和信号线中的一个。
64.权利要求58中所述的有源矩阵基板,其特征在于:用于保护元件的薄膜晶体管的栅极电极经像素电极材料层连接到薄膜晶体管的源极电极和漏极电极中的一个。
65.权利要求58中所述的有源矩阵基板,其特征在于:保护元件包括从第一薄膜晶体管的栅极电极和漏极电极的连接形成的第一二极管,和从第二薄膜晶体管的栅极电极和漏极电极的连接形成的第二二极管,第一二极管和第二二极管彼此以相反方向并联连接。
66.权利要求58中所述的有源矩阵基板,其特征在于:公共电位线电连接到面电极。
67.权利要求58中所述的有源矩阵基板,其特征在于:公共电位线电连接到一个衬底,以便经像素电极材料层连接到面电极。
68.一种液晶显示装置,包括:权利要求45所述的有源矩阵基板。
69.一种有源矩阵基板,包括:扫描线;信号线;象素电极;电连接到扫描线的第一薄膜晶体管;除扫描线和信号线以外的导线;防止静电破坏用的保护电路,该保护电路建立在导线和上述扫描线和上述信号线中的至少一个之间,上述保护电路包含从第二薄膜晶体管形成的二极管,其中保护电路包括:第二薄膜晶体管的栅极层;第二薄膜晶体管的源/漏极电极层;包含与薄膜晶体管的栅极层相同材料的导电层;导电层上的第一绝缘层,该第一绝缘层具有第一开口;在源/漏极电极层上形成的第二绝缘层,该第二绝缘层具有与第一开口的制造过程相同的第二开口;包含与象素电极相同材料的导电材料,该导电材料通过第一开口和第二开口电连接到导电层和源/漏极电极层。
70.权利要求69中所述的有源矩阵基板,其特征在于:所述导线是公共电位线。
71.一种有源矩阵基板,包括:扫描线;信号线;象素电极;电连接到扫描线的第一薄膜晶体管;除扫描线和信号线以外的导线;防止静电破坏用的保护电路,该保护电路建立在导线和上述扫描线和上述信号线中的至少一个之间,上述保护电路包含从第二薄膜晶体管形成的二极管,其中保护电路包括:第二薄膜晶体管的栅极层;第二薄膜晶体管的源/漏极电极层;包含与薄膜晶体管的栅极层相同材料的导电层;导电层上的第一绝缘层,该第一绝缘层具有第一开口;在源/漏极电极层上形成的第二绝缘层,该第二绝缘层具有与第一开口的制造过程相同的第二开口;包含与象素电极相同材料的导电材料,该导电材料通过第一开口和第二开口电连接到导电层和源/漏极电极层。
72.权利要求71中所述的有源矩阵基板,其特征在于:所述导线是公共电位线。
73.一种有源矩阵基板,包括:扫描线;信号线;象素电极;薄膜晶体管连到在配置成矩阵状的扫描线和信号线上,并和象素电极构成象素部分;防止静电破坏用的保护电路,利用建立在上述扫描线和上述信号线的至少一个之间的薄膜晶体管,或与上述扫描线和上述信号线在电气上等价的区,和除扫描线和信号线以外的公共电位线,上述防止静电破坏用的保护电路包含二极管,其中薄膜晶体管中的栅极电极层、源极电极层和漏极电极层互相连接;和第1开口,通过选择性地除去上述栅极电极层上的绝缘层形成,第2开口,通过选择性地除去上述源极电极层和漏极电极层上的绝缘层的同样制造过程形成,经由上述第1及第2开口,用和上述象素电极相同材料构成的导电性材料层电连接上述栅极电极层、源极电极层和漏极电极层;与公共电位线一起形成的电气等价区;和与面电极电连接的公共电位线。
74.一种有源矩阵基板,包括:扫描线;信号线;象素电极;薄膜晶体管连到在配置成矩阵状的扫描线和信号线上,并和象素电极构成象素部分;防止静电破坏用的保护电路,利用建立在上述扫描线和上述信号线的至少一个之间的薄膜晶体管,或与上述扫描线和上述信号线在电气上等价的区,和除扫描线和信号线以外的公共电位线,上述防止静电破坏用的保护电路包含二极管,其中薄膜晶体管中的栅极电极层、源极电极层和漏极电极层互相连接;和第1开口,通过选择性地除去上述栅极电极层上的绝缘层形成,第2开口,通过选择性地除去上述源极电极层和漏极电极层上的绝缘层的同样制造过程形成,经由上述第1及第2开口,用和上述象素电极相同材料构成的导电性材料层电连接上述栅极电极层、源极电极层和漏极电极层;与公共电位线一起形成的电气等价区;和与面电极电连接的公共电位线;且公共电位线包括栅极电极材料布线、源极电极材料布线、和连接在栅极电极材料布线和源极电极材料布线之间的象素电极材料。
75.一种液晶显示装置,包括:权利要求73所述的有源矩阵基板。
76.一种液晶显示装置,包括:权利要求74所述的有源矩阵基板。
77.一种有源矩阵基板,包括:扫描线;信号线;薄膜晶体管,配置成与扫描线和信号线的交叉点一致;象素电极;配置成与薄膜晶体管一致;保护元件,以防止在至少一个扫描线、信号线、和公共电位线之间电连接的静电破坏,保护元件至少部分形成象素电极材料层。
78.权利要求77中所述的有源矩阵基板,其特征在于:扫描线和信号线的至少一个电连接到电极,以连接外部端子,保护元件电连接在公共电位线和电极之间以连接外部端子。
79.权利要求77中所述的有源矩阵基板,其特征在于:保护元件使用薄膜晶体管。
80.权利要求77中所述的有源矩阵基板,其特征在于:用于保护元件的薄膜晶体管的源极电极和漏极电极中的一个经像素电极材料层电连接到扫描线和信号线中的一个。
81.权利要求77中所述的有源矩阵基板,其特征在于:保护元件包括二极管,该二极管形成于将薄膜晶体管电连接在栅极电极和源极电极和漏极电极中的一个之间。
82.权利要求77中所述的有源矩阵基板,其特征在于:用于保护元件的薄膜晶体管的源极电极和漏极电极中的一个经像素电极材料层连接到扫描线和信号线中的一个。
83.权利要求77中所述的有源矩阵基板,其特征在于:用于保护元件的薄膜晶体管的栅极电极经像素电极材料层连接到薄膜晶体管的源极电极和漏极电极中的一个。
84.权利要求77中所述的有源矩阵基板,其特征在于:保护元件包括从第一薄膜晶体管的栅极电极和漏极电极的连接形成的第一二极管,和从第二薄膜晶体管的栅极电极和漏极电极的连接形成的第二二极管,第一二极管和第二二极管彼此以相反方向并联连接。
85.权利要求77中所述的有源矩阵基板,其特征在于:公共电位线电连接到面电极。
86.权利要求77中所述的有源矩阵基板,其特征在于:公共电位线电连接到一个衬底,以便经像素电极材料层连接到面电极。
87.一种液晶显示装置,包括:权利要求77所述的有源矩阵基板。
88.一种防止在有源矩阵型液晶显示装置中包含的有源元件的静电破坏的方法,所述方法包括下列步骤:形成包括连接到矩阵状配置的扫描线和信号线的薄膜晶体管,以及连接在该薄膜晶体管一端上的象素电极的象素部分;提供防止静电破坏用的保护电路,该电路包含二极管,二极管具有在薄膜晶体管中与源极电极层和漏极电极层互相连接的栅极电极层;和连接保护电路以防止在至少一个扫描线、信号线、与扫描线和信号线中至少一个在电气上等价的区、和除扫描线和信号线以外的公共电位线之间的静电破坏。
89.权利要求88所述的方法,其特征在于:公共电位线包括栅极电极材料布线、源极电极材料布线、和连接在栅极电极材料布线和源极电极材料布线之间的象素电极材料。
CN 200610099739 1995-10-03 1996-10-02 有源矩阵基板的制造方法和薄膜元件的制造方法 CN1881062B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP279587/1995 1995-10-03
JP27958795 1995-10-03
CN96191152.21996.10.02 1996-10-02

Publications (2)

Publication Number Publication Date
CN1881062A true true CN1881062A (zh) 2006-12-20
CN1881062B CN1881062B (zh) 2013-11-20

Family

ID=17613072

Family Applications (6)

Application Number Title Priority Date Filing Date
CN 200410100108 CN100414411C (zh) 1995-10-03 1996-10-02 有源矩阵基板的制造方法和薄膜元件的制造方法
CN 96191152 CN1145839C (zh) 1995-10-03 1996-10-02 薄膜元件的制造方法
CN 201310494925 CN103956361A (zh) 1995-10-03 1996-10-02 有源矩阵基板的制造方法和薄膜元件的制造方法
CN 200610099739 CN1881062B (zh) 1995-10-03 1996-10-02 有源矩阵基板的制造方法和薄膜元件的制造方法
CN 02119320 CN1221843C (zh) 1995-10-03 1996-10-02 有源矩阵基板、液晶显示装置及其防止静电破坏的方法
CN 200810213232 CN101369579B (zh) 1995-10-03 1996-10-02 有源矩阵基板的制造方法和薄膜元件的制造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN 200410100108 CN100414411C (zh) 1995-10-03 1996-10-02 有源矩阵基板的制造方法和薄膜元件的制造方法
CN 96191152 CN1145839C (zh) 1995-10-03 1996-10-02 薄膜元件的制造方法
CN 201310494925 CN103956361A (zh) 1995-10-03 1996-10-02 有源矩阵基板的制造方法和薄膜元件的制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN 02119320 CN1221843C (zh) 1995-10-03 1996-10-02 有源矩阵基板、液晶显示装置及其防止静电破坏的方法
CN 200810213232 CN101369579B (zh) 1995-10-03 1996-10-02 有源矩阵基板的制造方法和薄膜元件的制造方法

Country Status (5)

Country Link
US (8) USRE44267E1 (zh)
JP (1) JP3261699B2 (zh)
KR (1) KR100270468B1 (zh)
CN (6) CN100414411C (zh)
WO (1) WO1997013177A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063755B (zh) 2006-04-24 2011-04-06 三星电子株式会社 形成金属线的方法及利用该方法制造显示基板的方法

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414411C (zh) * 1995-10-03 2008-08-27 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
KR100230595B1 (ko) * 1996-12-28 1999-11-15 김영환 액정 표시 장치 및 그 제조방법
US6037609A (en) * 1997-01-17 2000-03-14 General Electric Company Corrosion resistant imager
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
JPH11305243A (ja) * 1998-04-16 1999-11-05 Internatl Business Mach Corp <Ibm> 液晶表示装置
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP2000019556A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
JP3652898B2 (ja) * 1998-11-19 2005-05-25 株式会社日立製作所 液晶表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
US6771239B1 (en) * 1999-05-17 2004-08-03 Seiko Epson Corporation Method for manufacturing an active matrix substrate
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3583662B2 (ja) * 1999-08-12 2004-11-04 株式会社 沖マイクロデザイン 半導体装置および半導体装置の製造方法
KR100692434B1 (ko) * 1999-08-31 2007-03-09 샤프 가부시키가이샤 액정 표시 장치
KR100402702B1 (ko) * 1999-12-16 2003-10-22 샤프 가부시키가이샤 액정 표시 장치 및 그의 제조 방법
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
GB0100733D0 (en) 2001-01-11 2001-02-21 Koninkl Philips Electronics Nv A method of manufacturing an active matrix substrate
US7109788B2 (en) * 2001-03-02 2006-09-19 Tokyo Electron Limited Apparatus and method of improving impedance matching between an RF signal and a multi- segmented electrode
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7015339B2 (en) * 2001-07-24 2006-03-21 Cargill, Incorporated Process for isolating phenolic compounds
JP3643067B2 (ja) * 2001-10-11 2005-04-27 株式会社半導体エネルギー研究所 半導体表示装置の設計方法
JP2003215631A (ja) * 2002-01-23 2003-07-30 Chuka Eikan Kofun Yugenkoshi フラットディスプレイパネル及びその端子構造
US7115913B2 (en) * 2002-03-27 2006-10-03 Tfpd Corporation Array substrate used for a display device and a method of making the same
DE10227332A1 (de) * 2002-06-19 2004-01-15 Akt Electron Beam Technology Gmbh Ansteuervorrichtung mit verbesserten Testeneigenschaften
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
GB0219771D0 (en) * 2002-08-24 2002-10-02 Koninkl Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
KR100905470B1 (ko) 2002-11-20 2004-05-27 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
JP2004246202A (ja) 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
CN100428463C (zh) 2003-05-15 2008-10-22 统宝光电股份有限公司 静电放电保护元件及其制造方法
JP4239873B2 (ja) 2003-05-19 2009-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP2004354798A (ja) 2003-05-30 2004-12-16 Nec Lcd Technologies Ltd 薄膜トランジスタ基板及びその製造方法
JP2005049637A (ja) * 2003-07-29 2005-02-24 Seiko Epson Corp 駆動回路及びその保護方法、電気光学装置並びに電子機器
JP4319517B2 (ja) 2003-10-28 2009-08-26 東芝モバイルディスプレイ株式会社 アレイ基板および平面表示装置
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
JP5174322B2 (ja) 2003-11-28 2013-04-03 日本ゼオン株式会社 アクティブマトリクス表示装置の製造方法
US7365805B2 (en) * 2004-01-26 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television receiver
US20060038554A1 (en) * 2004-02-12 2006-02-23 Applied Materials, Inc. Electron beam test system stage
US6833717B1 (en) * 2004-02-12 2004-12-21 Applied Materials, Inc. Electron beam test system with integrated substrate transfer module
US7319335B2 (en) * 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
US7355418B2 (en) * 2004-02-12 2008-04-08 Applied Materials, Inc. Configurable prober for TFT LCD array test
US8355015B2 (en) * 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
US7728943B2 (en) 2004-05-28 2010-06-01 Sharp Kabushiki Kaisha Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
US7696100B2 (en) * 2004-06-01 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101050355B1 (ko) * 2004-06-30 2011-07-19 엘지디스플레이 주식회사 액정표시장치
CN100454553C (zh) 2004-07-23 2009-01-21 精工爱普生株式会社 薄膜半导体装置及其制造方法、电光学装置、电子机器
CN100401349C (zh) * 2004-07-26 2008-07-09 精工爱普生株式会社 发光装置和电子设备
JP2006065020A (ja) 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2006065021A (ja) 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
US7342579B2 (en) * 2004-10-11 2008-03-11 Chunghwa Picture Tubes, Ltd. Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge
JP4579012B2 (ja) * 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
US8467028B2 (en) 2005-03-29 2013-06-18 Japan Display West Inc. Electro-optical device and electronic apparatus
JP2006308803A (ja) 2005-04-27 2006-11-09 Nec Lcd Technologies Ltd 液晶表示装置
US7535238B2 (en) * 2005-04-29 2009-05-19 Applied Materials, Inc. In-line electron beam test system
US8581259B2 (en) 2005-06-01 2013-11-12 Au Optronics Corp. Displaying device with photocurrent-reducing structure and method of manufacturing the same
CN100392507C (zh) 2005-06-09 2008-06-04 友达光电股份有限公司 可降低光漏电流的薄膜晶体管显示组件及其制造方法
CN100538802C (zh) 2005-07-11 2009-09-09 中华映管股份有限公司 液晶显示面板
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
CN100533238C (zh) 2005-08-02 2009-08-26 爱普生映像元器件有限公司 电光装置及电子设备
US20070030408A1 (en) * 2005-08-08 2007-02-08 Kuang-Hsiang Lin Liquid crystal display panel, thin film transistor array substrate and detection methods therefor
CN100442111C (zh) 2005-08-16 2008-12-10 中华映管股份有限公司 具静电放电防护的液晶显示面板
JP2007108341A (ja) * 2005-10-12 2007-04-26 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置
KR101197054B1 (ko) * 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
KR101050767B1 (ko) * 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
KR101148206B1 (ko) 2005-11-29 2012-05-24 삼성전자주식회사 표시 기판과, 이의 검사 방법
KR100729046B1 (ko) 2005-12-09 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법
JP5040222B2 (ja) * 2005-12-13 2012-10-03 ソニー株式会社 表示装置
JP2007281416A (ja) * 2006-03-17 2007-10-25 Seiko Epson Corp 金属配線形成方法及びアクティブマトリクス基板の製造方法
US20070246778A1 (en) * 2006-04-21 2007-10-25 Meng-Chi Liou Electrostatic discharge panel protection structure
CN101064984B (zh) 2006-04-29 2010-12-22 中华映管股份有限公司 静电放电防护结构
KR101404542B1 (ko) 2006-05-25 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치
US7786742B2 (en) * 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US7602199B2 (en) * 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
CN101427608B (zh) * 2006-06-09 2013-03-27 株式会社半导体能源研究所 半导体器件的制造方法
CN100449394C (zh) 2006-08-28 2009-01-07 友达光电股份有限公司 薄膜晶体管及包含此薄膜晶体管的显示器
JP2008116770A (ja) * 2006-11-07 2008-05-22 Hitachi Displays Ltd 表示装置
EP2096619B1 (en) * 2006-12-22 2016-04-13 Sharp Kabushiki Kaisha Active matrix substrate and display panel equipped with the same
US20080165300A1 (en) * 2007-01-09 2008-07-10 Chunghwa Picture Tubes, Ltd. Active device array substrate
KR100860398B1 (ko) * 2007-01-11 2008-09-26 프라임 뷰 인터내셔널 코오포레이션 리미티드 정전기 보호 액티브 매트릭스 디바이스
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
CN101285974B (zh) 2007-04-11 2011-08-31 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路及液晶显示器
JP5167685B2 (ja) 2007-04-25 2013-03-21 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、及び電気光学装置の製造方法
CN100578796C (zh) 2007-07-19 2010-01-06 中华映管股份有限公司 有源元件阵列基板
JP4524692B2 (ja) * 2007-07-25 2010-08-18 セイコーエプソン株式会社 基板の製造方法及び液晶表示装置の製造方法
US7773164B2 (en) 2007-08-14 2010-08-10 Chunghwa Picture Tubes, Ltd. Active device array substrate
CN101424848B (zh) 2007-10-29 2011-02-16 北京京东方光电科技有限公司 Tft-lcd像素结构及其制造方法
WO2009081633A1 (ja) * 2007-12-20 2009-07-02 Sharp Kabushiki Kaisha アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
KR101458910B1 (ko) * 2008-03-28 2014-11-10 삼성디스플레이 주식회사 표시 장치
KR101033463B1 (ko) 2008-06-13 2011-05-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
WO2010029866A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103545342B (zh) * 2008-09-19 2018-01-26 株式会社半导体能源研究所 半导体装置
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US8013340B2 (en) * 2008-09-30 2011-09-06 Infineon Technologies Ag Semiconductor device with semiconductor body and method for the production of a semiconductor device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101761108B1 (ko) * 2008-10-03 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8330925B2 (en) * 2008-12-12 2012-12-11 Au Optronics Corporation Protection layer for a peripheral circuit having a photo spacer material and at least one of a color filter material and a black matrix material directly stacked on each other
WO2010093703A1 (en) * 2009-02-10 2010-08-19 Applied Nanotech Holdings, Inc. Electrochromic device
JP5387950B2 (ja) * 2009-03-05 2014-01-15 Nltテクノロジー株式会社 液晶表示素子及びそれを用いた画像表示装置
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器
KR101330421B1 (ko) * 2009-12-08 2013-11-15 엘지디스플레이 주식회사 게이트 인 패널 구조의 액정표시장치
JP5370189B2 (ja) 2010-02-04 2013-12-18 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
JP2011164196A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
KR20110106082A (ko) * 2010-03-22 2011-09-28 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 제조방법
KR20120090594A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 고분자 전극의 제조방법 및 고분자 전극을 채용한 고분자 구동기
JP2012189716A (ja) * 2011-03-09 2012-10-04 Japan Display East Co Ltd 画像表示装置
JP2015070368A (ja) 2013-09-27 2015-04-13 三菱電機株式会社 半導体装置
JP2014179636A (ja) * 2014-05-01 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015207779A (ja) * 2015-06-16 2015-11-19 株式会社半導体エネルギー研究所 半導体装置
CN105140179A (zh) * 2015-08-13 2015-12-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079506B2 (ja) 1986-02-14 1995-02-01 富士通株式会社 表示装置の静電気による破壊防止方法
JPS633U (zh) 1986-06-20 1988-01-05
JPH06259B2 (ja) * 1986-07-28 1994-01-05 大和製罐株式会社 タブ供給装置
US5166085A (en) 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US4778258A (en) 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
US5219771A (en) * 1988-07-30 1993-06-15 Fuji Xerox Co., Ltd. Method of producing a thin film transistor device
US5200876A (en) * 1989-04-10 1993-04-06 Matsushita Electric Industrial Co., Ltd. Electrostatic breakdown protection circuit
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
JP2687667B2 (ja) * 1990-04-17 1997-12-08 日本電気株式会社 マトリクス電極基板およびその製造方法
JPH0527263A (ja) 1991-07-22 1993-02-05 Toshiba Corp 液晶表示装置
JP3094610B2 (ja) 1991-12-13 2000-10-03 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69319760D1 (de) * 1992-02-21 1998-08-27 Toshiba Kawasaki Kk Flüssigkristallanzeigevorrichtung
JP3357699B2 (ja) 1992-02-21 2002-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置
JPH05333377A (ja) 1992-06-04 1993-12-17 Nec Corp 液晶表示装置の製造方法
JP2530990B2 (ja) 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3223614B2 (ja) 1992-12-22 2001-10-29 松下電器産業株式会社 液晶表示装置
JP3200753B2 (ja) 1993-03-31 2001-08-20 カシオ計算機株式会社 薄膜トランジスタパネル
JP3290772B2 (ja) * 1993-08-18 2002-06-10 株式会社東芝 表示装置
JPH0764051A (ja) 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5621556A (en) 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
CN1156913C (zh) 1994-08-29 2004-07-07 株式会社半导体能源研究所 用于电子光学器件的半导体电路及其制造方法
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
CN100414411C (zh) 1995-10-03 2008-08-27 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
JP3296725B2 (ja) 1996-07-13 2002-07-02 株式会社三栄水栓製作所 湯水混合栓
JPH10161142A (ja) 1996-11-28 1998-06-19 Sharp Corp 液晶表示装置
JP4030178B2 (ja) 1997-06-25 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 アクティブマトリクス型表示装置
JP2000019556A (ja) 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
US6204081B1 (en) 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device
JP4562835B2 (ja) 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6639265B2 (en) 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR101478362B1 (ko) 2007-08-10 2015-01-28 엘지전자 주식회사 다중안테나 시스템에서 귀환데이터 전송방법
US8163411B2 (en) 2007-11-21 2012-04-24 Denso Corporation Abnormality detection apparatus for battery pack
EP2817665A1 (en) 2012-02-20 2014-12-31 Corning Incorporated Mode delay managed few moded optical fiber link

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063755B (zh) 2006-04-24 2011-04-06 三星电子株式会社 形成金属线的方法及利用该方法制造显示基板的方法

Also Published As

Publication number Publication date Type
US20050084999A1 (en) 2005-04-21 application
CN103956361A (zh) 2014-07-30 application
CN101369579B (zh) 2011-05-04 grant
CN1145839C (zh) 2004-04-14 grant
US20050082541A1 (en) 2005-04-21 application
WO1997013177A1 (en) 1997-04-10 application
KR100270468B1 (ko) 2000-11-01 grant
CN1221843C (zh) 2005-10-05 grant
CN1624551A (zh) 2005-06-08 application
US20030207506A1 (en) 2003-11-06 application
JP3261699B2 (ja) 2002-03-04 grant
US5930607A (en) 1999-07-27 grant
CN100414411C (zh) 2008-08-27 grant
USRE44267E1 (en) 2013-06-04 grant
CN1881062B (zh) 2013-11-20 grant
USRE38292E1 (en) 2003-10-28 grant
US20050233509A1 (en) 2005-10-20 application
CN1165568A (zh) 1997-11-19 application
US20050104071A1 (en) 2005-05-19 application
CN1388404A (zh) 2003-01-01 application
CN101369579A (zh) 2009-02-18 application

Similar Documents

Publication Publication Date Title
US5162901A (en) Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US5047819A (en) Amorphous-silicon thin film transistor array substrate
US6856372B2 (en) Liquid crystal display (LCD) devices having redundant patterns
US6246453B1 (en) Electro-optical device
US6678017B1 (en) Display panel and method of fabricating the same
US6307216B1 (en) Thin film transistor panels for liquid crystal displays
US20030197181A1 (en) Thin film transistor array substrate and manufacturing method thereof
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US20030197187A1 (en) Thin film transistor array substrate and manufacturing method thereof
US6256077B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps
US5790222A (en) Thin film transistor array and method of manufacturing thereof
US6310669B1 (en) TFT substrate having connecting line connect to bus lines through different contact holes
US6958802B2 (en) Display device having island-shaped conductor for repairing line disconnection
US6882375B2 (en) Thin film transistor array substrate for liquid crystal display
US6429908B1 (en) Method for manufacturing a gate of thin film transistor in a liquid crystal display device
US6118508A (en) Liquid crystal displays including reference electrode lines that extend across multiple pixels
US6404465B1 (en) Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
US5184235A (en) Active matrix liquid crystal display panel with an electrostatic protection circuit
US6900854B1 (en) Thin film transistor array panel for a liquid crystal display
US5017984A (en) Amorphous silicon thin film transistor array
US5677745A (en) LCD with electrostatic discharge projections
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
US5828433A (en) Liquid crystal display device and a method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
C14 Grant of patent or utility model
EXPY Termination of patent right or utility model