New! View global litigation for patent families

CN1856836A - 具有分段磁性写入线的mram阵列 - Google Patents

具有分段磁性写入线的mram阵列 Download PDF

Info

Publication number
CN1856836A
CN1856836A CN 200480027328 CN200480027328A CN1856836A CN 1856836 A CN1856836 A CN 1856836A CN 200480027328 CN200480027328 CN 200480027328 CN 200480027328 A CN200480027328 A CN 200480027328A CN 1856836 A CN1856836 A CN 1856836A
Authority
CN
Grant status
Application
Patent type
Prior art keywords
lines
magnetic
word
bit
coupled
Prior art date
Application number
CN 200480027328
Other languages
English (en)
Other versions
CN1856836B (zh )
Inventor
臧大化
Original Assignee
磁旋科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Abstract

本发明公开了一种磁性随机存取存储器(MRAM)阵列以及制造该MRAM阵列的方法。该MRAM阵列包括磁性存储单元、全局字线、磁性字线、读取位线、选择器件和写入位线。每条磁性字线具有数个段。每个段与全局字线连接,使得每个段可分别选择。每个段还连接到磁性字线的一部分。读取位线通过选择器件与磁性单元连接。写入位线基本上平行于读取位线。优选地,磁性字线包括软磁材料,并通过薄的非磁性层连接到每个磁性存储单元。为了降低全局字线中电流的干扰,全局字线还基本上平行于磁性字线。

Description

具有分段磁性写入线的MRAM阵列

相关申请的交叉引用本申请涉及于2002年12月9日提交的、序列号为No.60/431,742的、标题为“MRAM CELLS WITHMAGNETIC WRITELINES(具有磁性写入线的MRAM单元)”的共同未决的美国专利申请,所述申请已转让给本申请的受让人。

技术领域

本发明涉及磁性存储器,更具体地是涉及一种用于提供磁性随机存取存储器(magnetic random access memory,MRAM)的方法和系统,所述MRAM优选地是高密度、非易失性的,并具有结合了磁性写入线的结构。

背景技术

近来,MRAM对于非易失性和易失性存储器的潜在应用已经重新激发了人们对薄膜磁性随机存取存储器(MRAM)的兴趣。图1显示了传统的MRAM 1的一部分。传统的MRAM包括传统的正交导线10和12、传统的磁性存储单元11以及传统的晶体管13。传统的MRAM1利用传统的磁性隧道结(magnetic tunneling junction,MTJ)堆叠11作为存储单元。使用传统的MTJ堆叠11能够设计具有高集成度、高速度、低读取功率和软错误率(soft error rate,SER)免疫的MRAM单元。导线10和12用于将数据写入磁性存储器件11中。MTJ堆叠11位于10和12之间的交叉点。传统的导线10和12被分别称作传统的字线10和传统的位线12。但是,这些名字是可交换的。也可以使用其它的名字,例如行线、列线、数字线和数据线。

传统的MTJ 11堆叠主要包括具有可变磁矢量(没有明确显示)的自由层1104、具有固定磁矢量(没有明确显示)的钉扎层(pinned layer)1102、以及在两个磁性层1104和1102之间的绝缘体1103。绝缘体1103通常具有足够小的厚度,使得电荷载流子可在磁性层1102和1104之间隧穿。层1101通常是由晶种层和反铁磁层构成的,所述反铁磁层强耦合到钉扎的磁性层。

通过对传统的MTJ堆叠11施加磁场,在传统的MTJ堆叠11中储存数据。选择所施加磁场的方向,以便将自由层1104的可变磁矢量移动到所选择的方位。在写入期间,在传统的位线12中流动的电流I1以及在传统的字线10中流动的电流I2在自由层1104上产生了两个磁场。响应由电流I1和I2所产生的磁场,自由层1104中的磁矢量被定位在特定的、稳定的方向。此方向取决于电流I1和I2的方向和幅度以及自由层1104的特性和形状。通常,写入零(0)要求电流I1或I2的方向与写入一(1)时的方向不同。通常分别是,对准的方位指定为逻辑1或0,而未对准的方位是相反的,即,逻辑0或1。

通过使电流从一个磁性层到另一个层通过传统的MTJ单元来读取或读出所存储的数据。在读取期间,传统的晶体管13开启,小的隧穿电流流过传统的MTJ单元。测量流过传统的MTJ单元11的电流量或者传统的MTJ单元11两端的电压降,以确定存储单元的状态。在一些设计中,传统的晶体管13由二极管替代,或者完全被省略,从而传统的MTJ单元11直接与传统的字线10接触。

尽管上述传统的MTJ单元11能够使用传统的字线10和传统的位线12来写入,但是本领域普通技术人员将很容易意识到,对于大多数设计来说,I1或I2的幅度是几毫安的量级。因此,本领域普通技术人员还将意识到,对于许多存储器应用都期望较低的写入电流。

图2显示了具有较低写入电流的传统磁性存储器1′的一部分。在美国专利No.5,659,499、美国专利No.5,940,319、美国专利No.6,211,090、美国专利No.6,153,443、美国专利申请公开No.2002/0127743中描述了类似的系统。这些引用文献中所公开的传统系统以及制造该传统系统的传统方法在三个不面对MTJ单元11′的表面上用软磁包层(cladding layer)包裹位线和字线。图2中所示的传统存储器的许多部分类似于图1中所示的那些部分,因此被类似地标记。图2中所示的系统包括传统的MTJ单元11′、传统的字线10′和位线12′。传统的字线10′由两部分组成:铜芯1001和软磁包层1002。类似地,传统的位线12′由两部分组成:铜芯1201和软磁包层1202。

相比于图1中的设计,软磁包层1002和1202能够将与I1和I2相关的磁通量汇聚在MTJ单元11′上,并降低没有面对MTJ单元11′的表面上的磁场。因此,软磁包层1002和1202将磁通量汇聚在构成MTJ单元11′的MTJ上,使得更容易编程自由层1104。

尽管这种方法理论上工作很好,但是本领域普通技术人员将很容易意识到,分别在传统线10′和12′的垂直侧壁上的软磁包层1002和1202部分的磁特性是很难控制的。本领域普通技术人员还将意识到,制造传统的字线10′和传统的位线12′的工艺是很复杂的。分别包括包层1002和1202的传统字线10′和传统位线12′的形成,需要大约9个薄膜沉积步骤、5个光刻步骤、6个蚀刻步骤以及1个化学机械抛光(chemical mechanical polishing,CMP)步骤。此外,没有工艺能够与其它的CMOS工艺共用。需要严格控制其中一些工艺,例如CMP工艺以及几个薄膜沉积工艺和蚀刻工艺,以便获得预期的性能。由于其上制造器件的晶片表面不平坦并且要去除的部分在沟槽深处,所以需要将写入线10′和12′排列得相当稀疏,以便适应光刻工艺。因此,如果软磁包层1002和1202用于线10′和12′,将会牺牲芯片上存储器件的密度和容量。这种复杂的制造方法对按比例缩小(scaling)以获得较高密度提出了严峻的挑战。因此,非常期望提供一种可按比例缩小的、容易制造的并提供较高写入效率的MRAM结构。

图1和图2中所示传统设计的传统写入线10、10′、12、12′的其它方面限制了可按比例缩小性。在这些传统的设计中,传统的写入线10、10′、12、12′主要由铝或铜构成。铝和铜的电流密度限制在1×106A/cm2或更低的量级。随着线宽减小以增大存储器密度,电迁移电流密度限制对于按比例缩小提出了严峻的挑战。

其它的传统系统试图提出不同的解决方案,每种方案都具有缺陷。例如,美国专利申请公开No.2002/0080643提出,在写入操作之后,对写入线施加反向电流以防止电迁移。但是这样的传统方法通过降低存储器速度及增加复杂性而损害了性能。因此,还迫切期望使写入线由在电迁移方面具有高可靠性的材料构成,其使得可以容易地按比例缩小以获得高密度存储器阵列。

可能用于更小或更有效的存储器中的传统薄位线具有一些缺点。较薄的传统位线具有较高的电阻。这有害地影响了整个存储器阵列的性能。但是,有许多克服此问题的传统方法。一种通常的做法是将存储器阵列中的长位线分成由厚金属制成的全局位线(global bit lines),并将全局位线连接到由较薄金属制成的局部位线(local bit lines),因此具有较高的电阻。美国专利No.6,335,890和美国专利申请公开No.2002/0034117中揭示了这样设计的示例。但是,仍没有克服上述的其它问题,例如电迁移的问题。

类似地,其它的传统系统将写入线分成段,每个段通过选择晶体管连接到具有更低电阻的全局写入线。例如,美国专利No.6,335,890和美国专利申请公开No.2002/0176272中揭示了将传统的写入线分成段的系统。在写入期间,只有一段传统的写入线传导电流。

图3显示了结合传统分段写入线(segmented write line)的传统设计20。传统设计20包括用作MRAM单元的传统MTJs 31、传统的分段磁性写入线32、传统的全局写入和返回线301和302、传统的选择晶体管305、传统的数字线303和传统的位线选择晶体管304。传统的分段写入线32通过传统的部分选择晶体管305连接到传统的全局写入线301和传统的全局写入返回线302。其它的段(没有显示)将以类似的方式连接到传统的全局写入线301和传统的全局写入返回线302。举例而言,传统的分段写入线32的所述部分连接到4个传统的MTJs 31。在传统的配置中,每个传统的MTJ 31然后通过传统的位线选择晶体管304连接到地线。传统的数字线303在每个传统的MTJ 31处垂直于传统的写入线32。

在写入期间,传统的晶体管305开启,以使写入电流从传统的全局写入线301通过传统的分段写入线32的段流到传统的全局写入返回线302。由传统分段写入线32中的写入电流所产生的磁场同时干扰该部分中所含的4个传统MTJs 31的自由层的磁矢量。根据传统数字线303中流动的电流的幅度和极性,数字数据被写入传统的MTJs 31中。以此方式,能够同时写入4个MRAM单元。

尽管能够并行写入4个MRAM单元,但是本领域普通技术人员将很容易意识到,在读取期间,4个位线选择晶体管304中只有一个能够开启。当4个位线选择晶体管304中开启一个时,能够测量传统的全局写入线301上的电压(因为连接到传统的分段写入线32),以便确定所选的MTJ 31的逻辑状态。因此,尽管能够并行地写入该部分的4个单元中的数据,但是在该4个单元中的数据是串行地读取的。因此,本领域普通技术人员将很容易意识到,存储在MTJs 31中的数据的读取效率可能比预期低。此外,仍没有克服上述的其它问题,例如电迁移的问题。

因此,需要的是一种用于提供可按比例缩小的、有效的、低电流的磁性存储器的系统和方法,该磁性存储器在制造容易性及电迁移可靠性方面有所改进。还期望提供一种能够支持更简单驱动器设计并能够更有效读取的结构。而且,期望安排全局写入线,使得由流过MRAM单元上全局写入线的电流所引起的磁干扰最小。还期望获得一种用于提供能够具有更大写入余地(margin)以及更有效读取操作的高密度非易失性MRAM的系统和方法。本发明即针对这样的需要。

发明内容

本发明公开了一种用于提供磁性随机存取存储器(MRAM)阵列的方法和系统。该方法和系统包括提供MRAM阵列,该MRAM阵列包括磁性存储单元、全局字线、磁性字线、读取位线、选择器件和写入位线。每条磁性字线具有数个段。每个段与全局字线连接,使得每个段都可分别选择。每个段还连接到磁性存储单元的一部分。读取位线相对于磁性字线成一角度而定向。读取位线通过选择器件与磁性单元连接。写入位线基本上平行于读取位线。优选地,磁性字线包括软磁材料,并通过薄的非磁层连接到每个磁性存储单元。为了降低全局字线中电流的干扰,全局字线还基本上平行于磁性字线。

按照此处公开的系统和方法,本发明提供了一种具有改进的写入余地和读取效率的磁性存储器。

附图说明

图1是位于传统位线与传统字线交叉处的传统MRAM单元中传统MTJ的三维视图。

图2是在具有传统磁性写入线的传统MRAM单元中的传统MTJ的侧视图。

图3显示了传统的分段磁性写入线的传统配置。

图4显示了利用磁性写入线的MRAM的一部分的一个实施例。

图5显示了按照本发明的MRAM的一部分的一个实施例。

具体实施方式

本发明涉及磁性存储器的改进。下面的说明使得本领域普通技术人员能够制造和利用本发明,并且是在专利申请及其要求的背景下提供的。对优选实施例的各种修改对于本领域技术人员来说将是很明显的,并且此处的一般原理可用于其它的实施例。因此,本发明不限于所示的实施例,而应给予与此处所公开的原理和特征相一致的最宽范围。

共同未决的美国专利申请,序列号为No.60/431/742、标题为“MRAM MEMORIES UTILIZING MAGNETIC WRITE LINES”、已转让给本申请的受让人,公开了一种MRAM结构,其针对传统MRAM器件中遇到的许多问题。申请人在此以引用方式结合了上述共同未决的申请。图4显示了MRAM 70的一部分的一个实施例,包括上述共同未决申请中所公开的基本结构。图4中显示的MRAM 70包括优选地为MTJ堆叠90的磁性元件90、形成在衬底80中的选择器件81、磁性写入线82、位线83、导电立柱(conductive stud)87、连接立柱96和地线97。选择器件81优选地是包括栅极84、源极85和漏极86的FET晶体管。MTJ堆叠包括具有固定磁矢量(没有显示)的钉扎层92、隧道层93、具有可变磁矢量(没有显示)的自由层94、以及导电覆盖层(capping layer)95。导电覆盖层95优选地是非磁性间隔层95。MTJ堆叠还包括一些层(没有明确显示),这些层包括晶种层,优选地包括反铁磁层。

磁性写入线82包括软磁性材料,并通过非磁性间隔层95与MTJ堆叠90的自由层94分开。在一个实施例中,写入线83也是磁性的。磁性写入线82优选地基本上或完全由软磁性材料构成。此外,至少与包层相对的芯包括软磁性层。由于磁性写入线82与自由层94之间的小间隔,导致自由层94的磁矢量静磁强耦合到磁性写入线82的磁矢量。这样的静磁耦合促进了自由层磁矢量的转动幅度。因此,使用上述共同未决申请中所公开的方法和系统,就能使用较低的电流,这是由于在软磁性位线82与MTJ 90之间的强磁性耦合。此外,由于磁性合金的极好的电迁移可靠性,所以磁性写入线可以制造得较薄,从而容易制造并具有较好的封装密度。

尽管上述共同未决申请中所公开的方法和系统很好地实现了它们的预期目的,但是本领域普通技术人员很容易意识到,磁性写入线经常具有相对高的电阻。由于小的厚度与使用磁性合金的较高电阻率的组合,所以磁性写入线的线电阻可比主要是铜或铝的传统写入线大得多。所述高电阻率可给写驱动电路设计带来困难。

本发明提供了一种用于提供磁性随机存取存储器(MRAM)阵列的方法和系统。该方法和系统包括提供具有磁性存储单元、全局字线、磁性字线、读取位线、选择器件和写入位线的MRAM阵列。每条磁性字线具有数个段。每个段与全局字线连接,使得每个段都可分别选择。每个段还连接到磁性存储单元的一部分。读取位线相对于磁性字线成一角度而定向。读取位线通过选择器件与磁性单元连接。写入位线基本上平行于读取位线。优选地,磁性字线包括软磁性材料,并通过薄的非磁性层连接到每个磁性存储单元。为了降低全局字线中电流的干扰,全局字线还基本上平行于磁性字线。

本发明将根据特定类型的磁性存储单元、元件的特定材料和特定配置来说明。但是,本领域普通技术人员将很容易意识到,这种方法和系统对于与本发明不一致的其它磁性存储单元、其它材料和配置也会有效。

为了更具体地说明本发明的方法和系统,现参照图5,其显示了按照本发明的MRAM阵列100的一个实施例。MRAM阵列包括磁性存储单元C11、C12、C13、C14、C21、C22、C23和C24。磁性存储单元C11、C12、C13、C14、C21、C22、C23和C24优选地是MTJs,如图4所示。但是,在可选实施例中,可使用其它类型的单元,例如GMR或AMR单元。每个磁性存储单元C11、C12、C13、C14、C21、C22、C23、C24分别与对应的选择器件T11、T12、T13、T14、T21、T22、T23、T24连接。在优选实施例中,选择器件T11、T12、T13、T14、T21、T22、T23和T24是选择晶体管。但是在可选实施例中,可使用其它的选择器件,例如二极管。MRAM阵列包括读取位线102、104、106和108;写入位线110、112、114和116;读取字线118和120;以及全局写入字线122、124和126。MRAM阵列还包括被分成段的磁性字线,分成Seg 11、Seg 12、Seg 21和Seg 22。还包括段选择晶体管Seg T11、Seg T12、Seg T21和Seg T22以及段选择线128和130。每个段Seg 11、Seg 12、Seg 21、Seg 22分别通过段选择晶体管Seg T11、Seg T12、Seg T21、Seg T22连接到全局写入字线122和124。分别使用段选择线128和段选择线130来选择段选择晶体管Seg T11和SegT12以及段选择晶体管Seg T21和Seg T22。

为了使全局写入线122、124和126中的写入电流对MTJ单元C11、C12、C13、C14、C21、C22、C23和C24的干扰最小,全局写入字线122、124和126被排列成基本上平行于磁性字线Seg 11、Seg 12、Seg21和Seg 22。磁性字线Seg 11、Seg 12、Seg 21和Seg 22的磁矢量基本上平行于磁性字线Seg 11、Seg 12、Seg 21和Seg 22的长度方向(即,图5中的水平方向)。因此,磁性字线Seg 11、Seg 12、Seg 21和Seg 22响应垂直于磁性字线Seg 11、Seg 12、Seg 21和Seg 22的磁场(即,垂直地)是可透过(permeable)的。但是,磁性字线Seg 11、Seg 12、Seg 21和Seg 22响应平行于这些线的磁场是不可透过的。以此方式,磁性字线Seg 11、Seg 12、Seg 21和Seg 22提供了对垂直于磁性字线Seg 11、Seg 12、Seg 21和Seg 22的外部磁场的良好磁屏蔽。因此,在全局字线122、124和126中平行于磁性字线Seg 11、Seg 12、Seg 21和Seg 22而流动的电流产生了垂直于磁性字线Seg 11、Seg 12、Seg 21和Seg 22的场,因此,对MRAM单元具有最小的磁干扰。

在所给出的示例中,磁性字线的每个段Seg 11、Seg 12、Seg 21、Seg 22连接到两个磁性存储单元C11、C12、C13、C14、C21、C22、C23、C24。例如,磁性字线的段Seg 11连接到MTJs C11和C 12,等等。在实际中,通过存储器配置以及通过字线的所需写入电流来确定连接到每个磁性字线段Seg 11、Seg 12、Seg 21、Seg 22的存储单元C11、C12、C13、C14、C21、C22、C23、C24的数量。磁性字线Seg 11、Seg 12、Seg 21、Seg 22中的写入电流越大,则段选择晶体管Seg T11、Seg T12、Seg T21、Seg T22的尺寸就越大。随着段选择晶体管Seg T11、Seg T12、Seg T21、Seg T22的尺寸增大,对于较高的封装密度还需要增加连接到每个磁性字线段Seg 11、Seg 12、Seg 21、Seg 22的单元数量。分段磁性字线Seg 11、Seg 12、Seg 21和Seg 22提高了写入效率,因此使这些段选择晶体管Seg T11、Seg T12、Seg T21和Seg T22的尺寸最小化,提高了封装密度,并在确定每段的单元数量方面提供了更多灵活性。

每个MTJ C11、C12、C13、C14、C21、C22、C23、C24具有一个端与分段字线Seg 11、Seg 12、Seg 21、Seg 22接触。每个MTJ C11、C12、C13、C14、C21、C22、C23、C24的另一端通过选择晶体管T11、T12、T13、T14、T21、T22、T23和T24连接到读取位线102、104、106、108。例如,MTJ C11通过晶体管T11连接到读取位线102,等等。为了将数据写入每个MRAM单元C11、C12、C13、C14、C21、C22、C23、C24中,还结合分段字线Seg 11、Seg 12、Seg 21、Seg 22为每个单元C11、C12、C13、C14、C21、C22、C23、C24提供写入位线110、112、114和116。写入位线110、112、114和116被排列得基本上垂直于分段字线Seg 11、Seg 12、Seg 21和Seg 22。

如图5所示的结构允许几个位的并行读取和写入。作为示例,下面是将数据写入MRAM单元C23和C24的说明。全局写入字线122和全局字线124分别连接到写入驱动器电流源和返回终端。为了简化,图5中没有显示写入驱动器电流源和连接。接下来,对段选择130施加电压,以便开启段选择晶体管Seg T22。通过磁性字线段Seg 22提供写入干扰电流。写入电流还施加到写入位线114和写入位线116。电流的极性将确定分别存储在C13和C14中的对应位的逻辑状态。

为了读取存储在MRAM单元C23和C24中的数据,全局写入字线122接地,并将读取电流施加到读取位线106和读取位线108。通过读取字线120上的电压开启位选择晶体管T23和T24,以允许读取电流从读取位线106和108分别通过MTJs C23和C24流到地。然后测量读取位线106和108上的电压,以分别确定C23和C24的逻辑内容。

因此,由于磁性写入线段Seg 11、Seg 12、Seg 21和Seg 22使用软磁性材料,结合薄的非磁性导电间隔层,所以磁性写入线段Seg 11、Seg 12、Seg 21和Seg 22强耦合到MTJs C11、C12、C13、C14、C21、C22、C23、C24的自由层。因此,能够使用较低的写入电流。由于磁性字线已经被分成段Seg 11、Seg 12、Seg 21和Seg 22,所以能够减轻由于磁性材料的高电阻以及磁性字线段Seg 11、Seg 12、Seg 21和Seg22的小厚度而导致的问题。MTJs C11、C12、C13、C14、C21、C22、C23、C24能并行写入。此外,MTJs C11、C12、C13、C14、C21、C22、C23、C24能并行读取。因此,提高了C11、C12、C13、C14、C21、C22、C23、C24的读取效率。

本发明已经公开了一种用于提供磁性随机存取存储器的方法和系统,该磁性随机存取存储器具有改进的写入余地和更有效的读取。尽管本发明是按照所示的实施例说明的,但是本领域普通技术人员将很容易意识到,能够对实施例进行改变,并且这些变化将落入本发明的精神和范围内。因此,本领域普通技术人员可以进行许多修改,而不背离所附权利要求的精神和范围。

Claims (17)

1.一种磁性随机存取存储器阵列,包括:多个磁性存储单元;多条全局字线;多条磁性字线,所述多条磁性字线的每一条具有多个段,所述多个段的每一段与所述多条全局字线的至少一条连接,使得所述多个段的每一段可分别选择,所述多个段的每一段连接到所述多个磁性存储单元的一部分;多条读取位线,相对于所述多条磁性字线成一角度而定向;多个选择器件,所述多条读取位线通过所述多个选择器件与所述多个磁性单元连接;以及多条写入位线,基本上平行于所述多条读取位线。
2.如权利要求1所述的磁性随机存取存储器阵列,其中所述多个磁性存储单元进一步包括:多个磁性隧道结,所述磁性隧道结的每一个包括由绝缘体层所分隔的自由层和钉扎层,所述多个磁性隧道结的每一个与所述多个段的一个段直接电接触。
3.如权利要求2所述的磁性随机存取存储器阵列,其中所述段通过至少一个导电的非磁性间隔层与所述磁性隧道结元件的自由层分隔开。
4.如权利要求3所述的磁性随机存取存储器阵列,其中所述至少一个导电的非磁性间隔层具有300埃或更小的厚度。
5.如权利要求1所述的磁性随机存取存储器阵列,其中所述多条全局字线比所述多条磁性字线具有更低的线电阻。
6.如权利要求1所述的磁性随机存取存储器阵列,其中所述多条全局字线基本上平行于所述多条磁性字线而定向。
7.如权利要求1所述的磁性随机存取存储器阵列,其中所述多个选择器件包括多个选择晶体管。
8.如权利要求1所述的磁性随机存取存储器阵列,其中所述多条读取位线通过二极管连接到所述多个磁性存储单元。
9.一种利用磁性随机存取存储器阵列的方法,所述磁性随机存取存储器阵列具有多个磁性存储单元,多条全局字线和多条具有多个段的磁性字线,所述多个段的每一段与所述多条全局字线的至少一条连接,使得所述多个段的每一段可分别选择,所述方法包括以下步骤:(a)在写入模式中,驱动电流通过所述多条全局字线的至少一条;(b)在写入模式中,选择所述多个段的至少一个;(d)在写入模式中,提供第一写入电流通过所述多个段的所述至少一个;以及(e)在写入模式中,提供第二写入电流给多条写入位线;其中所述多个磁性存储单元通过所述多个选择器件与多条读取位线连接,所述多条读取位线相对于所述多条磁性字线成一角度而定向。
10.如权利要求9所述的方法,进一步包括以下步骤:(f)在读取模式中,全局字线接地,读取模式用于读取所述多个磁性存储器件的一部分,所述多个磁性存储单元的所述部分包括多于一个的存储单元;(g)在读取模式中,在所述多条读取位线的一部分中提供读取电流;(h)在读取模式中,激活所述多个选择器件的一部分;以及(i)在读取模式中,读取跨过所述多个磁性元件的一部分的电压。
11.如权利要求9所述的方法,其中所述多个磁性存储单元进一步包括多个磁性隧道结,所述磁性隧道结的每一个包括由绝缘体层分隔开的自由层和钉扎层,所述多个磁性隧道结的每一个与所述多个段的一个段直接电接触。
12.如权利要求11所述的方法,其中所述段通过至少一个导电的非磁性间隔层与所述磁性隧道结元件的自由层分隔开。
13.如权利要求12所述的方法,其中所述至少一个导电的非磁性间隔层具有300埃或更小的厚度。
14.如权利要求9所述的方法,其中所述多条全局字线比所述多条磁性字线具有更低的线电阻。
15.如权利要求9所述的方法,其中所述多条全局字线基本上平行于所述多条磁性字线而定向。
16.如权利要求9所述的方法,其中所述多个选择器件包括多个选择晶体管。
17.如权利要求9所述的方法,其中所述多条读取位线通过二极管连接到所述多个磁性存储单元。
CN 200480027328 2002-12-09 2004-08-19 具有分段磁性写入线的mram阵列 CN1856836B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/646,455 2003-08-21
US10646455 US6870759B2 (en) 2002-12-09 2003-08-21 MRAM array with segmented magnetic write lines
PCT/US2004/026920 WO2005022545A1 (en) 2003-08-21 2004-08-19 Mram array with segmented magnetic write lines

Publications (2)

Publication Number Publication Date
CN1856836A true true CN1856836A (zh) 2006-11-01
CN1856836B CN1856836B (zh) 2011-06-01

Family

ID=34273293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200480027328 CN1856836B (zh) 2002-12-09 2004-08-19 具有分段磁性写入线的mram阵列

Country Status (5)

Country Link
US (1) US6870759B2 (zh)
EP (1) EP1661140B1 (zh)
CN (1) CN1856836B (zh)
DE (1) DE602004017752D1 (zh)
WO (1) WO2005022545A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280235B (zh) * 2007-12-19 2016-12-28 高通股份有限公司 具有单独读取和写入路径的磁性隧道结装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
JP2004145952A (ja) * 2002-10-23 2004-05-20 Nec Electronics Corp Mram及びその書込方法
US7002228B2 (en) 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US6982902B2 (en) * 2003-10-03 2006-01-03 Infineon Technologies Ag MRAM array having a segmented bit line
US6937506B2 (en) * 2004-01-08 2005-08-30 Hewlett-Packard Development Company, L.P. Magnetic memory device
US7102921B2 (en) * 2004-05-11 2006-09-05 Hewlett-Packard Development Company, L.P. Magnetic memory device
US7379329B2 (en) * 2004-11-03 2008-05-27 United States Of America As Represented By The Secretary Of The Navy Addressing architecture for perpendicular giant magnetoresistance memory
KR100735748B1 (ko) 2005-11-09 2007-07-06 삼성전자주식회사 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들
KR100735750B1 (ko) * 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
US7480172B2 (en) 2006-01-25 2009-01-20 Magic Technologies, Inc. Programming scheme for segmented word line MRAM array
KR100809597B1 (ko) * 2006-04-06 2008-03-04 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
JP5096690B2 (ja) * 2006-04-26 2012-12-12 株式会社日立製作所 磁気メモリセル及びランダムアクセスメモリ
US9741414B2 (en) * 2013-09-24 2017-08-22 National University Of Singapore Spin orbit and spin transfer torque-based spintronics devices
CN105493189A (zh) 2013-09-27 2016-04-13 英特尔公司 用于优化stt-mram尺寸和写入误差率的装置和方法
US9478273B2 (en) * 2013-10-31 2016-10-25 Intel Corporation Low resistance bitline and sourceline apparatus for improving read and write operations of a nonvolatile memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659499A (en) * 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
JPH11224495A (ja) 1998-02-05 1999-08-17 Hitachi Ltd 半導体集積回路装置
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
KR100451096B1 (ko) * 2000-09-19 2004-10-02 엔이씨 일렉트로닉스 가부시키가이샤 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치
US6335890B1 (en) * 2000-11-01 2002-01-01 International Business Machines Corporation Segmented write line architecture for writing magnetic random access memories
JP3920564B2 (ja) * 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6475812B2 (en) * 2001-03-09 2002-11-05 Hewlett Packard Company Method for fabricating cladding layer in top conductor
US6490217B1 (en) * 2001-05-23 2002-12-03 International Business Machines Corporation Select line architecture for magnetic random access memories
JP4780874B2 (ja) * 2001-09-04 2011-09-28 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280235B (zh) * 2007-12-19 2016-12-28 高通股份有限公司 具有单独读取和写入路径的磁性隧道结装置

Also Published As

Publication number Publication date Type
EP1661140A4 (en) 2006-10-18 application
US6870759B2 (en) 2005-03-22 grant
EP1661140A1 (en) 2006-05-31 application
EP1661140B1 (en) 2008-11-12 grant
DE602004017752D1 (de) 2008-12-24 grant
US20040264239A1 (en) 2004-12-30 application
CN1856836B (zh) 2011-06-01 grant
WO2005022545A1 (en) 2005-03-10 application

Similar Documents

Publication Publication Date Title
US6643168B2 (en) Nonvolatile magnetic storage device
US6538921B2 (en) Circuit selection of magnetic memory cells and related cell structures
US6163477A (en) MRAM device using magnetic field bias to improve reproducibility of memory cell switching
US6548849B1 (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US6477077B2 (en) Non-volatile memory device
US7170775B2 (en) MRAM cell with reduced write current
US6169688B1 (en) Magnetic storage device using unipole currents for selecting memory cells
US20090046501A1 (en) Low-cost non-volatile flash-ram memory
US7109539B2 (en) Multiple-bit magnetic random access memory cell employing adiabatic switching
US6594191B2 (en) Segmented write line architecture
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US20080037314A1 (en) Magnetic memory
US20070246787A1 (en) On-plug magnetic tunnel junction devices based on spin torque transfer switching
US6909633B2 (en) MRAM architecture with a flux closed data storage layer
US20100091546A1 (en) High density reconfigurable spin torque non-volatile memory
US6757189B2 (en) Magnetic random access memory with memory cells of different resistances connected in series and parallel
US7023725B2 (en) Magnetic memory
US6781874B2 (en) Thin film magnetic memory device including memory cells having a magnetic tunnel junction
US6724651B2 (en) Nonvolatile solid-state memory and method of driving the same
US7411815B2 (en) Memory write circuit
US6392924B1 (en) Array for forming magnetoresistive random access memory with pseudo spin valve
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US20050117391A1 (en) Magnetic random access memory
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
US20140008742A1 (en) Magnetic tunneling junction seed, capping, and spacer layer materials

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C14 Granted
C17 Cessation of patent right