CN1738013A - 一种影像感测元件的晶片级封装结构及其封装方法 - Google Patents

Abstract

本发明公开了一种影像感测元件的晶片级封装结构及其封装方法，将表面具有多个光侦测区的基板形成影像感测元件的晶片级封装结构，再将封装结构分离为独立元件，封装方法为先提供具有多个芯片的基板，芯片表面具有光侦测区与多个导电接点，再提供表面具有导电线路与预定切割区的透明层，并使基板的导电接点与透明层的导电线路接合，形成保护层于每一芯片并露出部分的导电线路，再形成导电层于保护层上以连接于保护层所外露的导电线路，即完成晶片级封装结构，最后，根据预定切割区分离透明层以形成已封装的独立元件。

Description

一种影像感测元件的晶片级封装结构及其封装方法

技术领域

本发明涉及一种影像感测元件的封装结构及其封装方法，特别是涉及一种影像感测元件的晶片级封装结构及其封装方法。

背景技术

影像感测元件为数字摄影装置的关键零元件，用以将接收到的光信号转换为电信号，亦即产生数字像素资料。目前主要应用于在各种数字影像电子产品如安全监控、数字相机、计算机视讯装置、手机、个人数字助理、影像电话和指纹辨识器等。

而随着数字影像电子产品朝轻、薄、短、小、高速化与高机能化的发展趋势，对于降低封装制作成本、增加元件密度以及减少元件尺寸方面的要求不断提高，其次是当制作技术不断进步，晶体管越做越小，传统的封装显得有点浪费空间。现今影像感测元件的小型化封装，多是采用板上芯片封装(chip onboard，COB)或芯片尺寸封装(chip size package，CSP)。板上芯片封装是将裸晶(Die)直接封装于印刷电路板上，这种封装技术其实是小型化表面粘着技术，至于电气导通方面则是利用金属线从芯片的I/O连接垫(Pad)打线到电路板的电路，再以填胶方式覆盖裸晶。此方式可有效将芯片制造过程中的封装与测试步骤转移到电路板组装阶段，但由于以裸晶直接粘着于电路板进行封装，在封装过程中容易污染镜片组而导致组装良率降低。

芯片尺寸封装(chip size package，CSP)是一种晶片级封装技术(wafer levelchip size package)，晶片级封装技术可先在整片晶片上进行封装和测试之后，再切割成个别的芯片，无需经过打线与填胶程序，且封装后的芯片尺寸等同晶粒原来的大小。因此，晶片级封装技术的封装方式，不仅能让封装后的元件保持其原尺寸，符合行动信息产品对高密度积体空间的需求，在电气特性规格上，也因芯片可以最短的电路路径，透过锡球直接与电路板连结，因而大幅提升数据传输速度，有效降低噪声干扰机率。

如美国第6646289号专利所述的集成电路元件，即揭露一种芯片尺寸封装方法，预先于晶片(半导体基板)上形成多个晶粒，再于晶片尺寸进行各个晶粒封装，其封装步骤包含先于晶片的晶面上形成电路以及至少一保护层，再于晶背上形成导通至电路的焊球接点，最后再切割晶片以形成个别元件。其中制作的关键在于要使晶背的焊球接点电性导通晶面的电路，需自晶背的预定切割处蚀刻晶片至保护层，再于蚀刻处沉积导电层藉以电性连接于晶面的电路。

发明内容

本发明所要解决的技术问题在于提供一种影像感测元件的晶片级封装结构及其封装方法，以达成结构改良与制作简化的目的。

为了实现上述目的，本发明提供了一种影像感测元件的晶片级封装方法，其步骤包含有：提供表面具有多个光侦测区与多个导电接点的基板，导电接点提供每一光侦测区的对外电性连接；提供表面具有多个导电线路的透明层，导电线路对应于基板的导电接点；接合基板表面与透明层表面，使导电接点导通于导电线路；分离基板为多个芯片，使每一光侦测区及其对应的导电接点设置于一独立芯片；形成一保护层于每一芯片，并露出部分的导电线路；形成一导电层于保护层上，使导电层连接于保护层所外露的导电线路；最后，根据芯片与其对应的导电线路位置，分离透明层以形成已封装的独立元件。

本发明更包含一种影像感测元件的晶片级封装结构，由表面具有多个光侦测区的基板所形成，其结构包含多个芯片、透明层、保护层与导电层。提供一基板及一透明层，透明层表面具有多个导电线路与一个以上的预定切割区，基板表面接合透明层表面，使导电接点导通于导电线路，预定切割区根据每一芯片与其对应的导电线路位置设置；并将表面具有多个光侦测区的基板分离而成多个芯片，每一芯片表面具有光侦测区与多个导电接点，导电接点用来提供光侦测区的对外电性连接；保护层形成于每一芯片，并露出部分的导电线路；导电层则形成于保护层上，并连接于保护层所外露的导电线路。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1至图6为本发明影像感测元件的晶片级封装流程的放大截面示意图；

图7为本发明所形成的另一封装元件示意图；

图8为本发明的硅基板与透明层的另一种接合方法的示意图。

其中，附图标记：

100    硅基板

110    芯片

111    光侦测区

120    连接垫

121    导电凸块

130    保护层

140    导电层

150    锡球

200    透明层

210    导电线路

具体实施方式

为更加详细说明本发明，请参考图1至图6，为影像感测元件的晶片级封装流程的放大截面示意图。

如图1所示，首先，提供表面具有多个光侦测区111与多个导电接点的硅基板100，导电接点包含连接垫120与其承载的导电凸块121，提供每一光侦测区111的对外电性连接，其中，光侦测区111可为光侦测元件数组。

如图2所示，提供表面具有多个导电线路210的透明层200，并对准接合透明层200与硅基板100，使导电线路210导通于导电接垫的导电凸块121。

如图3所示，以蚀刻或研磨的方式薄化硅基板，并将硅基板分离为多个芯片110，使每一光侦测区111及其对应的导电接点设置于一独立芯片110。

如图4所示，涂布光阻层以覆盖每一芯片110作为保护层130，再利用光罩(图中未示)进行曝光以及显影等光微影步骤，来露出芯片110与透明层200的部分导电线路210。

如图5所示，形成导电层140于保护层130上，使导电层140连接于保护层130所外露的导电线路210。

最后，如图6所示，根据芯片110与其对应的导电线路210位置，分离透明层200以形成各个已封装的独立元件，并且可将导电层140与其包覆的保护层130作为复合导电凸块，以提供元件的对外电性连接。或是，请参考图7，其为本发明所形成的另一封装元件示意图，在封装的独立元件的导电层140上成长锡球150，以利于后续的电性连接。

此外，导电接点也可仅包含连接垫，而将导电凸块预先形成于透明层的导电线路，请参考图8，其为本发明的硅基板与透明层的另一种接合方法的示意图，于接合透明层200与硅基板100时，使导电线路210的导电凸块121对准连接于导电接点的连接垫120。

本发明所包含的影像感测元件的晶片级封装结构，如封装流程中的图5所示，其结构包含多个芯片110、透明层200、保护层130与导电层140。多个芯片110由表面具有多个光侦测区111的硅基板分离而成，每一芯片110表面具有光侦测区111与多个导电接点，导电接点包含连接垫120与其承载的导电凸块121，用来提供光侦测区111的对外电性连接；透明层200表面具有多个导电线路210与预定切割区(图中未示)，基板表面接合透明层200表面，使导电接点导通于导电线路210，预定切割区根据每一芯片110与其对应的导电线路210位置设置；保护层130形成于每一芯片110，并露出部分的导电线路210；导电层140则形成于保护层130上，并连接于保护层130所外露的导电线路210。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (12)

1.一种影像感测元件的晶片级封装方法，其特征在于，包含：

提供一基板，该基板表面具有多个光侦测区与多个导电接点，该导电接点提供每一该光侦测区的对外电性连接；

提供一透明层，该透明层表面具有多个对应于该基板的该导电接点的导电线路；

接合该基板表面与该透明层表面，使该导电接点导通于该导电线路；

分离该基板为多个芯片，使每一该光侦测区及其对应的该导电接点设置于独立的该芯片；

形成一保护层于每一该芯片，并露出部分的该导电线路；

形成一导电层于该保护层上，该导电层连接于该保护层所外露的该导电线路；

根据该芯片与其对应的该导电线路位置，分离该透明层。

2.如根据权利要求1所述的影像感测元件的晶片级封装方法，其中该光侦测区为光侦测元件数组。

3.如根据权利要求1所述的影像感测元件的晶片级封装方法，其中该导电接点包含导电凸块。

4.如根据权利要求1所述的影像感测元件的晶片级封装方法，其中该导电线路包含多个导电凸块，每一该导电凸块对应地接合于该导电接点。

5.根据权利要求1所述的影像感测元件的晶片级封装方法，其中该分离该基板为多个芯片的步骤之前，更包含一薄化该基板步骤。

6.根据权利要求1所述的影像感测元件的晶片级封装方法，其中该形成一保护层于每一该芯片的步骤，涂布一光阻层于该玻璃基板以覆盖每一该芯片，再以光微影方法使该光阻层形成该保护层。

7.一种影像感测元件的晶片级封装结构，由一基板所形成，其表面具有多个光侦测区，其包含有：

多个芯片，自该基板分离而成，每一该芯片表面具有该光侦测区与多个导电接点，该导电接点提供该光侦测区的对外电性连接；

一透明层，该透明层表面具有多个导电线路与一个以上的预定切割区，该基板表面接合该透明层表面，使该导电接点导通于该导电线路，该预定切割区根据每一该芯片与其对应的该导电线路位置设置；

一保护层，形成于每一该芯片，并露出部分的该导电线路；

一导电层，形成于该保护层上，该导电层连接于该保护层所外露的该导电线路。

8.根据权利要求7所述的影像感测元件的晶片级封装结构，其中该光侦测区为多个光侦测元件数组。

9.根据权利要求7所述的影像感测元件的晶片级封装结构，其中该导电接点包含导电凸块。

10.如根据权利要求7所述的影像感测元件的晶片级封装结构，其中该导电线路包含多个导电凸块，每一该导电凸块对应地接合于该导电接点。

11.如根据权利要求7所述的影像感测元件的晶片级封装结构，其中该分离该基板为多个芯片的步骤的前，更包含一薄化该基板步骤。

12.根据权利要求7所述的影像感测元件的晶片级封装结构，其中该保护层为光阻层。

Images