CN1713260A - 发光显示器及其驱动设备和方法 - Google Patents

发光显示器及其驱动设备和方法 Download PDF

Info

Publication number
CN1713260A
CN1713260A CNA2005100820139A CN200510082013A CN1713260A CN 1713260 A CN1713260 A CN 1713260A CN A2005100820139 A CNA2005100820139 A CN A2005100820139A CN 200510082013 A CN200510082013 A CN 200510082013A CN 1713260 A CN1713260 A CN 1713260A
Authority
CN
China
Prior art keywords
pulse
signal
driver
width
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100820139A
Other languages
English (en)
Other versions
CN100464364C (zh
Inventor
申东蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1713260A publication Critical patent/CN1713260A/zh
Application granted granted Critical
Publication of CN100464364C publication Critical patent/CN100464364C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种用于包括多条传送选择信号的扫描线的发光显示器的驱动设备，包括：第一驱动器，用于将具有第一整数倍的第一脉冲的第一信号移位第一期间，并且连续地输出第一信号；第二驱动器，用于将具有第二脉冲的第二信号移位第二期间，并且连续地输出第二信号；第三驱动器，用于连续地输出具有与所述第一整数倍的第一脉冲中的至少一个相对应的第二整数倍的第三脉冲，并且响应于该第一信号和第二信号而输出与该第二脉冲相对应的第四脉冲。

Description

发光显示器及其驱动设备和方法
技术领域
本发明涉及发光显示器及其驱动设备和驱动方法，更具体地，本发明涉及使用有机发光二极管(OLED)的发光显示器及其驱动方法。
背景技术
一般而言，OLED显示器电激励磷有机化合物以发光，并且电压驱动或电流驱动多个有机发光单元以显示图像。有机发光单元包括阳极层、有机薄膜层和阴极层。驱动有机发光单元的方法可以分为无源矩阵方法或使用薄膜晶体管(TFT)的主动式矩阵方法。无源矩阵方法提供互相交叉(或者横跨)的阳极和阴极，在该方法中选择驱动有机发光单元的线。主动式矩阵方法提供接入各自像素电极的TFT，并且根据由TFT的栅极接入的电容器的电容所保持的电压来驱动像素。根据施加到电容器上用于建立电压的信号的格式，主动式矩阵方法可以分为电压编程方法或电流编程方法。
因为阈值电压VTH和载流子迁移率的偏差，电压编程方法的像素电路难于实现高灰度等级，偏差是由于制作工艺中的不统一而造成的。例如，当用3V(伏特)电压来驱动薄膜晶体管以表示8比特(也就是256)的灰度等级时，需要将该电压以小于12mV(＝3V/256)的间隔施加到薄膜晶体管的栅极。如果由于制作工艺中不统一而造成薄膜晶体管的阈值电压的偏移为100mV的情况下，很难表示出高灰度等级。
然而，当每个像素中的驱动晶体管具有不统一的电压-电流特性时，假设在整个板中向像素电路提供电流的电流源是统一的，那么电流编程方法的像素电路实现了统一的显示特性。
然而，由于数据线上的寄生电容元件，电流编程方法的像素电路涉及长的数据编程时间。特别地，根据先前像素线的数据，用于对电流像素线上的数据进行编程的时间受到数据线电压状态的影响，并且特别地，当用与目标电压(对应于电流数据的电压)差别很大的电压对数据线充电时，数据编程时间进一步延长。当灰度等级变得更低(接近黑色时)，这种现象尤为明显。
发明内容
本发明的一个方面是减少基于电流驱动方法的发光显示器中的数据编程时间。
在本发明的一个示例性实施例中，提供了一种用于发光显示器的驱动设备，其中该发光显示器包括多条用于传送选择信号的扫描线。发光显示器的驱动设备包括：第一驱动器，用于将具有第一整数倍第一脉冲的第一信号移位第一期间，并且连续地输出第一信号；第二驱动器，用于将具有第二脉冲的第二信号移位第二期间，并且连续地输出第二信号；第三驱动器，用于连续地输出具有与所述第一整数倍第一脉冲中的一个相对应的第二整数倍第三脉冲，并且用于响应于该第一信号和第二信号输出与该第二脉冲相对应的第四脉冲。
第一驱动器可以包括：第四驱动器，用于将具有第一整数倍第一脉冲的第三信号移位第三期间，并且连续地输出该第三信号；第五驱动器，用于响应于从第四驱动器连续输出的第三信号中的一个，选择被连续移位第一期间的第三信号，该第一期间是该第三期间的第三整数倍数。
第一驱动器可以包括：第四驱动器，用于将具有第三整数倍第五脉冲的第三信号移位第一期间，并且连续地输出第三信号；第五驱动器，用于将具有第六脉冲的第四信号移位第一期间，并且连续地输出该第四信号，该第六脉冲是被移位第三期间的第五脉冲；第六驱动器，用于在第一信号的电平和第二信号的电平不同的期间内输出具有第一脉冲的第一信号。
该第一驱动器可以包括：第四驱动器，用于将具有第五脉冲的第三信号移位第一期间，并且连续地输出第五信号；第五驱动器，用于接收具有在预定周期内重复的第六脉冲的第三信号和第四信号，并且在第五脉冲和第六脉冲互相重叠的期间内输出具有第一脉冲的第一信号。
在本发明的另一个示例性实施例中，发光显示器包括显示区和扫描驱动器。显示区包括多条用于传送数据信号的数据线，多条排列在与所述数据线相交的方向上的扫描线，以及多个连接到所述数据线和扫描线的像素。扫描驱动器将第一脉冲的第一电平和第二脉冲的第一电平中的至少一个的选择信号连续地施加到多条扫描线，第二脉冲的宽度比第一脉冲的宽度窄。
在本发明的另一个示例性实施例中，提供了具有多条用于传送选择信号的扫描线的发光显示器的驱动方法。该发光显示器的驱动方法包括如下步骤：在将第一信号移位第一间隔时，连续地输出具有第一脉冲的至少一个第一电平的第一信号；选择被连续地移位该第一信号的第二间隔的第一信号，该选择的第一信号输出为第二信号，该第二间隔为该第一间隔的整数倍；输出具有与第二信号中的第一脉冲相对应的第三脉冲的第三信号；以及响应于在第三信号中的至少一个第三脉冲而生成至少一个第四脉冲，并且输出包括至少一个第四脉冲的选择信号。
在本发明的另一个示例性实施例中，提供了具有多条用于传送选择信号的扫描线的发光显示器的驱动方法。该发光显示器的驱动方法包括如下步骤：输出具有第一脉冲的至少一个第一电平的第一信号；输出具有第二脉冲的至少一个第一电平的第二信号，其中开始时间点从该第一脉冲的开始时间点移位预定期间；在第一信号和第二信号的电平不同的至少一个期间之内，输出具有第三脉冲的第三电平的第三信号；响应于第三信号中的每个第三脉冲而生成至少一个第四脉冲，并且输出包括所述至少一个第四脉冲的选择信号。
在本发明的另一个示例性实施例中，提供了具有多条用于传送选择信号的扫描线的发光显示器的驱动方法。该发光显示器的驱动方法包括如下步骤：输出具有在预定周期内重复的第一电平的第一脉冲的第一信号；输出具有第二脉冲的第二电平的第二信号，其中第二脉冲的宽度包括至少一个第一脉冲；用第二信号的第二脉冲选择至少一个第一脉冲；输出具有与该选择的第一脉冲相对应的第三脉冲的第三信号；响应于第三信号中的至少一个第三脉冲而生成至少一个第四脉冲，并且输出具有至少一个第四脉冲的选择信号。
附图说明
结合下列附图并且参照下面的详细描述，可以对本发明及其诸多附加优点有更加完整的理解，附图中用相同的参考标号表示相同或者相近的元件，其中：
图1是数据编程时间的变化与要写入发光显示设备的灰度等级的关系示意图；
图2是根据本发明第一示例性实施例的发光显示器的简化平面图；
图3是根据本发明第一示例性实施例的发光显示器的像素电路的简化电路图；
图4是根据本发明第一示例性实施例的发光显示器的驱动时序图；
图5A示出了处于预充电状态中的电流源状态；
图5B示出了处于数据编程阶段的电流源状态；
图6示出了根据本发明第二示例性实施例的发光显示器中的扫描驱动器；
图7是根据本发明第三示例性实施例的扫描驱动器的信号时序图；
图8A是图6中扫描驱动器中的第一移位寄存器的简化电路图；
图8B是在图8A的移位寄存器中使用的触发器的简化图；
图9是触发器的输出信号以及在图8A的移位寄存器中使用的或非门的输出信号的时序图；
图10是图6的扫描驱动器中的第二移位寄存器的简化电路图；
图11是根据本发明第三实施例的扫描驱动器中的第一移位寄存器的简化电路图；
图12是根据本发明第三示例性实施例的扫描驱动器的信号时序图；
图13A和图13B分别示出了图11的移位寄存器中使用的触发器的简化图；
图14示出了根据本发明第四示例性实施例的扫描驱动器；
图15是根据本发明第四示例性实施例的扫描驱动器的信号时序图；
图16是图14的扫描驱动器中的第一移位寄存器的简化电路图；
图17是根据本发明第五示例性实施例的扫描驱动器中第一移位寄存器的简化电路图；
图18是根据本发明第五示例性实施例的扫描驱动器的信号时序图；
图19示出了根据本发明第六示例性实施例的扫描驱动器；
图20是根据本发明第六示例性实施例的扫描驱动器的信号时序图；
图21是图19的扫描驱动器中的第一移位寄存器的简化电路图；
图22是根据本发明第七示例性实施例的扫描驱动器的信号时序图；
图23是根据本发明第八示例性实施例的扫描驱动器中第一移位寄存器的简化电路图；
图24是根据本发明第八示例性实施例的扫描驱动器的信号时序图；和
图25是根据本发明第九示例性实施例的扫描驱动器的信号时序图。
具体实施方式
图1是数据编程时间变化和要写入发光显示设备中的灰度等级的关系示意图。
图1中的时间t1到t7表示数据编程时间，并且图右边的灰度线(例如灰度00到灰度63)表示编程到与先前的像素线连接的像素电路的数据的灰度级别。
例如，当编程到与先前的像素线连接的像素电路的数据的灰度级别为“8”，并且将要编程到与当前的像素线连接的像素电路的数据的灰度级别为8时(也就是曲线与水平轴的相交点)，由于数据线的电压状况和目标电压没有区别，所以数据编程所需的时间几乎为“0”。
与之对照，由于现在要被编程的数据的灰度等级变得更加远离灰度等级8，随着数据线的电压状况和目标电压的差距增大，数据编程所需的时间增加。
另外，数据编程所需的时间与用于驱动数据线的数据电流的幅度成反比。这样，当灰度等级要下降时，用于驱动数据线的数据电流减少，并且因此数据编程时间增加。也就是说，正如可以从图1中推导出的那样，当灰度等级下降时(例如接近黑色级别)，数据电压被改变为具有大电压范围和低驱动电流，数据编程时间增加。
在下面的详细描述中，仅为了说明，只示出和描述了本发明的某些示例性实施例。本领域技术人员可以意识到，可以对描述的实施例以各种不同的方式进行修改，并不脱离本发明的精神和范围。因此，附图和说明本质上只是示例性的，并不用于进行限制。
在本申请的上下文中，将一个事物连接到另一个事物是指直接将第一事物连接到第二事物，或者通过第一和第二事物之间的第三事物将第一事物连接到第二事物。另外，为了阐明如附图所示的本发明，省略了某些说明书中没有说明的部件，并且相同的参考编号表示相同的部件。
以下参照附图，详细描述根据本发明的示例性实施例的发光显示器及其驱动方法。在本发明的示例性实施例中，发光显示器描述为有机发光二极管(OLED)。不过，本发明并不局限于OLED显示器。
首先，参照图2详细描述根据本发明第一示例性实施例的发光显示器，图2是根据本发明第一示例性实施例的发光显示器的简化平面图。
如图2所示，根据第一示例性实施例的发光显示器包括显示板100、数据驱动器200、扫描驱动器300、发射控制驱动器400和预充电单元500。
显示板100包括在列方向上排列的多条数据线Y1到Yn、在行方向上排列的多条选择扫描线X1到Xm和多条发射扫描线Z1到Zm、以及多个像素电路110。选择扫描线X1到Xm传送用于选择像素的选择信号，发射扫描线Z1到Zm传送用于控制有机发光元件(或OLED)的发光期间的发射信号。像素电路110形成在由数据线Y1到Yn和选择扫描线X1到Xm所界定出的像素区。
数据驱动器200将数据电流Idata施加到数据线Y1到Yn。此外，数据驱动器200将预充电电流NIdata施加到数据线Y1到Yn，预充电电流NIdata为数据电流Idata的N倍。因此，数据驱动器200包括用于产生数据电流Idata的第一电流源和用于产生预充电电流NIdata的第二电流源。可以通过电流镜像电路等由数据电流Idata产生预充电电流NIdata。产生预充电电流的方法对于本领域技术人员是公知的，因此不对产生预充电电流的方法进行详细描述。然而，数据驱动器200可以根据由外部控制器(没有示出)施加的控制信号，二中择一地向数据线提供数据电流Idata和预充电电流NIdata。
扫描驱动器300连续地将选择信号施加到选择扫描线X1到Xm，以选择像素电路110。发射控制驱动器400连续地将发射信号施加到发射扫描线Z1到Zm，以控制像素电路110的发光。
扫描驱动器300、发射控制器400和/或数据驱动器200可以电连接到显示板100，或者可以通过载带封装(TCP)方式作为固定和电连接到显示板100的芯片安装。它们还可以安装为柔性线路板(FPC)上的芯片或者固定和电连接到显示板100的膜。另外，它们可以直接安装在显示板的玻璃衬底上，或者它们也可以被扫描线、数据线和薄膜晶体管(TFT)的同一层上的驱动电路所替代。
在本发明第一示例性实施例中，在数据电流Idata施加到连接到数据线Yj和选择扫描线Xi的像素电路110之前，对应于N倍数据电流Idata的预充电电流NIdata施加到数据线Yj。接着，当预充电电流NIdata施加到数据线Yj，低电平选择信号施加到像素电路110，该像素电路110连接到选择扫描线Xi和在列方向上和该像素电路相邻的像素电路110的N-1条选择扫描线Xi +1～Xi+N-1。然后，只有施加到选择扫描线Xi的选择信号保持在低电平，数据电流Idata被施加到数据线Yj。这样，数据线Yj被预充电电流NIdata迅速地预充电，预充电电流NIdata大于数据电流Idata，并且接着数据电流Idatax被施加到数据线Yj。因此，对应于数据电流Idata的电压被迅速地施加到像素电路110，并且给像素电路110充电。
以下，参照图3、图4、图5A和图5B，详细描述根据本发明第一示例性实施例的发光显示器的操作。为了便于说明，假设N为5，也就是说，假设预充电电流为数据电流的5倍。
首先，参照图3详细描述根据本发明第一示例性实施例的发光显示器的像素电路110。
图3是根据本发明第一示例性实施例的发光显示器中的像素电路的简化电路图。图3示出了连接到第j条数据线Yj、第i条选择扫描线Xi和第i条发射扫描线Zi的像素电路。
如图所示，根据本发明第一示例性实施例的像素电路110包括有机发光元件OLED，晶体管T1、T2、T3和T4以及电容器C。在图3中示出的晶体管T1、T2、T3和T4为PMOS晶体管，但是本发明的晶体管类型并不局限为PMOS晶体管。晶体管可以为TFT，具有形成在像素电路的玻璃衬底上的分别作为控制极和两个主电极的栅极、漏极和源极。
详细地，晶体管T1的三个电极(或者端子)分别连接到选择扫描线Xi、数据线Yj和晶体管T3的栅极。晶体管T1响应于由选择扫描线Xi提供的选择信号，将由数据线Yj提供的数据电流Idata传送到晶体管T3的栅极。晶体管T3的源极连接到电源电压VDD，电容器C连接在在晶体管T3的栅极和源极之间。晶体管T2连接在晶体管T3的漏极和数据线Yj之间，并且晶体管T1和T2响应于由选择扫描线Xi提供的选择信号，二极管连接晶体管T3。晶体管T1和T2可以在晶体管T3的栅极和漏极之间直接连接。
在这点，数据电流Idata被施加到数据线Yi，由选择扫描线Xi提供的选择信号(图4中select[1])被转化为低电平。晶体管T1和T2接通，晶体管T3二极管连接。然后，数据电流Idata被施加到电容器C并且给电容器C充电，晶体管T3的栅极电压势能降低，电流从源极流到晶体管T3的漏极。当电容器C上充电的电压增加时，晶体管T3的漏电流增加，从而与数据电流Idata相等，电容器C的充电停止，并且电容器C上充电的电压稳定。因此，与由数据线Yj提供的数据电流Idata相对应的电压被充电到电容器C上。
接着，由选择扫描线Xi提供的选择信号(图4中select[1])被转化为高电平，由发射扫描线Zi提供的发射信号(图4中emit[1])被转化为低电平。接着，晶体管T1和T2断开，在晶体管T3和有机发光显示元件OLED之间连接的晶体管T4接通，由晶体管T3提供的电流被传送到有机发光显示元件OLED。有机发光显示元件OLED的阴极连接到低于电源电压VDD的电压源VSS，有机发光显示元件OLED响应于经由晶体管VI4提供的电流而发光。根据充电到与晶体管T3连接的电容器C上的电压，传送到有机发光显示元件OLED的电流IOLED可以由式1给出。
式1
I OLED = β 2 ( V GS - V TH ) 2 = I data
其中VGS表示晶体管T3的栅极和源极之间的电压，VTH表示晶体管T3的阈值电压，β是一个常数。
接着，参照图4、图5A和图5B，进一步详细描述根据本发明第一示例性实施例的发光显示器的操作。
图4是根据本发明第一示例性实施例的发光显示器的驱动时序图；图5A示出了处于预充电阶段中的电流源状态；图5B示出了处于数据编程阶段的电流源状态。在图5A和5B中，为了方便表示，5个像素电路连接到第一选择扫描线到第五选择扫描线X1到X5以及五条发射扫描线Z1到Z5。在图4中，以及在图5A和图5B中，select[i]表示施加到选择扫描线Xi的选择信号，emit[i]表示施加到发射扫描线Zi的发射信号。参考标号Xi和Zi对应于省略的选择扫描线和发射扫描线。
如图4所示，当数据被编程到连接到第一选择扫描线X1的像素电路中时，低电平的选择信号select[1]到select[5]分别提供到第一到第五选择扫描线X1到X5。在同时，数据驱动器200将预充电电流5Idata提供到数据线Yj，从而在预充电期间Tp内执行预充电操作。
连接到选择扫描线X1到X5的像素电路110的晶体管T1和T2响应于低电平选择信号select[1]到select[5]而接通，因此晶体管T3呈现为二极管连接状态。这样，如图5A所示，预充电电流5Idata流到数据线Yj。在这点，当5个像素电路中的晶体管T3的通道宽度W和通道长度L的比例W/L(下面称为晶体管尺寸)相同时，由数据线Yj提供的预充电电流5Idata的1/5分别提供到五个像素电路。也就是说，数据电流提供到五个像素电路中的每一个。然后，式1中的电压VGS被充电到电容器C。也就是说，从栅电压VG到栅-源电压VGS的预充电电压被施加到数据线Yj。然而，当预充电期间Tp短时，预充电电压可能达不到应该被数据电流Idata施加到数据线Yj的合适电压。然而，预充电电压5Idata大于数据电流Idata，因此即使预充电期间Tp短，对应于数据电流Idata的电压也可以被施加到数据线Yj。
接着，如图4所示，施加到第一选择扫描线X1的选择信号select[1]保持在低电平，但是其它选择信号select[2]到select[5]变为高电平。在此同时，数据驱动器200将数据电流，也就是1/5的预充电电流5Idata，施加到数据线Yj。接着，如图5B所示，连接到第一选择扫描线X1的晶体管T1和T2接通，数据电流Idata被传送到晶体管T3。因此，对应于数据电流Idata的电压被充电到连接到第一选择扫描线X1的像素电路的电容器C，以执行数据编程操作。在这点，预充电电压(对应于数据电流Idata的电压)已经在之前的预充电操作施加到数据线Yj，因此对应于数据电流Idata的电压可以被迅速地充电到电容器C。
接着，当数据编程操作完成时，选择信号select[1]转为高电平，由发射扫描线Z1施加的低电平发射信号emit[1]将晶体管T4接通。接着，由晶体管T3提供的电流IOLED通过晶体管T4被提供到有机发光元件OLED，有机发光元件OLED对应于电流IOLED发光。
这样，当连接到第一选择扫描线X1的像素电路的发射操作被执行后，低电平的选择信号select[2]到select[6]分别施加到选择扫描线X2到X6。为数据电流Idata的5倍并且对应于连接到选择扫描线X2的像素电路的预充电电流5Idata被施加到数据线Yj，从而执行对连接到第二选择扫描线X2的像素电路的预充电操作。接着，选择信号select[3]到select[6]在预充电操作之后转化为高电平，并且对应于连接到选择扫描线X2的像素电路的数据电流Idata施加到数据线Yj，从而在连接到选择扫描线X2的像素电路上执行数据编程操作。
这样，在本发明的第一示例性实施例中，在数据被编程到连接到第i条选择扫描线Xi的像素电路之前，当选择信号施加到第i条到第(i+N-1)条选择扫描线Xi到Xi+N-1时，与5倍的数据电流Idata相对应的预充电电流NIdata被施加到像素电路。接着，如果像素电路中在列方向排列的晶体管的尺寸相同，与1/N的预充电电流NIdata相对应的电流被提供到连接到第i条到第(i+N-1)条选择扫描线Xi到Xi+N-1的N个像素电路，以执行预充电操作。接着，当第i条选择扫描线Xi的选择信号保持在低电平时，第(i+1)条到第(i+N-1)条选择扫描线Xi到Xi+N-1转为高电平，同时数据电流Idata施加到数据线Yj，从而执行数据编程操作。
这样，通过在数据被编程之前利用大于数据电流的预充电电流对数据线进行预充电，本发明的第一示例性实施例可以将数据编程到像素电路中。可以在预定时间内实现数据编程。
下面，关于图4的选择信号select[i]，“预充电脉冲”表示仅在预充电期间为低电平的脉冲，“选择脉冲”表示在预充电期间和数据编程期间为低电平的脉冲。接着，如图4所示，施加到选择扫描线Xi的选择信号select[i]在每一周期具有一个选择脉冲和至少一个预充电脉冲。在选择信号select[i]中，两个邻近的预充电脉冲的开始时间点的间隔与选择脉冲和邻近于该选择脉冲的预充电脉冲的开始点的间隔相同。另外，选择信号select[i]具有许多对应于在预充电中使用的像素数目的预充电脉冲，但不包括被编程入数据的像素。另外，预充电期间Tp与预充电脉冲的宽度相同。
下面，参照图6到图25详细描述用于产生上述驱动波形的驱动器。
在本发明的示例性实施例中，通过将来自于移位寄存器用于产生预充电脉冲的输出信号，和来自于移位寄存器用于产生选择脉冲的输出信号相结合而产生选择信号。下面，详细描述用于产生预充电脉冲的特定的移位寄存器。
另外，在本发明的示例性实施例中，如果没有特定指明，选择扫描线X1到Xm的数目为m，选择信号select[i]具有4个预充电脉冲。也就是说，为了数据编程，在像素电路的预充电中使用了4个相邻的像素电路。
图6示出了根据本发明第二示例性实施例的发光显示器的扫描驱动器，图7是根据本发明第三示例性实施例的扫描驱动器的信号时序图。
如图6所示，本发明第二示例性实施例的扫描驱动器300包括两个移位寄存器310和320，以及m个或非门NOR11至NOR1m。
如图6和图7所示，移位寄存器310接收时钟信号VCLK11和启动信号VSP11，将输出信号out11[1]到out11[4m-3]移位时钟信号VCLK11的半个周期，并且连续地提供移位后的输出信号。输出信号out11[i]在一个周期内具有4个高电平脉冲。高电平脉冲的宽度与时钟信号VCLK11的半时钟周期相等，该高电平脉冲的周期为时钟信号VCLK11的时钟周期的两倍。在这点，预充电期间Tp由高电平脉冲的宽度决定。另外，输出信号out11[1]到out11[4m-3]的第(4i-3)个输出信号out11[4i-3]成为第i个或非门NOR1i的输入信号scan11[i]，i为从1到m的整数。
移位寄存器320接收时钟信号VCLK12和启动信号VSP12，将具有一个高电平脉冲的输出信号scan12[1]到scan12[m]移位时钟信号VCLK12的半个时钟周期，并且连续地提供移位后的输出信号。输出信号scan12[i]的高电平脉冲的宽度与时钟信号VCLK12的半时钟周期相等，时钟信号VCLK12的时钟周期为时钟信号VCLK11的时钟周期的四倍。输出信号scan12[i]中的高电平脉冲的启动点与输出信号scan11[i]中的最后高电平脉冲的启动点相隔时钟信号VCLK12的半个时钟周期。
或非门NOR1i对移位寄存器310的输出信号scan11[i]和移位寄存器320的输出信号scan12[i]执行或非操作，输出选择信号select[i]。当两个输出信号scan11[i]和scan12[i]中至少一个为高电平，或非门NOR1i的输出信号select[i]由于或非操作而具有低电平。因此，如图7所示，在一个周期之内，输出信号select[i]具有4个低电平脉冲(预充电脉冲)和随后的一个低电平脉冲(选择脉冲)。因此，如图4和图7所示，施加到选择扫描线Xi的选择信号select[i]可以作为或非门NOR1i的输出信号而生成。
接着，参照图8A到图13B，详细描述在图6和图7中已解释的用于产生输出信号out11[i]、scan11[i]和scan12[i]的移位寄存器310和320。
图8A是图6中扫描驱动器中的第一移位寄存器的简化电路图；图8B是在图8A的移位寄存器中使用的触发器的简化图；图9是在图8A的移位寄存器中使用的或非门的输出信号以及触发器的输出信号的时序图。更具体地，图8A是图6中扫描驱动器中的移位寄存器310的简化电路图；图8B是在图8A的移位寄存器中使用的触发器的简化图；图9是在图8A中使用的或非门的输出信号以及该触发器的输出信号的时序图。在图8A和图8B中，VCLK11b表示被反相的时钟信号VCLK11。然而，在图7和图9的信号时序图中，省略VCLK11b。
如图8A所示，移位寄存器310包括(4m-2)个触发器FF11到FF1(4m-2)和(4m-3)个或非门NOR21到NOR2(4m-3)。每个或非门NOR2k的输出信号成为移位寄存器310的输出信号out11[k]，k为从1到(4m-3)的整数。
在图8A中，第一触发器FF11的输入信号为图7和图9的启动信号VSP11，第k个触发器FF1k的输出信号SRk为第(k+1)个触发器FF1(k+1)的输入信号。第k个或非门NOR2k对第k个触发器FF1k的输出信号SR1K和第(k+1)个触发器FF1(k+1)的输出信号SR1(k+1)执行或非操作，以产生输入信号out11[k]。
当时钟信号clk在高电平时，触发器FF1k对所输入的输入信号进行输出，但是当时钟信号clk不在高电平时，触发器FF1k锁存所输入的输入信号，并且输出结果信号。另外，在两个邻近的触发器FF1k和FF1(k+1)中，时钟clk被反相，触发器FF1(k+1)的输出信号SR1(k+1)为被移位时钟信号VCLK1的半个时钟周期的触发器FF1k的输出信号SR1K。也就是说，时钟信号VCLK11和VCLK11b以相反的方向输入到两个触发器FF1k和FF1(k+1)。
详细地，在图8A中，位于列方向中奇数位置的触发器FF1k接收分别作为内部时钟clk和clkb的时钟信号VCLK11和VCLK11b。位于列方向中偶数位置的触发器FF1k接收分别作为内部时钟clkb和clk的时钟信号VCLK11和VCLK11b。启动信号VSP11为触发器FF11的输入信号，在一个周期内具有四个低电平脉冲。低电平脉冲每隔两个时钟信号VCLK11的间隔对应于时钟信号VCLK11的高电平。接着，触发器FF11到FF1(4m-2)可以将每周期具有四个低电平脉冲的输出信号SR1到SR4m-2移位时钟信号VCLK11的半个时钟周期，并连续地输出该输出信号。
第k个或非门NOR2k分别对触发器FF1k和FF1(k+1)的输出信号SRk和SRk+1执行或非操作，因此当所有的输出信号SRk和SRk+1在低电平时，第k个或非门NOR2k输出高电平脉冲。输出信号SRk+1为输出信号SRk被移位时钟信号VCLK11的半个时钟周期的信号。因此，如图9所示，或非门NOR2k的输出信号out11[k]在时钟VCLK11的半个周期内具有高电平脉冲。或非门NOR2(k+1)的输出信号out11[k+1]为或非门NOR2k的输出信号out11[k]被移位时钟VCLK11的半个时钟周期的信号。或非门NOR21到NOR2(4m-3)的输出信号out11[1]到out11[4m-3]中的第(4i-3)个输出信号out11[4i-3]，被选择为移位寄存器310的最终输出信号scan11[i]，i为从1到m的整数。
接着，参照图8B描述在图8A的移位寄存器310中使用的触发器FF1k的一个示例。
如图8B所示，触发器FF1k包括位于输入端的时钟反相器311a、形成锁存器的反相器311b、时钟反相器311c。当时钟clk在高电平时，时钟反相器311a将输入信号反相，并且输出结果信号，时钟反相器311b将时钟反相器311a的输出信号反相，并且输出该结果信号。当时钟clk在低电平时，时钟反相器311a停止输出，时钟反相器311b的输出被输入到时钟反相器311c，时钟反相器311c的输出被输入到时钟反相器311b以形成锁存。接着，反相器311b的输出信号成为触发器FF1k的输出信号。这样，当时钟clk为高电平时，触发器FF1k按原来输入的样子输出输入信号，当时钟clk不再为高电平时，触发器FF1k锁存输入的输入信号，并输出结果信号。
接着，参照图10描述图6中移位寄存器320的结构和操作，图10为图6的扫描驱动器中第二移位寄存器的简化电路图。图10示出了移位寄存器320的简化电路图。在图10中，VCLK12b表示时钟VCLK12的反相信号。然而，在图7的信号时序图中省略了VCLK11b。
如图7所示，和移位寄存器310一样，移位寄存器320将高电平脉冲移位时钟VCLK12的半个时钟周期，并且输出结果信号。高电平脉冲的宽度为时钟VCLK12的时钟周期的一半。因此，可以使用与移位寄存器310相同功能的移位寄存器。以下描述这两个移位寄存器310和320之间的区别。如图7所示，VCLK12的时钟周期为VCLK11的时钟周期的4倍。
如图10所示，除了触发器和或非门的数目以及使用的启动信号和时钟之外，移位寄存器320具有与移位寄存器310相同的结构。
详细地，移位寄存器320包括(m+1)个触发器FF21到FF2(m+1)，以及m个或非门NOR31到NOR3m。每个或非门NOR3i的输出信号成为移位寄存器320的输出信号scan12[i]，i为从1到m的整数。第一触发器FF21的输入信号为图7的启动信号VSP12，第i个触发器FF2i的输出信号成为第(i+1)个触发器FF2(i+1)的输入信号。第i个或非门NOR3i对第i个触发器FF2i的输出信号和第(i+1)个触发器FF2(i+1)的输出信号执行或非操作，并且输出结果信号scan12[i]。
位于图10的列方向中的奇数编号位置处的触发器FF2i，接收分别作为内部时钟clk和clkb的时钟VCLK12和VCLK12b。位于列方向中的偶数编号位置处的触发器FF2i，接收分别作为内部时钟clk和clkb的反相时钟VCLK12和VCLK12b。建立启动信号VSP12，以在时钟VCLK12处于高电平时具有一个低电平脉冲。另外，建立输出信号scan12[i]中该高电平脉冲的开始时间点，以与移位寄存器310的输出信号scan11[i]中的最后高电平脉冲的开始时间点相隔时钟VCLK12的半个时钟周期。这样，移位寄存器320将输出信号scan12[1]到scan12[m]移位时钟VCLK12的半个时钟周期，并且输出结果信号。输出信号scan12[1]到scan12[m]具有高电平脉冲，其周期为时钟VCLK12的时钟周期的一半。
扫描驱动器300的第i个或非门NOR1i对移位寄存器320的第i个最终输出信号scan11[i]和第i个输出信号scan12[i]执行或非操作，并输出结果信号。因此，选择信号select[i]可以包括四个预充电脉冲和一个选择脉冲。
这样，在图6到图10中，选择脉冲的宽度为预充电脉冲的宽度的四倍。然而，图6到图10的扫描驱动器300可以产生具有不同预充电脉冲宽度的选择信号。
如上所述，预充电脉冲的宽度由触发器FF1k的输出确定，因此假定触发器FF1k的输出信号SRk的低电平脉冲具有最窄的宽度，从而降低时钟VCLK11的频率。也就是说，触发器FF1k的输出信号SRk的低电平脉冲的宽度假定与一个时钟周期VCLK11的宽度相等。
在上述假设下，触发器FF1k的输出信号SRk的低电平脉冲的周期始终为宽度的n倍，n为大于2的整数。然后，或非门NOR2k的输出信号out11[k]中的高电平脉冲的周期变为宽度的2n倍(也就是大于4的偶数倍)。因此，输出信号scan11[i]中的预充电脉冲的宽度始终为周期的1/2n倍。当时钟VCLK12的时钟周期为时钟VCLK11的时钟周期的2n倍时，选择脉冲的宽度可以是预充电脉冲宽度的2n倍，选择脉冲移位的间隔可以与预充电脉冲的周期相同。移位寄存器310的输出信号out11[k]被移位时钟VCLK11的半个时钟周期并输出。因此，第[2n×j-(2n-1)]个输出信号out[2n×j-(2n-1)]被选择为移位寄存器310的最终输出信号scan11[i]。
接着，参照图11和图12，详细描述一个示例性实施例，其中选择脉冲的宽度可以是预充电脉冲宽度的偶数倍数，或者小于至多3倍。
图11是根据本发明第三实施例的扫描驱动器中的第一移位寄存器的简化电路图，图12是根据本发明第三示例性实施例的扫描驱动器的信号时序图。更具体地，图11示出了根据本发明第三示例性实施例的移位寄存器310’的简化电路图，图12示出了根据本发明第三实施例的扫描驱动器的信号时序图。在图11中，VCLK11b’表示时钟VCLK11’的反相信号。然而，在图12的信号时序图中省略了VCLK11b’。另外，为了便于描述，在本发明第三示例性实施例中，预充电脉冲的周期为宽度的3倍。移位寄存器320以及或非门NOR11到NOR1m的结构和工作与第二示例性实施例相同，所以省略了对它们的描述。
如图11所示，移位寄存器310’包括(3m-2)个触发器FF31到FF3(3m-2)。触发器FF31到FF3(3m-2)中的每个的输出信号成为移位寄存器310’的输出信号out11[1]’到out11[3m-2]’。
触发器FF3k分别接收作为内部时钟clk和clkb的时钟信号VCLK11’和VCLK11b’。当时钟clk在低电平时，触发器FF3k接收输入信号，触发器FF3k输出锁存在先前时钟clk周期中的输入信号。触发器FF3k锁存在低电平输入的信号，并且当时钟clk在高电平时输出结果信号。结果，触发器FF3k将以低电平输入的信号延迟时钟clk的半个时钟周期，并且在时钟clk的一个时钟周期期间输出结果信号。
如图12所示，触发器FF31的输出信号out11[1]’在一个周期具有四个高电平脉冲。高电平脉冲的宽度和时钟VCLK11’的时钟周期相同，周期是宽度的三倍。作为触发器FF31的输入信号的启动信号VSP11’在每个周期具有三个高电平脉冲。高电平脉冲对应于每三个时钟VCLK11’的时钟VCLK11’的低电平。然后，触发器FF3k将每个周期具有四个高电平脉冲的输出信号out11[k]’移位时钟VCLK11’的一个时钟周期，并顺序输出结果信号。触发器FF3k的输出信号out11[k]’的第(3i-2)个输出信号out11[3i-2]’被选择为最终输出信号scan11[i]’，i是从1到m的整数。
这样，当高电平脉冲的宽度被确定为移位寄存器310’的输出信号scan11[i]’中的时钟VCLK11’的一个时钟周期时，高电平脉冲的周期可以被确定为大于高电平脉冲的两倍宽度(图12中为三倍)。因为高电平脉冲对应于输出信号scan11[i]’中的预充电脉冲，预充电脉冲的的宽度Tp总是周期的1/n(图11中为1/3)，n是大于2的整数。当移位寄存器320的时钟VCLK12的时钟周期被确定为移位寄存器310’的时钟VCLK11’的2n倍(在图11中为6倍)时，选择脉冲的宽度可以是预充电脉冲的宽度的n倍(在图11中为3倍)，选择脉冲可能会被移位预充电脉冲的周期的间隔。
当高电平脉冲的周期是移位寄存器310’的输出信号out11[k]’的宽度的n倍时，移位寄存器310’中需要总数为[n×m-(n-1)]个输出信号out11[k]’。后面的输出信号中的第[n×j-(n-1)]个输出信号out1[n×j-(n-1)]成为移位寄存器310’的最终输出信号scan11[i]。
这样，当预充电脉冲的周期被确定为宽度的奇数倍或者少于3倍，根据第三示例性实施例可以使用移位寄存器310’。根据第三示例性实施例，移位寄存器310’可以在预充电脉冲的周期为宽度的大于4倍的偶数倍时使用。但是，与在第二实施例所述的移位寄存器310相比，其结构变得复杂，并且时钟VCLK11’的频率有了增加。
接下来参考图13A和图13B说明图11的移位寄存器中使用的触发器的一个示例。
图13A和图13B分别示出了图11的移位寄存器中使用的触发器的简化图。图13A和图13B的触发器FF3k形成为主/从型锁存器。时钟VCLK11’和VCLK11b’分别输入到触发器FF3k的内部时钟clk和clkb。
如图13A所示，在主锁存器313中，位于输入端的PMOS晶体管313a响应于时钟clk的一个时钟周期的低电平，将输入信号传送到反相器313b，反相器313b将PMOS晶体管313a的输出信号反相，并将结果信号作为主锁存器313的输出信号输出。另外，反相器313c将反相器313b的输出信号反相，并且输出结果信号。PMOS晶体管响应于时钟clk的低电平，即一个时钟周期clkb的高电平，将反相器313c的输出信号传送到反相器313b。换句话说，主锁存器313在时钟clk的低电平期间将输入的输入信号反相，并且在时钟clk的一个时钟周期内输出结果信号。
接着，在从锁存器314中，位于输入端的PMOS晶体管313a响应于反相时钟clkb的低电平，将主锁存器313的输出信号传送到反相器314b，反相器314b将PMOS晶体管314a的输出信号反相，并将结果信号作为从锁存器314的输出信号输出。另外，反相器314c将反相器314b的输出信号反相，并且输出结果信号，而且PMOS晶体管314d响应于时钟clk的低电平，将反相器314c的输出信号传送到反相器314b。也就是，从锁存器314在时钟clk的高电平期间将主存器313的输出信号反相，并且在时钟VCLK1的一个时钟周期期间输出结果信号。
因此，图13A的触发器FF3k可以将在时钟VCLK11’低电平期间输入的输入信号延迟时钟VCLK11’的半个时钟周期，并且在时钟VCLK11’的一个时钟周期期间输出结果信号。
与图13A相反，如图13B所示，触发器FF3k的主和从可以形成为与图8B的触发器具有相同的结构。此时，主锁存器315以与图8B中的触发器相反的方法使用时钟clk和clkb，从锁存器316以与图8B中的触发器相同的方法使用时钟clk和clkb。
主锁存器315在一个时钟周期内在时钟clk的低电平期间输出所输入的输入信号，从锁存器316在时钟clk的一个时钟周期内在时钟clk的高电平期间输出主锁存器315的输出信号。因此，图13B的触发器FF3k在时钟VCLK11’的低电平期间，将输入信号延迟时钟VCLK11’的半个时钟周期，并且在VCLK11’的一个时钟周期期间输出结果信号。
如上所述，根据第二和第三示例性实施例的扫描驱动器300，将具有与预充电脉冲相对应的高电平脉冲的第一输出信号移位与该高电平脉冲宽度相对应的间隔，并且连续地输出结果信号。扫描驱动器300选择该被移位了与第一输出信号的高电平脉冲的周期相对应的预定间隔的信号，并且将该信号用作预充电脉冲。
图14示出了根据本发明第四示例性实施例的扫描驱动器，图15是根据本发明第四示例性实施例的扫描驱动器的信号时序图。
如图14所示，根据第四示例性实施例的扫描驱动器300’包括：三个移位寄存器330、340和350；多个异或门XOR11到XOR1m；多个或非门NOR41到NOR4m。
如图14和图15所示，移位寄存器330接收时钟信号VCLK21和启动信号VSP21，将输出信号out21[1]到out21[m]移位时钟VCLK21的一个时钟周期，并且连续地输出结果信号。输出信号out21[i]在一个周期包括两个高电平脉冲。在高电平脉冲中，它的宽度与时钟VCLK21的期间Tc1相等，它的期间是时钟VCLK21的期间Tc1的两倍，i为从1到m的整数。
移位寄存器330接收时钟信号VCLK22和启动信号VSP22，并且将输出信号out22[1]到out22[m]移位时钟VCLK22的一个时钟周期，并且连续地输出结果信号。时钟VCLK22和时钟VCLK21具有相同的周期Tc1，并且时钟VCLK22为要用于被移位预充电期间Tp的时钟VCLK21的信号。输出信号out22[i]也在一个周期内具有两个高电平脉冲。高电平脉冲的宽度与时钟VCLK22的时钟周期相等，该高电平脉冲的周期是时钟VCLK22的时钟周期的两倍，i为从1到m的整数。移位寄存器340的输出信号out22[i]是用于要移位预充电期间Tp的移位寄存器330的输出信号out21[i]的信号。
每个异或门XOR1i对移位寄存器330的输出信号out21[i]和移位寄存器340的输出信号out22[i]执行异或操作，并且输出结果输出信号scan21[i]。当两个输出信号out21[i]和out22[i]中的一个为高电平时，输出信号scan21[i]由于异或操作而呈现高电平。由于输出信号out22[i]是用于将要移位预充电期间Tp的输出信号out21[i]的信号，当预充电期间Tp小于时钟VCLK21的一个时钟周期时，输出信号scan21[i]在一个周期具有四个高电平脉冲。异或门XOR1(i+1)的输出信号scan21[i+1]变为将被移位时钟VCLK21的一个时钟周期的在前输出信号scan21[i]的信号，输出信号scan21[i+1]的四个高电平脉冲中的三个与输出信号scan21[i]的高电平脉冲相对应。
类似于图6的移位寄存器320，移位寄存器350接收时钟信号VCLK23和启动信号VSP23，将具有高电平脉冲的输出信号scan22[1]到scan22[m]移位时钟VCLK23的半个时钟周期，并且连续地输出结果信号。时钟VCLK23的时钟周期是时钟VCLK21的时钟周期的两倍。在输出信号scan22[i]中的高电平脉冲的开始时间点与输出信号scan21[i]中最后高电平脉冲的开始时间点相隔时钟VCLK21的半个时钟周期。
或非门NOR4i对两个输出信号scan21[i]和scan22[i]执行或非操作，并且与图6中的或非门NOR1i相同输出选择信号select[i]。预充电脉冲的宽度和周期分别与输出信号scan21[i]的高电平脉冲的宽度和周期相等，选择脉冲的宽度与选择信号scan2[i]的高电平脉冲的宽度相等。因此，如图4和图15所示，可以从或非门NOR4i的输出信号产生施加到选择扫描线Xi的选择信号select[i]。
接着，参照图16，详细描述在图14和图15中解释的分别于产生输出信号out21[i]、out22[i]和out23[i]的移位寄存器330、340和350。
图16是图14的扫描驱动器中的第一移位寄存器的简化电路图。更具体地，图16是图14的移位寄存器330的简化电路图。VCLK21b表示图16中时钟信号VCLK21的反相形式。移位寄存器330和340具有相同类型的输出信号，因此它们可以具有相同的结构或者移位寄存器。因此，以下主要描述移位寄存器330。
如图16所示，图16的移位寄存器330包括m个触发器FF41到FF4m，每个触发器FF4i的输出信号成为移位寄存器330的输出信号out21[i]，i为从1到m的整数。
在图16中，第一触发器FF41的输入信号为图15中的启动信号VSP21，并且第(i+1)个触发器FF4(i+1)的输入信号为第i个触发器FF4i的输出信号out21[i]。触发器FF4i接收分别作为内部时钟clk和clkb的时钟信号VCLK21和VCLK21b。与图11、13A和13B中描述的触发器相同，触发器FF4i将在时钟clk的低电平期间输入的信号延迟时钟clk的半个时钟周期，并且输出结果信号。
如图15所示，触发器FF4i的输出信号out21[i]在一个周期内具有两个高电平脉冲，该高电平脉冲的宽度与时钟周期VCLK21相同，并且该高电平脉冲的周期为时钟VCLK21的时钟周期的两倍。启动信号VSP21和触发器FF41中的输入信号在一个周期具有两个高电平脉冲，高电平脉冲对应于时钟VCLK21的每两个时钟间隔的时钟VCLK21的低电平。触发器FF41到FF4m将具有两个高电平脉冲的输出信号out21[1]到out21[m]移位时钟VCLK21的一个时钟周期，并且连续地输出结果信号。
另外，移位寄存器340具有与移位寄存器330相同的结构，时钟信号VCLK22和启动信号VSP22分别表示被移位了预充电期间(Tp)的时钟信号VCLK21和启动信号VSP21，时钟信号VCLK22和启动信号VSP22被输入到移位寄存器340。那么，如图15所示，移位寄存器340连续地输出信号out22[i]，使得输出信号out21[i]被移位预充电期间(Tp)。
如图7和图14所示，移位寄存器350的输出信号scan22[i]与图10中移位寄存器320的输出信号scan12[i]相同。因此，当图14的时钟信号VCLK23和启动信号VSP23输入到图10的移位寄存器320时，可以产生移位寄存器350的输出信号scan22[i]。
另外，通过提供第四示例性实施例的扫描驱动器300’，除了4个，还可以提供其它数目的预充电脉冲。
例如，当预充电脉冲为2n个时，可以在移位寄存器330和340的输出信号out21[i]和out22[i]中产生n个高电平脉冲，高电平脉冲的周期可以是宽度的两倍。特别地，当预充电脉冲为2，扫描驱动器300’可以由图10的移位寄存器320实现。以下参照图17和图18描述该示例性实施例。
图17是根据本发明第五示例性实施例的扫描驱动器中第一移位寄存器的简化电路图，图18是根据本发明第五示例性实施例的扫描驱动器的信号时序图。在图17和图18中，out21[i]’、VCLK21’和VSP21’分别表示移位寄存器330’的输出信号、时钟信号和启动信号，out22[i]’、VCLK22’和VSP22’分别表示移位寄存器340的输出信号、时钟信号和启动信号，i为从1到m的整数。
如图17所示，移位寄存器330’包括触发器FF51到FF5(m+1)和m个或非门NOR51到NOR5m。触发器FF51到FF5(m+1)和m个或非门NOR51到NOR5m，实质上与图10的触发器FF31到FF3(m+1)和m个或非门NOR31到NOR3m相同，因此省略对其描述。另外，移位寄存器340’和移位寄存器330’的结构相同，VCLK22’和VSP22’分别作为时钟和启动信号被输入。
输入到移位寄存器330’和340’的时钟VCLK21’和VCLK22’的周期与移位寄存器350的时钟VCLK23的周期相同。在时钟VCLK21’和VCLK22’都在高电平时，移位寄存器330和340的启动信号VSP21’和VSP22’具有低电平脉冲。
如图18所示，具有高电平脉冲的输出信号out21[i]’和out22[i]’被移位时钟VCLK22的半个时钟周期。高电平脉冲的宽度对应于VCLK23的半个时钟周期。根据上述描述可以容易地理解扫描驱动器的结构和操作，因此省略详细说明。
这样，通过将图10的移位寄存器用作该扫描驱动器的移位寄存器330’、340’和350，可以简化扫描驱动器的结构。另外，时钟VCLK21’和VCLK22’的时钟周期大于图15的时钟周期，因此频率可以降低。
如上所述，根据本发明第四和第五示例性实施例的扫描驱动器300’连续地输出具有高电平脉冲的第一输出信号。高电平脉冲的数目为预充电脉冲数目的一半，或者比预充电脉冲数目的一半加1更大。高电平脉冲的周期是宽度的两倍。扫描驱动器300’连续地输出为对第一输出信号移位预充电期间的第二输出信号，并且产生与该预充电脉冲对应的脉冲，第一输出信号和第二输出信号具有互相不同的电平。
图19示出了根据本发明第六示例性实施例的扫描驱动器，图20是根据本发明第六示例性实施例的扫描驱动器的信号时序图。
如图19所示，根据本发明第六示例性实施例的扫描驱动器300”包括两个移位寄存器360和370，以及多个或非门NOR61到NOR6m以及NOR71到NOR7m。
如图18和图19所示，移位寄存器360接收时钟信号VCLK31和启动信号VSP31，将输出信号out31[1]到out31[m]移位时钟VCLK31的半个时钟周期，并且连续地输出结果信号。输出信号out31[i]在一个周期具有一个低电平脉冲，该低电平脉冲的宽度是时钟VCLK31的时钟周期的两倍，i为从1到m的整数。
或非门NOR5i对预充电控制信号PC和移位寄存器360的输出信号out31[i]执行或非操作，并且输出输出信号scan31[i]。如图20所示，预充电控制信号PC在预定周期具有低电平脉冲。该低电平脉冲的宽度Tp与预充电期间相等，预充电控制信号PC的周期对应于时钟VCLK31的半个时钟周期。这样，输出信号out31[i]的低电平脉冲的宽度成为预充电控制信号PC的周期的四倍，预充电控制信号PC的四个低电平脉冲对应于该输出信号out31[i]。
当预充电控制信号PC和输出信号out31[i]都为低电平时，或非门NOR6i输出高电平脉冲，因此或非门NOR6i的输出信号scan31[i]在一个周期具有四个高电平脉冲。该高电平脉冲的宽度和周期分别与预充电控制信号PC的宽度和周期相等，并且可以由该高电平脉冲产生预充电脉冲。另外，输出信号out31[i+1]是输出信号out31[i]被移位时钟VCLK31的半个时钟周期的信号，因此或非门NOR6(i+1)的输出信号scan31[i+1]是输出信号out31[i]被移位时钟VCLK31的半个时钟周期的信号。也就是说，输出信号scan31[i+1]的四个高电平脉冲中的三个脉冲对应于输出信号scan31[i]的高电平脉冲。
移位寄存器370接收时钟信号VCLK32和启动信号VSP32，将输出信号scan32[1]到scan32[m]移位时钟VCLK31的半个时钟周期，并且连续地输出结果信号。输出信号scan32[1]到scan32[m]在一个周期具有一个高电平脉冲。输出信号scan32[i]的高电平脉冲的宽度是时钟VCLK32的时钟周期的1/2倍，时钟VCLK32的周期和VCLK31的周期相等。输出信号scan32[i]中的高电平脉冲的开始时间点和输出信号scan31[i]中的最后高电平脉冲的开始时间点相隔时钟VCLK32的半个时钟周期。
或非门NOR7i对移位寄存器360的输出信号scan32[i]和或非门NOR6i的输出信号scan31[i]执行或非操作，并输出选择信号select[i]。预充电脉冲的宽度和周期分别与输出信号scan31[i]的高电平脉冲的宽度和周期相等，选择脉冲的宽度与选择信号scan31[i]的高电平脉冲的宽度相等。
接着，参照图21至图25详细描述在图19和图20中解释的分别产生输出信号out31[i]和scan32[i]的移位寄存器360和370。
图21是图19的扫描驱动器中的第一移位寄存器的简化电路图。在图21中，VCLK31b表示时钟信号VCLK31的反相状态，但是在图20的的信号时序图中没有示出VCLK31b。
如图21所示，移位寄存器360包括m个触发器FF61到FF6m，每个触发器FF6i的输出信号成为移位寄存器360的输出信号out31[i]，i为从1到m的整数。在图21中，第一触发器FF61的输入信号为图19的启动信号VSP31，第i个触发器FF6i的输出信号out31[i]成为第(i+1)个触发器FF6(i+1)的输入信号。
与图8A和8B中的触发器相同，当时钟clk在高电平时，触发器FF6i输出作为其输入的输入信号，但是当时钟clk不再在高电平时，触发器FF6i锁存输入的输入信号，并且输出结果信号。另外，与图8A的移位寄存器相同，时钟clk在两个相邻触发器FF6i和FF6(i+1)之间反相。
在图20中，位于列方向上奇数编号位置处的触发器FF6i接收分别作为内部时钟clk和clkb的时钟VCLK31和VCLK31b。位于列方向上偶数编号位置处的触发器FF6i接收分别作为内部时钟clk和clkb的VCLK31和VCLK31b。启动信号VSP31是触发器FF61的输入信号，当时钟VCLK31在高电平时，启动信号VSP31在两个时钟周期内具有低电平脉冲。然后，触发器FF61到FF6m能够将具有在时钟VCLK31的两个时钟周期中的低电平脉冲的输出信号out31[1]到out31[m]移位时钟VCLK31的半个时钟周期，并且连续地输出结果信号。
另外，如图7和图20所示，移位寄存器370的输出信号scan32[i]与图10中移位寄存器320的输出信号scan12[i]相同。因此，当时钟信号VCLK32和启动信号VSP32输入到图10的移位寄存器320时，可以产生移位寄存器370的输出信号scan32[i]。
这样，图19到图21描述的扫描驱动器300”能够产生在图4中所示的选择信号select[i]。虽然在图19到图21中选择信号具有4个预充电脉冲，图19到图21的扫描驱动器300”能够产生具有其它数目的预充电脉冲的选择信号。
例如，对于2n个预充电脉冲，高电平脉冲的宽度为移位寄存器360的输出信号out31[i]中预充电控制信号PC的周期的两倍。然后，或非门NOR5i的输出信号scan31[i]具有2n个高电平脉冲。
除了偶数预充电脉冲之外，图19的扫描驱动器300”还可以应用于产生奇数预充电脉冲。以下，参照图22描述产生奇数个预充电脉冲的情况，图22是根据本发明第七示例性实施例的扫描驱动器的信号时序图，特别地，是扫描驱动器300”的信号时序图。
除了启动信号VSP32’、信号时钟VCLK32’和输出信号32[i]’的时序之外，图22的信号时序和图20的信号时序相同。
详细地，建立或非门NOR6i的输出信号scan31[i]的最后高电平脉冲的开始时间点，以与移位寄存器370的输出信号scan32[i]’的高电平脉冲的开始时间点相对应。然后，或非门NOR6i的输出信号scan31[i]的最后高电平脉冲和移位寄存器370的输出信号scan32[i]’的高电平脉冲一起受到或非操作，因此可以产生奇数数目的预充电脉冲。
这样，图21描述的方法可以应用到第二到第五示例性实施例。也就是说，在第二到第五示例性实施例中，建立了输出信号scan11[i]、scan11[i]’、scan21[i]的最后高电平脉冲的开始时间点，以与输出信号scan12[i]、scan12[i]’、scan22[i]的高电平脉冲的开始时间点相对应。然后，在选择信号select[i]中，可以使预充电脉冲的数目比高电平脉冲的数目少1。
具有半个时钟周期移位功能的移位寄存器360被应用到图19至图22。但是，还可以应用具有一个时钟周期移位功能的移位寄存器360’。下面参照图23和图24详细描述该示例性实施例。
图23是根据本发明第八示例性实施例的扫描驱动器中第一移位寄存器的简化电路图，图24是根据本发明第八示例性实施例的扫描驱动器的信号时序图。
如图23所示，移位寄存器360’包括m个触发器FF71到FF7m，触发器FF7i的输出信号成为移位寄存器360’的输出信号out31[i]’，i为从1到m的整数。
触发器FF7i接收分别作为内部时钟clk和clkb的时钟VCLK31和VCLK31b。与图13A和13B描述的触发器相同，触发器FF7i将在时钟clk的低电平时输入的信号延迟时钟clk的半个时钟周期，并且在时钟clk的一个时钟周期期间输出结果信号。因此，触发器FF71到FF7m能够将输出信号out31[1]’到out31[m]’移位时钟VCLK331’的一个时钟周期，并且如图24所示连续地输出结果信号。
然而，与图19不同，触发器FF7i将输出信号移位VCLK31’的一个时钟周期，因此时钟VCLK31’的时钟周期为时钟VCLK32的时钟周期的一半，而时钟VCLK31’的时钟周期与预充电控制信号PC的周期相同。另外，输出信号out31[i]’具有低电平脉冲，它的宽度为预充电控制信号PC的周期的四倍，因此输出信号out31[i]’的低电平脉冲的宽度为时钟VCLK31’的时钟周期的四倍。在时钟VCLK31’在四个周期内，在时钟VCLK31’具有低电平后，作为触发器FF7i的输入信号的启动信号VSP31’被转换为高电平信号。然后，触发器FF71到FF7m在时钟VCLK31’的四个周期期间，将具有低电平脉冲的输出信号out31[1]’到out31[m]’移位时钟VCLK31’的一个时钟周期，并且连续地输出结果信号。因此，如图24所示，可以输出具有四个高电平脉冲的输出信号scan31[i]’。
在图23和图24描述的扫描驱动器中，当移位寄存器370’的输出信号scan32[i]的高电平脉冲被建立以与或非门NOR6i的输出信号scan31[i]’的最后高电平脉冲相对应时，能够产生奇数数目的预充电脉冲。另外，在该扫描驱动器中，可以将或非门NOR6i的输出信号scan31[i]’的高电平脉冲的数目确定为奇数。也就是说，移位寄存器360’的输出信号scan31[i]的低电平脉冲的宽度可以为预充电控制信号PC的周期的奇数倍，也就是说，时钟VCLK31’的时钟周期的奇数倍。
另外，通过使用图23和图24描述的扫描驱动器300，可以产生图4的发射信号emit[i]。以下参照图25描述该示例性实施例。
图25是根据本发明第九示例性实施例的扫描驱动器的信号时序图。
如图25所示，移位寄存器370输出输出信号scan32[i]’，这样，输出信号scan32[i]’中的高电平脉冲的开始时间点与或非门NOR6i的输出信号scan31[i]’中的最后高电平脉冲的开始时间点相对应。这样，移位寄存器360’的输出信号out31[i]’为低电平脉冲的期间包括：或非门NOR6i的输出信号scan31[i]’为高电平脉冲的期间和移位寄存器370输出信号scan32[i]’为高电平脉冲的期间。也就是说，虽然选择信号select[i]具有选择脉冲和预充电脉冲，移位寄存器360’的输出信号out31[i]’为低电平。因此，移位寄存器360’的输出信号的反相信号可以用作发射信号emit[i]。
这样，根据本发明第六到第八示例性实施例的扫描驱动器300”使用了预充电控制信号，该预充电控制信号中，具有对应于预充电脉冲的宽度的第一脉冲被重复预定数目的周期。在该预充电控制信号中，与预充电脉冲的数目相对应的第一脉冲被选择，以产生该预充电脉冲。在这方面，扫描驱动器300’通过使用第二脉冲而选择第一脉冲，第二脉冲的宽度包括与该预充电脉冲数目相对应的第一脉冲。
在本发明的第一到第八示例性实施例中，从扫描驱动器输出的选择信号被直接施加到选择扫描线。然而，从扫描驱动器输出的选择信号，可以通过在扫描驱动器和显示区之间形成的缓冲器而施加到选择扫描线。另外，可以在扫描驱动器和显示区之间形成电平移位器，以更改选择信号和发射信号的电平。
根据本发明，可以减少对数据线充电的时间，因此可以实现快速的数据编程和正确的灰度显示。
虽然结合具体示例性实施例描述了本发明，可以意识到本发明并不局限于所公开的这些实施例。相反，本发明应该覆盖包括在由所附权利要求及其等同的精神和范围之内的各种变换和修改。

Claims (49)

1、一种用于发光显示器的驱动设备，该发光显示器包括用于传送选择信号的多条扫描线，该驱动设备包括：
第一驱动器，用于连续地输出第一信号，该第一信号具有第一整数倍的第一脉冲并且被移位第一期间；
第二驱动器，用于连续地输出第二信号，该第二信号具有第二脉冲并且被移位第二期间；和
第三驱动器，用于响应于该第一信号和第二信号连续地输出选择信号，该选择信号具有与至少一个第一整数倍的第一脉冲相对应的第二整数倍的第三脉冲，并具有与该第二脉冲相对应的第四脉冲。
2、根据权利要求1的驱动设备，其中该第二期间与该第一期间相同。
3、根据权利要求2的驱动设备，其中该第二信号中的第二脉冲的开始时间点从该第一信号中的第一脉冲的开始时间点被移位第一整数倍数的第一期间。
4、根据权利要求1的驱动设备，其中该第一驱动器包括：
第四驱动器，用于将具有第一整数倍的第一脉冲的第三信号移位第三期间，并连续地输出该第三信号；和
第五驱动器，用于响应于由第四驱动器连续输出的多个第三信号中的一个，将被连续移位第一期间的第三信号选择为第一信号，该第一期间是该第三期间的第三整数倍。
5、根据权利要求4的驱动设备，其中该第三期间的宽度与第一脉冲的宽度相同。
6、根据权利要求4的驱动设备，其中该第四驱动器包括移位寄存器，该移位寄存器中使用的时钟周期对应于第一脉冲的宽度的两倍。
7、根据权利要求4的驱动设备，其中该第一驱动器包括移位寄存器，该移位寄存器中使用的时钟周期与该第一脉冲的宽度相同。
8、根据权利要求4的驱动设备，其中该第四驱动器包括移位寄存器，该第五驱动器根据由第四驱动器连续输出的多个第三信号中的第三整数间隔选择该第一信号。
9、根据权利要求1的驱动设备，其中该第一驱动器包括：
第四驱动器，用于将具有第三整数倍的第五脉冲的第三信号移位第一期间，并且连续地输出移位后的第三信号；
第五驱动器，用于将具有第六脉冲的第四信号移位第一期间，并且连续地输出该第四信号，该第六脉冲是被移位第三期间后的第五脉冲；和
第六驱动器，用于在期间内输出具有第一脉冲的第一信号，其中该第一信号的电平和第二信号的电平不同。
10、根据权利要求9的驱动设备，其中该第三期间的宽度与该第一脉冲的宽度相同。
11、根据权利要求10的驱动设备，其中多个第五脉冲中的相邻两个第五脉冲之间的宽度与该第五脉冲的宽度相同。
12、根据权利要求11的驱动设备，其中该第三期间的宽度小于第五脉冲的宽度。
13、根据权利要求9的驱动设备，其中该第三整数对应于该第一整数的两倍。
14、根据权利要求9的驱动设备，其中该第二驱动器、该第四驱动器和该第五驱动器分别包括移位寄存器，该第二驱动器使用的时钟的周期对应于第四驱动器和第五驱动器使用的时钟的周期的两倍。
15、根据权利要求9的驱动设备，其中该第二驱动器、该第四驱动器和该第五驱动器分别包括移位寄存器，该第二驱动器使用的时钟的周期与第四驱动器和第五驱动器使用的时钟的周期相同。
16、根据权利要求1的驱动设备，其中该第一驱动器包括：
第四驱动器，用于将具有第五脉冲的第三信号移位第一期间，并且连续地输出该第五信号；和
第五驱动器，用于接收具有在预定周期内重复的第六脉冲的第四信号并接收第三信号，并且在该第五脉冲和该第六脉冲互相重叠的期间内输出该具有第一脉冲的第一信号。
17、根据权利要求16的驱动设备，其中第六脉冲的宽度与第一脉冲的宽度相同。
18、根据权利要求16的驱动设备，其中该第五脉冲的宽度包括大于第一整数倍的第六脉冲。
19、根据权利要求16的驱动设备，其中该第六脉冲的周期与该第一期间的周期相同。
20、根据权利要求16的驱动设备，其中该第四驱动器包括移位寄存器，在该第四驱动器中使用的时钟的周期对应于该第六脉冲的周期的两倍。
21、根据权利要求16的驱动设备，其中该第四驱动器包括移位寄存器，在该第四驱动器中使用的时钟的周期与第六脉冲的周期相同。
22、一种发光显示器，包括：
显示区，包括用于传送数据信号的多条数据线、排列在与所述数据线相交的方向上的多条扫描线、以及分别连接到所述数据线和扫描线的多个像素；和
扫描驱动器，用于将具有第一电平的第一脉冲和第一电平的第二脉冲中的至少一个的选择信号连续地施加到所述多条扫描线，该第二脉冲的宽度比该第一脉冲的宽度窄。
23、根据权利要求22的发光显示器，其中在该第二脉冲被输出之前，该第一脉冲被重复预定次数。
24、根据权利要求23的发光显示器，其中在具有第二脉冲的选择信号被施加到多条扫描线中的第一扫描线的期间中，具有第一脉冲的选择信号被施加到第二扫描线中的至少一条，所述第二扫描线不同于多条扫描线的第一扫描线。
25、根据权利要求23的发光显示器，其中两个相邻的第一脉冲的开始时间点之间的间隔，实质上与第二脉冲的开始时间点和邻近该第二脉冲的第一脉冲的开始时间点之间的间隔相同。
26、根据权利要求22的发光显示器，其中该扫描驱动器包括：
第一驱动器，用于将具有预定数目第三脉冲的第一信号移位第一期间，并且连续地输出该第一信号；
第二驱动器，用于响应于被连续输出的第一信号中的一个第一信号，将在第二期间的间隔中被移位的第一信号输出为第二信号，该第二期间为该第一期间的整数倍；和
第三驱动器，用于响应于第一信号中预定数目第三脉冲中的至少一个第三脉冲，产生该选择信号的第一脉冲。
27、根据权利要求26的发光显示器，其中该第二期间实质上与该第三脉冲的周期相同。
28、根据权利要求22的发光显示器，其中该扫描驱动器包括：
第一驱动器，用于将具有预定数目第三脉冲的第一信号移位第一期间，并且连续地输出该第一信号；
第二驱动器，用于将具有第四脉冲的第二信号移位第一期间，并且连续地输出该第二信号，该第四脉冲为移位第二期间后的预定数目第三脉冲；
第三驱动器，用于在期间内输出具有第五脉冲的第三信号，以使该第一信号和第二信号的各自电平不同；和
第四驱动器，用于响应于该第三信号的至少一个第五脉冲，产生该选择信号的第一脉冲。
29、根据权利要求28的发光显示器，其中该第一信号中相邻两个第三脉冲之间的间隔与该第三脉冲的宽度相等。
30、根据权利要求29的发光显示器，其中该第二期间比该第一期间短。
31、根据权利要求22的发光显示器，其中该扫描驱动器包括：
第一驱动器，用于接收具有在预定周期内重复的第三脉冲的第一信号，将具有预定数目第三脉冲的第二信号移位第一期间，并且连续地输出该第二期间；和
第二驱动器，用于响应于该第二信号的至少一个第三脉冲，生成该选择信号的第一脉冲。
32、根据权利要求31的发光显示器，其中该预定周期与该第一期间相同。
33、根据权利要求31的发光显示器，其中该第一驱动器产生具有第四脉冲的第二信号，该第四脉冲的宽度为包括预定数目第三脉冲的期间，并且该第一驱动器用该第二信号的第四脉冲选择第三脉冲。
34、根据权利要求33的发光显示器，其中该扫描驱动器产生具有与第二信号中的第四脉冲相对应的第五脉冲的第三信号，其中所述像素响应于该第五脉冲停止发光。
35、根据权利要求22的发光显示器，其中每个像素包括：
至少一个第一开关，用于响应于施加到扫描线的选择信号中的第一电平，从所述数据线中的一条传送数据信号；
电容器，用于充电到与该传送的数据信号相对应的电压；
晶体管，用于根据充电到电容器上的电压输出电流；和
发光元件，用于根据该晶体管输出的电流的强度发光。
36、根据权利要求35的发光显示器，其中：
该数据信号为电流型信号；
该选择信号的第二脉冲被施加到多条扫描线的第一扫描线，该选择信号的第一脉冲在第一期间中被施加到第二扫描线中的至少一条，所述第二扫描线与第一扫描线不同；
第一电流在第一期间中被施加到数据线；
该选择信号的第二脉冲被施加到第一扫描线，并且选择信号的第二电平在第二期间中被施加到第二扫描线，该第二电平与第一电平不同；
数据信号在第二期间中被施加到数据线，该数据信号对应于连接到第一扫描线的所述像素中的一个。
37、根据权利要求36的发光显示器，其中
该第一电流实质上等于对应于数据信号的电流与一个大于第二扫描线的数目的数的积，该选择信号的第一脉冲在第一期间中被施加到第二扫描线。
38、根据权利要求36的发光显示器，其中实质上对应于来自第一电流的数据信号的电流在该第一期间中被传送到与第一扫描线和第二扫描线分别连接的像素。
39、一种驱动具有用于传送选择信号的多条扫描线的发光显示器的方法，该驱动方法包括如下步骤：
连续地输出具有至少一个第一电平的第一脉冲的第一信号，将该第一信号移位第一间隔；
选择被连续地移位第一信号的第二间隔的第一信号，并连续地将所选择的第一信号输出为第二信号，该第二间隔为该第一间隔的整数倍；
输出具有与该第一脉冲相对应的第三脉冲的第三信号；和
响应于在第三信号中的至少一个第三脉冲生成至少一个第四脉冲，并输出包括所述至少一个第四脉冲的选择信号。
40、根据权利要求39的驱动方法，其中该选择信号进一步包括第五脉冲，该第五脉冲的宽度大于第四脉冲的宽度，并且第五脉冲跟随所述至少一个第四脉冲。
41、根据权利要求39的驱动方法，其中所述第一脉冲的周期实质上与该第二间隔相等。
42、根据权利要求39的驱动方法，其中该第一脉冲的宽度实质上与该第一间隔相等。
43、一种驱动具有用于传送选择信号的多条扫描线的发光显示器的方法，该驱动方法包括如下步骤：
输出具有至少一个第一电平的第一脉冲的第一信号；
输出具有至少一个第一电平的第二脉冲的第二信号，所述第二脉冲的开始时间点从该第一脉冲的开始时间点移位预定期间；
在第一信号和第二信号的电平不同的至少一个期间之内，输出具有第三电平的第三脉冲的第三信号；和
响应于第三信号中的每个所述第三脉冲生成至少一个第四脉冲，并且输出包括所述至少一个第四脉冲的选择信号。
44、根据权利要求43的驱动方法，其中该选择信号进一步包括第五脉冲，第五脉冲的宽度大于第四脉冲的宽度，第五脉冲跟随该第四脉冲，该第五脉冲的开始时间点和邻近该第五脉冲的第四脉冲的开始时间点之间的间隔等于两个邻近的第四脉冲的开始时间点之间的间隔。
45、根据权利要求43的驱动方法，其中第一脉冲的宽度与第二脉冲的宽度相等，并且该预定期间比该第一脉冲的宽度短。
46、根据权利要求43的驱动方法，其中至少两个第一脉冲出现在该第一信号中，两个邻近的第一脉冲之间的第四电平期间与该第一脉冲的宽度相等，和
其中至少两个第二脉冲出现在第二信号中，两个邻近的第二脉冲之间的第四电平期间与该第二脉冲的宽度相等。
47、一种驱动具有用于传送选择信号的多条扫描线的发光显示器的方法，该驱动方法包括如下步骤：
输出具有第一电平的第一脉冲的第一信号，所述第一脉冲在预定周期内重复；
输出具有第二电平的第二脉冲的第二信号，所述第二脉冲的宽度包括至少一个第一脉冲；
用该第二脉冲选择所述至少一个第一脉冲，并且输出具有与该选择的所述至少一个第一脉冲相对应的第三脉冲的第三信号；和
响应于至少一个第三脉冲生成至少一个第四脉冲，并且输出包括所述至少一个第四脉冲的选择信号。
48、根据权利要求47的驱动方法，其中该选择信号进一步包括宽度大于所述至少一个第四脉冲的宽度的第五脉冲，所述第五脉冲跟随所述至少一个第四脉冲。
49、根据权利要求47的驱动方法，其中第五脉冲的开始时间点和邻近该第五脉冲的第四脉冲的开始时间点之间的间隔与该预定周期相等。
CNB2005100820139A 2004-06-25 2005-06-27 发光显示器及其驱动设备和方法 Expired - Fee Related CN100464364C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040048153 2004-06-25
KR1020040048152A KR100649222B1 (ko) 2004-06-25 2004-06-25 발광 표시 장치와 그 구동 장치 및 구동 방법
KR1020040048152 2004-06-25
KR1020040048154 2004-06-25

Publications (2)

Publication Number Publication Date
CN1713260A true CN1713260A (zh) 2005-12-28
CN100464364C CN100464364C (zh) 2009-02-25

Family

ID=35718844

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100820139A Expired - Fee Related CN100464364C (zh) 2004-06-25 2005-06-27 发光显示器及其驱动设备和方法

Country Status (2)

Country Link
KR (1) KR100649222B1 (zh)
CN (1) CN100464364C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031141B2 (en) 2006-04-06 2011-10-04 Samsung Mobile Display Co., Ltd. Scan driving circuit and organic light emitting display using the same
CN104978924A (zh) * 2014-04-10 2015-10-14 上海和辉光电有限公司 发光控制驱动器、发光控制与扫描驱动器及显示装置
US9165505B2 (en) 2006-01-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electoric device having the same
CN110379351A (zh) * 2019-07-29 2019-10-25 上海天马有机发光显示技术有限公司 显示面板的驱动方法、显示面板及显示装置
CN111326093A (zh) * 2018-12-14 2020-06-23 三星显示有限公司 显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265767B1 (ko) * 1998-04-20 2000-09-15 윤종용 저전력 구동회로 및 구동방법
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP4452075B2 (ja) * 2001-09-07 2010-04-21 パナソニック株式会社 Ｅｌ表示パネル、その駆動方法およびｅｌ表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165505B2 (en) 2006-01-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electoric device having the same
US8031141B2 (en) 2006-04-06 2011-10-04 Samsung Mobile Display Co., Ltd. Scan driving circuit and organic light emitting display using the same
CN104978924A (zh) * 2014-04-10 2015-10-14 上海和辉光电有限公司 发光控制驱动器、发光控制与扫描驱动器及显示装置
CN104978924B (zh) * 2014-04-10 2017-07-25 上海和辉光电有限公司 发光控制驱动器、发光控制与扫描驱动器及显示装置
CN111326093A (zh) * 2018-12-14 2020-06-23 三星显示有限公司 显示装置
CN111326093B (zh) * 2018-12-14 2024-04-05 三星显示有限公司 显示装置
CN110379351A (zh) * 2019-07-29 2019-10-25 上海天马有机发光显示技术有限公司 显示面板的驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN100464364C (zh) 2009-02-25
KR100649222B1 (ko) 2006-11-24
KR20050123479A (ko) 2005-12-29

Similar Documents

Publication Publication Date Title
CN1684132A (zh) 光发射显示器、其驱动方法以及光发射显示板
CN1702711A (zh) 显示器及其驱动方法
CN1174352C (zh) 有源矩阵型显示设备和有机电致发光显示设备及其驱动方法
CN101051440A (zh) 扫描驱动电路以及采用其的有机发光显示器
CN1801298A (zh) 显示设备及其驱动方法
CN1909046A (zh) 数据驱动电路和使用该驱动电路的发光显示器的驱动方法
CN101051647A (zh) 有机发光显示装置及其测试方法
CN1467695A (zh) 电子电路、电光装置、电光装置的驱动方法以及电子仪器
CN1697008A (zh) 有机发光显示器及其驱动方法
CN1705004A (zh) 显示设备和显示面板及其驱动方法
CN1758309A (zh) 数/模转换器、显示设备和显示板及其驱动方法
CN101051442A (zh) 数据驱动器和使用该数据驱动器的有机发光显示器
CN1659617A (zh) 有源矩阵发光二极管像素结构及其驱动方法
CN1835063A (zh) 移位寄存器电路及驱动控制装置
CN1904995A (zh) 扫描驱动器、具有其的显示装置及显示装置驱动方法
CN1811882A (zh) 有机电致发光显示装置及其驱动方法
CN1428759A (zh) 具有内置电平转移器的移位寄存器
CN1783189A (zh) 选择性执行逐行扫描和隔行扫描的扫描驱动器及其显示器
CN1658053A (zh) 光敏器件以及包含光敏器件的显示装置
CN1725287A (zh) 移位寄存器、具有其的显示设备和驱动其的方法
CN1779765A (zh) 发光显示器
CN1924963A (zh) 执行片状单元测试的oeld和使用该oeld的测试方法
CN1909043A (zh) 有机发光显示器的数据驱动电路和驱动方法
CN1909047A (zh) 数据驱动电路及使用其的有机发光显示器
CN1474220A (zh) 能够增加亮度而抑制不均匀性的场序驱动型液晶显示设备及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20120928

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120928

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090225

Termination date: 20170627

CF01 Termination of patent right due to non-payment of annual fee