CN1713031A - 一种模拟crt脉冲式显像所用的方法与装置 - Google Patents

Abstract

本发明提供一种模拟CRT脉冲式显像所用的方法与装置。该模拟装置包括：第一、第二输入控制线；第一、第二输入数据线；第一、第二电容器；输出驱动电压线；第一晶体管，其第一栅极连接至第一输入控制线、第一源极连接至第一输入数据线，以及第一漏极连接至输出驱动电压线与第一电容器以及第二晶体管之漏极；第二晶体管，其第二栅极连接至第二输入控制线、第二源极连接至第二输入数据线，以及第二漏极连接至该第一晶体管之漏极与第二电容器以及输出驱动电压线；其中该第一、第二电容器接地，以及该驱动电压输出至LCD面板之该等像素显示影像；所说第一与第二输入控制线连接至一栅极驱动器，以及所说第一与第二输入数据线各连接至一数据驱动器。

Description

一种模拟CRT脉冲式显像所用的方法与装置

技术领域

本发明是有关一种模拟CRT脉冲式显像所用的方法与装置，尤其是有关于一种以液晶显示器模拟CRT脉冲式显像所用的方法与装置。

背景技术

近年来，液晶显示技术与装置广泛地使用于消费性电子产品，尤其是视讯产品例如：电视、计算机、显示器、手机、个人数字助理等之中，其产品种类繁多，而促使液晶显示器之技术进步快速，一日千里。其符合未来电子产品不断朝向轻薄短小、低功率消耗、低散热量等特性发展之须求。

目前，以液晶显示技术所制成之电视与显示屏幕被大量生产，以取代传统式之CRT所制之电视与显示器。然而，在目前之液晶显示技术仍然存在尚待克服与改进之缺失与限制。

以CRT之显像而言，其使用脉冲式(impulse type)之显像方式，藉由将单一电子光束照射在涂有萤光材料之像素上而发射光线，然而如图1中曲线(a)，此像素仅在各画面期间之一小段时间之一瞬间(instant)发射光线，因此在画面之间所显示之影像看起来几乎不存在视觉重叠之现象。

然而，LCD之显像由于LCD材料本身之特性而使用存留式(hold type)之显像方式，其藉由对LCD所施加驱动电压所产生之光学响应(即，灰阶响应)而显示影像，然而由于液晶材料本身特性之限制，其显像时间占用各该画面大部份时间，如同在图1中曲线(c)所示。而在每次影像改变时，其亮度亦以步进方式依序改变。因此，由观赏者看来会感觉旧画面之影像与新画面之影像重叠，而造成影像轮廓模糊产生所谓”残留影像”(afterimage)之现象。

在当使用LCD显示器作为个人计算机显示器时，因其所显示影像之大部份为静态显示，此种残留影像之现象并不明显。然而当使用此LCD显示器作为电视使用时，则因为电视节目几乎全都是动态影像，而使得此LCD之光学灰阶响应缓慢之问题突显出来。因此，传统LCD电视之显像效果明显地较CRT电视为差。

为了处理与去除LCD显示器光学响应缓慢所造成上述残留影像，以致产生影像轮廓模糊之现象，目前大部份LCD电视制造厂商设法将LCD显示器之”load type”显像，藉由一种称为加速驱动(over drive)技术制成类似于CRT显示器之模拟脉冲式(pseudo impulse type)LCD显示器，其影像显示所依据之光学响应如同图1中曲线(b)所示只占画面时间之一部份，亦即，在各画面期间有一段时间并未显示影像。

此种加速驱动法是以一种加速驱动(over drive)之方法，对液晶施加较原设定目标电压(例如code 120)为高之电压(例如code 200)，而加速液晶分子之响应速率，以加速到达其设定之光学响应值，使得以该液晶材料所制之LCD显示器之液晶灰阶响应时间能缩减至少于一个画面之时间，其如第1图中曲线(b)所示。

然而，即使使用此种以加速驱动技术制成之LCD显示器能将其灰阶响应时间缩小至一个画面时间之内，但由于液晶材料之特性为，其光学响应之产生缓慢且其消退亦缓慢，因此，其画面所显示影像仍无法完全去除影像重叠与”影像残留”之影像轮廓模糊之现象。

为了彻底去除“残留影像”，目前现有习知技术采用以下三种方式：(1)在此画面中显示影像后之剩余时间写入黑色资料或黑色画面；(2)将背光关闭，例如：Hitachi所发表之背光闪烁(blink light)法；(3)结合以上(1)、(2)两种方法：既置入黑色画面且亦将背光关闭。以下将详细说明其内容限制与缺点。

首先，请参考图2A-2C，其各显示习知技术以LCD显示器模拟CRT脉冲式显像所采用之方法。如图2A所示，习知技术之液晶显示器所显示之影像是由一系列画面(frame)1、2、3、以及4所构成。其所使用之方法为在画面1、2之间，画面2、3之间，以及画面3、4之间分别插入全黑画面11、12以及13，而达成模拟CRT脉冲式显像之目的，而以上画面之时间点所对应之背光光源14-20均处于发光状态。

其次，说明习知技术之第二种方法。请参考图2B，此时液晶显示器所呈现之影像是由依序播放之画面1-7所构成。此第二种方法藉由将对应于画面2、4以及6之时点之背光光源22、24以及26关闭，而对应于1、3、5、7以及9画面之时点之背光光源21、23、25以及27则处于发光状态，以此方式达成以LCD显示器模拟CRT显示器脉冲式显像且去除残留影像之目的。

再其次，说明习知技术之第三种方法。请参考图2C，此液晶显示器所呈现之影像是由依序播放之一系列画面1-4所构成。此法是在画面1与2之间、2与3之间、以及3与4之间分别插入全黑之资料画面11、12以及13，并且分别使得对应于画面11、12以及13之时点之背光光源22、24以及26处于关闭状态，而其它分别对应于画面1、2、3以及4之时点之背光光源则处于发光状态。这就是说，此第三种方法是藉由在画面1、2、3以及4之间插入全黑画面，且同时将背光光源关闭之此种交替为发光状态与关闭之闪烁模式，以达成以LCD显示器模拟CRT显示器脉冲式显像之效果。

然而，以上三种方法各有其缺点与限制。

首先，此第一种在显示画面之间插入黑色画面之方法须要添加例如倍频器之设备。假设此原来之影像显示为60画面/分钟，则使用此法必须添增倍频器将显像速率调整提升为120画面/分钟，而以其画面数目之一半用于置入黑色画面。因此，此种方法会增加设备成本。且将显像频率加倍会导致增加之电磁干扰(EMI：electric-magnetic interference)，此为习知技术第一法之缺点与限制。

其次，习知技术之第二种方法亦须添增倍频器设备，以达成相同之显示画面数/单位时间。因为在此单位时间内之显示画面中有一半画面是对应于背光关闭状态而无法显像。因此，此第二种方法亦会增加设备成本，且亦会增加电磁干扰。而且为了使背光光源闪烁，必须增添相关设备，因而进一步增加此方法之成本。此为习知技术第二种方法之限制与缺点。

再其次，习知技术之第三种方法为结合以上两种方法，即，插入黑色画面与背光模块闪烁。此第三种方法之缺点与限制，包含以上两种方法之缺点与限制。因此亦不理想。

此外，在以上第一与第二种方法中，由于不同液晶材料之光学响应之特性与速率不同，此等以插入黑色画面之方法对于某些液晶材料并不适用。因为有些液晶材料由亮变暗快、而由暗变亮慢，但另一些材料亮变暗慢、而由暗变亮快；因此对于欲以均等时间间隔插入黑色画面以模拟CRT脉冲式显像之效果并不理想，甚至不适合使用，无法达成以LCD显示器模拟CRT显示器之目的，亦无法达成去除”残余影像”之效果。

有鉴于上述相关习知技术之种种限制与缺失，本案发明人遂竭尽心智，投入此相关研究、发展、实验与改良，于是有本发明之产生。

发明内容

因此，本发明之目的为提供一种模拟CRT脉冲式显像所用的装置，以解决与改善相关习知技术之限制与缺点，其不使用习知技术之插入黑色画面，亦不使用关闭背光之设计与方法，而以在屏幕上提供扫瞄黑线之方式，以更确实达到模拟CRT脉冲式显像显示器之目的，可有效去除”残留影像”与影像轮廓模糊之现象，而可大幅改善LCD显示器之显像品质，且可节省额外设备所须费用。

为达成上述目的，本发明提供一种以LCD显示器模拟CRT显示器所用的装置，其基本结构包括：

第一输入控制线；第二输入控制线；第一输入数据线；第二输入数据线；第一电容器；第二电容器；输出驱动电压线；第一晶体管，包含：第一栅极连接至第一输入控制线、第一源极连接至第一输入数据线，以及第一漏极连接至输出驱动电压线与第一电容器以及第二晶体管之漏极；以及第二晶体管，包含：第二栅极连接至第二输入控制线、第二源极连接至第二输入数据线，以及第二漏极连接至该第一晶体管之漏极与第二电容器以及输出驱动电压线；其中该第一电容器与第二电容器各接地，以及该输出驱动电压线是用于将该模拟驱动电压输出至LCD面板之该等像素以显示影像；其特征为，所说第一与第二输入控制线连接至一栅极驱动器，以及所说第一与第二输入数据线各连接至一数据驱动器。

本发明所使用之模拟CRT脉冲式显像所用的装置的其它变化与实施形式，将于以下详细说明。

本发明亦有关于一种模拟CRT脉冲式显像所用的方法。

本发明之各种特点与优点可由以下对于实施例详细之说明并参考所附图式而获得更佳之了解。其中相同之组件使用相同之参考号码。

附图说明

图1为CRT显示波形、液晶显示波形、以及模拟CRT脉冲式显示之液晶光学响应曲线之比较图式；

图2a至2c为根据习知技术之以LCD显示器模拟CRT显示器所用之插入黑色画面、背光闪烁、以及结合以上两者之方法；

图3a为概要图，其显示：根据本发明第1实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路；

图3b为根据本发明第1实施例之液晶显示器加速驱动装置；

图4a至4e为根据本发明第1实施例之模拟装置所产生之控制电压脉冲、驱动电压脉冲、以及液晶光学响应之对应波形图；

图5a为概要图，其显示：根据本发明第2实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路；

图5b为根据发明第2实施例之液晶显示器加速驱动装置；

图6a至6g为根据本发明第2实施例之模拟装置所产生之控制电压脉冲、驱动电压脉冲、以及液晶光学响应之对应波形图；

图7a为概要图，其显示：根据本发明第3实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路；

图7b为根据发明第3实施例之液晶显示器加速驱动装置；

图8a至8d为根据本发明第3实施例之模拟装置所产生之控制电压脉冲、驱动电压脉冲、以及液晶光学响应之对应波形图；

图9a为概要图，其显示：根据本发明第4实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路；

图9b为根据发明第4实施例之液晶显示器加速驱动装置；

图10a至10d为根据本发明4实施例之模拟装置所产生之控制电压脉冲、驱动电压脉冲、以及液晶光学响应之对应波形图；

图11a为概要图，其显示：根据本发明第5实施例由复数个栅极线与资料线之交点所构成之像素数组、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路；

图11b为根据发明第5与6实施例之液晶显示器加速驱动装置；

图12a至12e为根据本发明5实施例之模拟装置所产生之控制电压脉冲、驱动电压脉冲、以及液晶光学响应之对应波形图；以及

图13a至13e为根据本发明6实施例之模拟装置所产生之控制电压脉冲、驱动电压脉冲、以及液晶光学响应之对应波形图。

图中

(a)               特性曲线

(b)               特性曲线

A₁，A₂，A₃    时点

A₄，A₅，A₆    时点

C_S               储存电容器

C_LC              液晶等效电容器

DS                输入数据线

D₁               输入数据线

D₂               输入数据线

D                 输入数据线

D’                                输入数据线

D_1’                          输入数据线

G₁              输入控制线

G₂              输入控制线

G_1’                         输入控制线

G₂              输入控制线

G_m            输入控制线

G_m+1          输入控制线

G_2m           输入控制线

G_2m+1          输入控制线

G_3m           输入控制线

V_LC           输出驱动电压

Q              晶体管

Q’                           晶体管

Q₁            晶体管

Q₂            晶体管

Q₃            晶体管

Q₄            晶体管

V_COM           参考电压

C_S            储存电容器

C_LC           液晶等效电容器

D₁            输入数据线

D_1’                     输入数据线

G₁            输入控制线

G_1’                     输入控制线

Q              晶体管

Q’                          晶体管

V_LC           输出驱动电压

具体实施方式

以下参考所附图式说明本发明之实施例，其中相同之参考符号代表相同组件。在以下实施例中主要是用显示之波形(wave form)为工具，以描述其对液晶所施加之电压以及液晶光学响应特性与行为，据此以说明本发明之优点与特点。

在以下五个实施例中之图4、6、8、10以及12中之横轴为时间，其单位为ms，A1至A6为依时间顺序进行之时点，其纵轴为驱动电压以code(码)作为显示单位。其中在上述诸图为方便说明起见，将此时间以画面时间(frame time)为单位分割成第(N-1)、N、(N+1)、(N+2)个等画面时间区间(partition)，而图4a、6a、8a、10a以及12a中之虚线分别代表液晶分子在受到施加不同驱动电压下之光学响应(即，灰阶响应)路径特性曲线。此光学响应通常为此液晶所呈现之辉度(luminance)，其单位为nits(烛光/平方公尺：cd/m²)。

在以下图4a至e、6a至g、8a至d、10a至d以及12a至e中之电压脉冲之代表符号之意义，可参考图3b、5b、7b、9b以及11b中之电路结构而获得了解。例如：图4b中所示波形代表于图3b中模拟装置之晶体管Q之栅极上所施加之控制电压脉冲；图4c中所示之波形代表于图3b中于晶体管Q’之栅极上所施加之控制电压脉冲；图4d中所示之波形代表于图3b中于晶体管Q之源极上所施加之驱动电压脉冲；图4e中所示之波形代表于图3b中于晶体管Q’之源极上所施加之驱动电压脉冲；V_LC为于此模拟装置所产生之输出驱动电压脉冲；以及V_COM为参考电压。以上为方便将图4a至4e彼此比较对照起见，将其时间横轴绘制于图4e之下以供图4a至4e共同使用；而A1至A6为依时间顺序进行之时点。其余各图6、8、10以及12均比照上述类似方式说明。

以下分别以五个实施例中所示之电路图、液晶显示控制器像素单元之控制电压脉冲波形、驱动电压脉冲波形、以及其所产生之液晶光学响应特性曲线，以说明本发明之模拟装置与方法。

实施例1

以下参考图3a、b以及图4a至e说明本发明之第1实施例。

首先，请参考图，其显示：根据本发明第1实施例由复数个栅极线与数据线之交点所构成之像素数阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路。图3b为根据本实施例之模拟装置，图3b为图3a中标示为3b处之放大。

模拟装置

由图3a、b可知，此模拟装置包括：

第一输入控制线(G₁)；第二输入控制线(G_1’)；第一输入数据线(D₁)；第二输入数据线(D_1’)；第一电容器(C_S)；第二电容器(C_LS)；输出驱动电压线；

第一晶体管(Q)，包含：第一栅极连接至第一输入控制线(G₁)、第一源极连接至第一输入数据线(D₁)，以及第一漏极连接至输出驱动电压线与第一电容器(C_S)以及第二晶体管(Q’)之漏极；以及

第二晶体管(Q’)，包含：第二栅极连接至第二输入控制线(G_1’)、第二源极连接至第二输入数据线(D_1‘)，以及第二漏极连接至该第一晶体管之漏极与第二电容器(C_LC)以及输出驱动电压线；

其中该第一电容器与第二电容器各为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟使用之驱动电压输出至LCD面板之该等像素以显示影像；

其特征为该等第一与第二输入控制线连接至一栅极驱动器，以及该等第一与第二输入数据线各连接至一数据驱动器。

模拟方法

以下为根据本发明第1实施例之模拟装置之驱动方法，其包括以下步骤：

将具有周期脉冲波形之第一控制信号(G₁)提供该电路第一晶体管(Q)之第一栅极；

将具有周期脉冲波形之第二控制信号(G_1’)提供该电路第二晶体管(Q’)之第二栅极；

该第二控制信号(G_1’)除了相位延迟外与第一控制信号(G₁)相同；

将第一数据信号(D₁)提供该电路第一晶体管(Q)之源极，当被该第一控制信号(G₁)触发时，该电路将该第一数据信号(D₁)馈给该输出驱动电压线；

将第二数据信号(D_1’)提供该电路第二晶体管(Q’)之源极，当被该第二控制信号(G_1’)触发时，该电路将该第二数据信号(D_1’)馈给该输出驱动电压线；以及

将由以上步骤所产生之该输出驱动电压输出给该等像素以显示影像。

波形分析

以下参考图4a至4e以详细说明此根据本发明第1实施例之图3a、b之模拟装置所产生之控制电压脉冲G₁、G_1’与驱动电压脉冲D₁、D_1’、V_LC之波形间之关系。

当此装置之控制电压脉冲为G₁时(图4b)，其所对应之驱动电压脉冲为D₁(图4d)；当此装置之控制电压脉冲为G_1’(图4c)时，其所对应之驱动电压脉冲为D_1’(图4e)；而本发明之模拟装置对液晶所产生之实际组合输出驱动电压脉冲为V_LC(图4a)。

在以下讨论中驱动电压V₁、V₂、V₃可视为一种用码(code)来表示之电压值。

在此必须再度强调说明，所说驱动电压于其施加时可于瞬间达到其目标电压，然而液晶分子受到所施加电压之后必须经由一段时间之响应始能达到其目标光学响应位置，此为由于液晶本身之材料特性所致。

由于通常均使用交流电(AC)作为对液晶之驱动电压，因此，在其控制与驱动过程中会有正负相(phase)交替出现之现象；(即驱动电压脉冲D₁、D_1’以及V_LC之波形相对于参考电压V_COM会有正负相交替出现之现象)。

所说波形是用以下方式依时点A1至A6之时间顺序循环重复：在时点A₁之前之第N-1个画面中之驱动电压脉冲D_1’之值为V_1’(code 0)，且驱动电压脉冲V_LC之值V_1’(code 0)为负极性；而在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂(code 32)，由于控制电压脉冲G₁之作用，因而使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂(code 32)而为正极性，且一直保持至时点A₂为止。然后时间进行至时点A₂，此时驱动电压脉冲D_1’之值V₁(code 0)，由于控制电压脉冲G_1’之作用，导致驱动电压脉冲V_LC之值在瞬间从V₂(code 32)下降至V₁(code 0)而仍为正极，其值一直保持至时点A₃为止。然后时间进行至时点A₃，此时开始进入第N+1个画面，此时，驱动电压脉冲D₁之值下降至V₃’(code 120)而为负极性，由于控制电压脉冲G₁之作用，这使得驱动电压脉冲V_LC之值在瞬间亦下降至V₃’(code 120)，而为负极性，一直保持至时点A₄为止。然后进行至时点A₄，此时，驱动电压脉冲D_1’之值仍为V₁’(code 0)，由于控制电压脉冲G_1’之作用，此导致驱动电压脉冲V_LC之值上升至V₁’(code 0)仍为负极性，一直至时点A₅为止。然后，时间进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃(code 120)，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值在瞬间上升至V₃(code 120)而为正极性，一直保持至时点A₆为止。

时点A6后其余各时点之控制电压脉冲G₁、G_1’、驱动电压脉冲D₁、D_1’以及V_LC之变化均可比照以上说明轻易推导而得知。

图4a中所示虚线为实施模拟驱动时液晶光学响应特性曲线。当在此图中各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线(black line)，其可达成与习知技术在画面间插入黑色画面或在画面间将背光关闭相同之效果，而达成以LCD显示器模拟CRT显示器脉冲式显像之目的。

此外，图4c之第N个画面中于脉冲G_1’处所示之n表示n个脉冲，其显示在同一画面中之控制电压脉冲G₁与G_1’之间具有n条扫瞄线之时间差；即，以此像素之观点来看，在第一个G₁脉冲之后，经过n个G₁脉冲，才输入另一个控制驱动脉冲G_1’，此n所代表时间间隔(interval)之长度可由设计者视液晶材料特性等实际须求作适当调整，而可确实达成扫瞄黑线以模拟CRT显示器脉冲式显像之效果。此为本发明优于习知技术最大之特点。

实施例2

以下参考图5a、b以及图6a至g说明本发明之第2实施例。

首先，请参考图5a，其显示：根据本发明第1实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路。图5b为根据本实施例之液晶显示器之模拟驱动装置，图5b为图5a中标示为5b处之放大。

模拟装置

由图5a、b可知，此液晶显示器加速驱动装置包括：

第一输入控制线(G₁)；第二输入控制线(G_1’)；第一输入数据线(D₁)；第二输入数据线(D_1’)；第三输入数据线(D’)；第四输入数据线(D)；第五输入数据线(Ds)；第一电容器(C_S)；第二电容器(C_LC)；第三晶体管(Q3)；第四晶体管(Q4)；以及输出驱动电压线；

第一晶体管(Q)，包含：第一栅极连接至第一输入控制线(G₁)、第一源极连接至第一输入数据线(D₁)，以及第一漏极连接至输出驱动电压线与第一电容器(C_S)以及第二晶体管(Q’)之漏极；以及

第二晶体管(Q’)，包含：第二栅极连接至第二输入控制线(G_1’)、第二源极连接至第二输入数据线(D_1’)，以及第二漏极连接至该第一晶体管之漏极与第二电容器(C_LC)以及输入驱动电压线；

其中该第一电容器与第二电容器各为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟使用之驱动电压输出至LCD面板之该等像素；其特征为所说第一与第二输入控制线(G₁、G_1’)连接至一个栅极驱动器，以及所说第一与第二输入数据线(D₁、D_1’)各分别连接至另两个并联之切换晶体管(Q3、Q4)之漏极，该两个并联切换晶体管之源极连接至一个数据驱动器，其栅极各连接至第三与第四输入数据线(D’、D)；且该第一与第二控制信号(G₁、G_1’)之周期脉冲波形之间之时间差为n个脉冲之n条扫瞄线间之时间差，而为可调整。

模拟方法

以下为根据本发明第2实施例之液晶显示器模拟驱动装置之驱动方法，其包括以下步骤：

将具有周期脉冲波形之第一控制信号(G₁)提供给第一晶体管栅极；

将具有周期脉冲波形之第二控制信号(G_1’)提供给第二晶体管栅极，该第二控制信号除了相位延迟外与第一控制信号相同；

将该第五资料信号(Ds)提供给并联之第三晶体管(Q3)与第四晶体管(Q4)之源极；

将该第三资料信号(D’)提供给第三晶体管(Q3)之栅极，而以其漏极所产生之电压脉冲提供给该第一晶体管(Q1)之源极作为第一资料信号(D₁)，当该第一晶体管(Q1)被该第一控制信号(G₁)触发时，该电路将该第一数据信号(D₁)馈给该输出驱动电压线；

将该第四资料信号(D)提供给该第四晶体管(Q4)之栅极，而以其漏极所产生之电压脉冲信号提供给该第二晶体管(Q’)之源极作为第二资料信号(D_1’)，当该第二晶体管(Q’)被该第二控制信号(G_1’)触发时，该电路将第二数据信号(D_1’)馈给该输出驱动电压线；以及

将由以上步骤所产生之该输出驱动电压输出给该等像素以显示影像。

波形分析

以下参考图6a至6g，以详细说明根据本发明第2实施例之于图5a与b之模拟装置所产生之控制电压脉冲G₁、G_1’与驱动电压脉冲D₁、D_1’、V_LC之波形间之关系。

由于通常均使用交流电(AC)作为对液晶之驱动电压，因此，在其控制与驱动过程中会有正负相(phase)交替出现之现象；(即驱动电压脉冲D₁、D_1’以及V_LC之波形相对于参考电压V_COM会有正负相交替出现之现象)。

所说波形例如用以下方式以时点A1至A6之时间顺序循环重复：在时点A₁之前之第N-1个画面中之驱动电压脉冲D_1’之值V₁’(code 0)为负极性，且驱动电压脉冲V_LC之值V₁’(code 0)为负极性；而在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂(code 32)而为正极性，由于控制电压脉冲G₁之作用，因而使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂(code 32)而为正极性，且一直保持至时点A₂为止。然后时间进行至时点A₂，此时驱动电压脉冲D_1’之值V₁(code 0)而为正极性，由于控制电压脉冲G_1’之作用，导致驱动电压脉冲V_LC之值在瞬间从V₂(code 32)下降至V₁(code 0)而仍为正极性，其值一直保持至时点A₃为止。然后时间进行至时点A₃，此时开始进入第N+1个画面，此时，驱动电压脉冲D₁之值下降至V₃’(code 120)而为负极性，由于控制电压脉冲G₁之作用，这使得驱动电压脉冲V_LC之值在瞬间亦下降至V₃’(code 120)，而为负极性，一直保持至时点A₄为止。然后进行至时点A₄，此时，驱动电压脉冲D_1’之值仍为V₁’(code 0)而为负极性，由于控制电压脉冲G_1’之作用，此导致驱动电压脉冲V_LC之值上升至V₁’(code 0)仍为负极性，一直至时点A₅为止。然后，时间进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃(code 120)而为正极性，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值在瞬间上升至V₃(code 120)而为正极性，一直保持至时点A₆为止。

时点A6之后其余各时点之控制电压脉冲G₁、G_1’、驱动电压脉冲D₁、D_1’以及V_LC之变化均可比照以上说明轻易推导而得知。

图6d与6e显示于图5a中第三与第四数据信号电压脉冲之波形。

图6a中所示虚线为实施模拟驱动时液晶光学响应特性曲线。当在此图中各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线(black line)，其可达成与习知技术在画面间插入黑色画面或在画面间将背光关闭相同之效果，而达成以LCD显示器模拟CRT显示器脉冲式显像之目的。

此外，图6c之第N个画面中于脉冲G_1’处所示之n表示n个脉冲，其显示在同一画面中之控制电压脉冲G₁与G_1’之间具有n条扫瞄线之时间差；即，以此像素之观点来看，在第一个G₁脉冲之后，经过n个G₁脉冲，才输入另一个控制驱动脉冲G_1’，此n所代表时间间隔(interval)之长度可由设计者视液晶材料特性等实际须求作适当调整，而可确实达成扫瞄黑线以模拟CRT显示器脉冲式显像之效果。此为本发明优于习知技术最大之特点。

本实施例以上所示模拟装置所输出之驱动电压脉冲V_LC之波形为了方便说明与了解起见与实施例1者相同，以避免在说明过程中造成过于复杂难以理解之情形；但可由设计者依实际须求将此波形设计成具有各种变化之波形。

实施例3

以下参考图7a、b以及图8a至d说明本发明之第3实施例。

首先，请参考图7a，其显示：根据本发明第3实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路。图7b为根据本实施例之液晶显示器加速驱动装置，图7b为图7a中标示为7b处之放大。

模拟装置

由图7a、b可知，液晶显示器加速驱动装置包括：

第一输入控制线(G₁)；第二输入控制线(G_1’)；第一输入数据线(D)；第一电容器(C_S)；第二电容器(C_LS)；输出驱动电压线；

第一晶体管(Q)，包含：第一栅极连接至第一输入控制线(G₁)、第一源极连接至第一输入数据线(D₁)，以及第一漏极连接至输出驱动电压线与第一电容器(C_S)以及第二晶体管(Q’)之第二漏极；以及

第二晶体管(Q’)，包含：第二栅极连接至第二输入控制线(G_1’)、第二源极接地，以及第二漏极连接至该第一晶体管之漏极与第二电容器(C_LC)以及输出驱动电压线；

其中该第一电容器与第二电容器各为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟使用之驱动电压输出至LCD面板之该等像素以显示影像；其特征为

所说第一与第二输入控制线连接至一栅极驱动器，以及该第一输入数据线连接至一数据驱动器；

该第一与第二控制信号之周期脉冲波形之间之时差为n个脉冲之n条扫瞄线间之时间差，而为可调整。

模拟方法

以下为根据本发明第3实施例之模拟装置之驱动方法，其包括以下步骤：

将具有周期脉冲波形之第一控制信号(G₁)提供给电路第一晶体管(Q)之第一栅极；

将具有周期脉冲波形之第二控制信号(G_1’)提供给电路第二晶体管(Q’)之第二栅极，

该第二控制信号(G_1’)除了相位延迟外与第一控制信号(G₁)相同；

将第一数据信号(D₁)提供给该电路第一晶体管(Q)之源极，当被该第一控制信号(G₁)触发时，该电路将该第一数据信号(D₁)馈给该输出驱动电压线；

当被该第二控制信号(G_1’)触发时，该电路将接地电位(code 0)馈给该输出驱动电压线；以及

将由以上步骤所产生之该输出驱动电压输出给该等像素以显示影像。

波形分析

以下参考图8a至8d以详细说明此根据本发明第3实施例之图7a、b之模拟装置所产生之控制电压脉冲G₁、G_1’与驱动电压脉冲D₁、V_LC之波形间之关系。

由于通常均使用交流电(AC)作为对液晶之驱动电压，因此，在其控制与驱动过程中会有正负相(phase)交替出现之现象；(即驱动电压脉冲D₁、以及V_LC之波形相对于参考电压V_COM会有正负相交替出现之现象)。

所说波形例如用以下方式依时点A1至A6之时间顺序循环重复：在时点A₁之前之第N-1个画面中之驱动电压脉冲D₁之值V₂’(code 32)，(由于第二晶体管之源极接至Vcom)、使得驱动电压脉冲V_LC之值Vcom；而在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂(code 32)，由于控制电压脉冲G₁之作用，因而使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂(code 32)而为正极性，且一直保持至时点A₂为止。然后时间进行至时点A₂，此时驱动电压脉冲D₁之值仍为V₂(code 32)，由于控制电压脉冲G_1’之作用(第二晶体管之源极接至Vcom，导致驱动电压脉冲V_LC之值在瞬间从V₂(code 32)下降至V₁(code 0)而仍为正极性，其值一直保持至时点A₃为止。然后时间进行至时点A₃，此时开始进入第N+1个画面，此时，驱动电压脉冲D₁之值下降至V₃’(code 120)而为负极性，由于控制电压脉冲G₁之作用，这使得驱动电压脉冲V_LC之值在瞬间亦下降至V₃’(code 120)，而为负极性，一直保持至时点A₄为止。然后进行至时点A₄，此时，驱动电压脉冲D₁之值仍为V₃’(code 120)而为负极性，由于控制电压脉冲G₁’之作用(且第二晶体管之源极接至Vcom)，此导致驱动电压脉冲V_LC之值上升至Vcomcode 0)仍为负极性，一直至时点A₅为止。然后，时间进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃(code 120)，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值在瞬间上升至V₃(code 120)而为正极性，一直保持至时点A₆为止。

时点A6后其余各时点之控制电压脉冲G₁、G_1’、驱动电压脉冲D₁以及V_LC之变化均可比照以上说明轻易推导而得知。

图8a中所示虚线为实施模拟驱动时液晶光学响应特性曲线。当在此图中各时点间模拟装置之输出驱动电压V_LC为Vcom)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线(black line)，其可达成与习知技术在画面间插入黑色画面或在画面间将背光关闭相同之效果，而达成以LCD显示器模拟CRT显示器之目的。

此外，图8c之第N个画面中于脉冲G_1’处所示之n表示n个脉冲，其显示在同一画面中之控制电压脉冲G₁与G_1’之间具有n条扫瞄线之时间差；即，以此像素之观点来看，在第一个G₁脉冲之后，经过n个G₁脉冲，才输入另一个控制驱动脉冲G_1’，此n所代表时间间隔(interval)之长度可由设计者视液晶材料特性等实际须求作适当调整，而可确实达成扫瞄黑线以模拟CRT显示器脉冲式显示之效果。此为本发明优于习知技术最大之特点。

实施例4

以下参考图9a、b以及图10a至d说明本发明之第4实施例。

首先，请参考图9a，其显示：根据本发明第4实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路。图9b为根据本实施例之液晶显示器加速驱动装置，图9b为图9a中标示为9b处之放大。

模拟装置

由图9a、b可知，液晶显示器加速驱动装置包括：第一输入控制线(G₁)；第二输入控制线(G_m)；第一输入数据线(D₁)；第一电容器(C_S)；第二电容器(C_LS)；以及输出驱动电压线；以及

第一晶体管(Q1)，包含：一栅极连接至第一输入控制线(G₁)或第二输入控制线(G_m)、一源极连接至一输入数据线(D₁)，以及一漏极连接至输出驱动电压线与两个并联之电容器(C_S、C_LC)；以及

其中该第一电容器与第二电容器各接地，以及该输出驱动电压线是用于将该模拟驱动电压输出至LCD面板之该等像素以显示影像；其特征为

该输入数据线连接至一个数据驱动器，该输入控制线连接至栅极驱动器，该栅极驱动器具有输出起动(OE：output enable)输入线与启始水平脉冲(STH：start pulse horizontal)输入线，且经由此等输入线接收相关信号，以产生该输入控制线之同步控制电压脉冲G₁，Gm，经由第一与第二输入控制线供应给晶体管之栅极，而经由其控制而产生之驱动电压脉冲V_LC可在显示屏幕上同时产生相隔m条扫瞄线之两条同步扫瞄线，以显示影像。

模拟方法

以下为根据本发明第4实施例之液晶显示器加速驱动装置之驱动方法，其包括以下步骤：

将具有周期脉冲波形之数据信号(D₁)提供该第一晶体管(Q1)之源极；

提供OE与STH控制信号给该栅极驱动器，以致于由该栅极驱动器产生同步控制信号G₁、Gm，经由第一与第二输入控制线提供给该晶体管(Q1)之栅极；

当被该等同步控制信号G₁、Gm触发时，该电路将该数据信号馈给该输出驱动电压线；以及将由以上步骤所产生之该输出驱动电压输出给该等像素，以显示影像。

波形分析

现在请参考图10a至10d，以详细说明此根据本发明第4实施例图9a、b之模拟装置所产生之控制电压脉冲G₁，Gm与驱动电压脉冲D₁、V_LC之波形间之关系。

由于通常均使用交流电(AC)作为对液晶之驱动电压，因此，在其控制与驱动过程中会有正负相(phase)交替出现之现象；(即驱动电压脉冲D₁、与V_LC之波形相对于参考电压V_COM会有正负相交替出现之现象)。

所说波形例如用以下方式依时点A1至A6之时间顺序循环重复：在时点A₁之前之第N-1个画面中之驱动电压脉冲D₁之值为为V₁’(code 0)，且驱动电压脉冲V_LC之值V₁’(code 0)为负极性；而在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂(code 32)而为正极性，由于控制电压脉冲G₁之作用，因而使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂(code 32)而为正极性，且一直保持至时点A₂为止。然后时间进行至时点A₂，此时驱动电压脉冲D₁之值为V₁(code0)，由于控制电压脉冲G₁之作用，导致驱动电压脉冲V_LC之值在瞬间从V₂(code 32)下降至V₁(code 0)而仍为正极性，其值一直保持至时点A₃为止。然后时间进行至时点A₃，此时开始进入第N+1个画面，此时，驱动电压脉冲D₁之值下降至V₃’(code 120)，由于控制电压脉冲G₁之作用，这使得驱动电压脉冲V_LC之值在瞬间亦下降至V₃’(code 120)而为负极性，一直保持至时点A₄为止。然后进行至时点A₄，此时，驱动电压脉冲D₁之值为V₁’(code 0)，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值上升至V₁’(code 0)仍为负极性，一直至时点A₅为止。然后，时间进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃(code 120)，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值在瞬间上升至V₃(code 120)而为正极性，一直保持至时点A₆为止。

时点A6之后其余各时点之控制电压脉冲G₁、驱动电压脉冲D₁、以及V_LC之变化均可比照以上说明轻易推导而得知。

图10a中所示虚线为实施仿真驱动时液晶光学响应特性曲线。当在此图中各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线(black line)，其可达成与习知技术在画面间插入黑色画面或在画面间将背光关闭相同之效果，而达成以LCD显示器模拟CRT显示器脉冲式显像之目的。

图10c中之Hsync表示控制电压脉冲G1与Gm为同步信号。

因此，根据本实施例之设计，Gm与G₁为同步之控制电压脉冲，由Gm控制所产生之扫瞄线与由G₁控制所产生之扫瞄线在屏幕上间隔m-1条扫瞄线，此两种扫瞄线在显示屏幕上以同步方式进行扫瞄。该控制电压脉冲Gm与驱动电压脉冲D₁、V_LC之波形间之关系、与上述控制电压脉冲G₁与驱动电压脉冲D₁、V_LC之波形间之关系(即，以上参考图10a至10d所作之说明)相同，因此，在此不再重复。

本实施例以上所示模拟装置所输出之驱动电压脉冲V_LC之波形为了方便说明与了解起见与实施例1相同，以避免在说明过程中造成过于复杂之情况；但可由设计者依实际须求将此波形设计成具有各种变化之波形。

在此须特别强调的是，不论此液晶驱动电压脉冲V_LC之值为正或为负，只要其能达到所设定之目标位准，则均能达成加速驱动液晶光学反应之目的与效果。

此外，根据本发明之设计特点，此在同一画面(例如第N个画面)中之两个相继连续控制电压脉冲G₁(图10b)与G_m(图10c)间之间隔m可依实际上所欲达成效果与设计须求而调整，此为本案之重要发明与特点，而为目前所有相关习知技术所未有。

实施例5

以下参考图11a、b以及图12a至e说明本发明之第5实施例。此第5实施例与以下将说明之第6实施例之装置均使用图11a，b以说明，其目的在于显示以相同的装置，但以不同之控制方法可以在显示屏幕上达成不同之显像效果，有关于此会在以下说明。

首先，请参考图11a，其显示：根据本发明第5实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路。图11b为根据本实施例之液晶显示器加速驱动装置，图11b为图11a中标示为11b处之放大。

模拟装置

由图11a、b可知，液晶显示器加速驱动装置包括：

第一输入控制线(G₁)；第二输入控制线(G_m+1)；第三输入控制线(G_2m+1)；第一输入数据线(D₁)；第一电容器(C_S)；第二电容器(C_LC)；以及输出驱动电压线；以及

第一晶体管(Q1)，包含：一栅极连接至第一输入控制线或第二输入控制线或第三输入控制线、一源极连接至第一输入数据线(D₁)，以及一漏极连接至输出驱动电压线与两个并联之电容器(C_S、C_LC)；

其中该第一电容器与第二电容器各分别为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟驱动电压输出至LCD面板之该等像素以显示影像；其特征为

该输入数据线连接至一个数据驱动器，该输入控制线连接至栅极驱动器，该栅极驱动器具有第一、第二、以及第三输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由所说输入线接收相关信号，所说栅极驱动器之所输入之输出起动(OE)信号是以此种方式控制，以致于在此等栅极驱动器之输出产生同步之两组控制电压脉冲，其由以下三组控制电压脉冲选出：(1)(G₁、G_m)、(2)(G_m+1、G_2m)、(3)(G_2m+1、G_3m)，而以此三组控制电压脉冲所选出而配置组合成之两组控制电压脉冲(1，3)、或(1，2)、或(2，3)以循环交替模式经由其所对应之第一、第二或第三输入控制线供应至该等晶体管之栅极，而经由其所控制而产生之驱动电压脉冲V_LC可驱动像素在显示屏幕上以循环交替模式同时产生相隔2m条扫瞄线之两条同步扫瞄线，以显示影像。

模拟方法

以下为根据本发明第5实施例之液晶显示器仿真驱动装置之驱动方法，其包括以下步骤：

将具有周期脉冲波形之数据信号(D₁)提供给该晶体管(Q1)之源极；

提供OE与STH控制信号给该栅极驱动器之第一、第二、以及第三输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由此等输入线接收相关信号，所说栅极驱动器之所输入之输出起动(OE)信号是以此种方式控制，以致于在所说栅极驱动器之输出产生同步之两组控制电压脉冲，其由以下三组控制电压脉冲选出：(1)(G₁、G_m)、(2)(G_m+1、G_2m)、(3)(G_2m+1、G_3m)，而以此三组控制电压脉冲所选出而配置组合成之两组控制电压脉冲(1，3)、或(1，2)、或(2，3)以循环交替模式经由其所对应之第一、第二或第三输入控制线供应至该等晶体管(Q1)之栅极；其特征为

当被该等两组同步控制信号(1，3)、或(1，2)、或(2，3)触发时，该电路将该数据信号馈给该输出驱动电压线；以及

将由以上步骤所产生之该输出驱动电压输出给该等像素，可在显示屏幕上以循环交替模式同时产生相隔2m条扫瞄线之两条同步扫瞄线，以显示影像。

波形分析

现在请参考图12a至12e，以详细说明此根据本发明5实施例图11a、b之模拟装置所产生之控制电压脉冲(G₁、G_m)、(_Gm+1、G_2m)、(G_2m+1、G_3m)、与驱动电压脉冲D₁、V_LC之波形间之关系。

由于通常均使用交流电(AC)作为对液晶之驱动电压，因此，在其控制与驱动过程中会有正负相(phase)交替出现之现象；(即驱动电压脉冲D₁与V_LC之波形相对于参考电压V_COM会有正负相交替出现之现象)。

所说波形例如用以下方式依时点A1至A6之时间顺序循环重复：在时点A₁之前之第N-1个画面中之驱动电压脉冲D₁之值为V₁’，使得驱动电压脉冲V_LC之值V₁’(code 0)为负；而在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂(code 32)，由于控制电压脉冲G₁之作用，因而使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂(code 32)而为正极性，且一直保持至时点A₂为止。然后时间进行至时点A₂，此时驱动电压脉冲D₁之值V₁(code 0)，由于控制电压脉冲G₁之作用，导致驱动电压脉冲V_LC之值在瞬间从V₂(code 32)下降至V₁(code 0)而仍为正极性，其值一直保持至时点A₃为止。然后时间进行至时点A₃，此时开始进入第N+1个画面，此时，驱动电压脉冲D₁之值下降至V₃’(code 120)，由于控制电压脉冲G₁之作用，这使得驱动电压脉冲V_LC之值在瞬间亦下降至V₃’(code 120)，而为负极性，一直保持至时点A₄为止。然后进行至时点A₄，此时，驱动电压脉冲D₁之值仍为V₁’(code 0)，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值上升至V₁’(code 0)仍为负极性，一直至时点A₅为止。然后，时间进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃(code 120)，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值在瞬间上升至V₃(code 120)而为正极性，一直保持至时点A₆为止。

时点A6之后其余各时点之控制电压脉冲G_m+1、G_2m+11驱动电压脉冲D₁以及V_LC之变化均可比照以上说明轻易推导而得知。

图12a中所示虚线为实施模拟驱动时液晶光学响应特性曲线。当在此图中各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线(black line)，其可达成与习知技术在画面间插入黑色画面或在画面间将背光关闭相同之效果，而达成以LCD显示器仿真CRT显示器之目的。

本实施例以上所示模拟装置所输出之驱动电压脉冲V_LC之波形为了方便说明与了解起见与实施例1相同，以避免在说明过程中造成过于复杂难以理解之情形；但可由设计者依实际须求将此波形设计成具有各种变化之波形。

总之，本实施例之目的为在显示屏幕上展开两条同步扫瞄线，其如同图12b、c、d中所示，G₁、G_m+1、G_2m+1为同步控制电压脉冲，经由其控制所产生之驱动电压脉冲在显示屏幕上产生两组扫瞄线，其彼此以2m条扫瞄线之间隔进行同步扫瞄，以显示影像。

实施例6

以下参考图11a、b以及图13a至e说明本发明之第6实施例。此第6实施例与以上所说明之第5实施例之装置均使用图11a，b以说明，其目的在于显示以相同的装置，但以不同之控制方法可以在显示屏幕上达成不同之显像效果。

首先，请参考图11a，其显示：根据本发明第6实施例由复数个栅极线与数据线之交点所构成之像素阵列、以及由复数个数据驱动器与复数个栅极驱动器所构成之驱动电路。图11b为根据本实施例之液晶显示器加速驱动装置，图11b为图11a中标示为11b处之放大。

模拟装置

由图11a、b可知，液晶显示器加速驱动装置包括：

第一输入控制线(G₁)；第二输入控制线(G_m+1)；第三输入控制线(G_2m+1)；第一输入数据线(D₁)；第一电容器(C_S)；第二电容器(C_LC)；以及输出驱动电压线；以及

第一晶体管(Q1)，包含：一栅极连接至第一输入控制线或第二输入控制线或第三输入控制线、一源极连接至第一输入数据线(D₁)，以及一漏极连接至输出驱动电压线与两个并联之电容器(C_S、C_LC)；

其中该第一电容器与第二电容器各分别为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟驱动电压输出至LCD面板之该等像素以显示影像；其特征为

该输入资料线连接至一个资料驱动器，该输入控制线连接至栅极驱动器，该栅极驱动器具有第一、第二、以及第三输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由所说输入线接收相关信号，所说栅极驱动器之所输入之输出起动(OE)信号是以此种方式控制，以致于在所说栅极驱动器之输出端产生同步之三组控制电压脉冲，其由以下三组控制电压脉冲构成：(1)(G₁、G_m)、(2)(G_m+1、G_2m)、(3)(G_2m+1、G_3m)，此三组控制电压脉冲(1，2，3)经由其所对应之第一、第二或第三输入控制线供应至该等晶体管(Q1)之栅极。其特征为

当被该等三组同步控制信号(1，2，3)触发时，该电路将该数据信号馈给该输出驱动电压线；以及经由其所控制而产生之驱动电压脉冲V_LC可驱动像素在显示屏幕上同时产生相隔m条扫瞄线之三条同步扫瞄线，以显示影像。

模拟方法

以下为根据本发明第6实施例之液晶显示器模拟驱动装置之驱动方法，其包括以下步骤：

将具有周期脉冲波形之数据信号(D₁)提供该晶体管(Q1)之源极；提供OE与STH控制信号给该栅极驱动器之第一、第二、以及第三输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由所说输入线接收相关信号，所说栅极驱动器之所输入之输出起动(OE)信号是以此种方式控制，以致于在所说栅极驱动器之输出端产生同步之三组控制电压脉冲，其由以下三组控制电压脉冲构成：(1)(G₁、G_m)、(2)(G_m+1、G_2m)、(3)(G_2m+1、G_3m)，此三组控制电压脉冲(1，2，3)经由其所对应之第一、第二或第三输入控制线供应至所说晶体管(Q1)之栅极。其特征为当被该等三组同步控制信号(1，2，3)触发时，该电路将该数据信号馈给该输出驱动电压线；以及

将由以上步骤所产生之该输出驱动电压输出给该等像素，可在显示屏幕上同时产生相隔m条扫瞄线之三条同步扫瞄线，以显示影像。

波形分析

现在请参考图13a至13e，以详细说明此根据本发明6实施例图11a、b之模拟装置所产生之控制电压脉冲(G₁、G_m)、(G_m+1、G_2m)、(G_2m+1、G_3m)、与驱动电压脉冲D₁、V_LC之波形间之关系。

由于通常均使用交流电(AC)作为对液晶之驱动电压，因此，在其控制与驱动过程中会有正负相(phase)交替出现之现象；(即驱动电压脉冲D₁与V_LC之波形相对于参考电压V_COM会有正负相交替出现之现象)。

此等波形例如用以下方式依时点A1至A6之时间顺序循环重复：在时点A₁之前之第N-1个画面中之驱动电压脉冲D₁之值为V₁’，使得驱动电压脉冲V_LC之值V₁’(code 0)为负；而在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂(code 32)，由于控制电压脉冲G₁之作用，因而使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂(code 32)而为正极性，且一直保持至时点A₂为止。然后时间进行至时点A₂，此时驱动电压脉冲D₁之值V₁(code 0)，由于控制电压脉冲G₁之作用，导致驱动电压脉冲V_LC之值在瞬间从V₂(code 32)下降至V₁(code 0)而仍为正极性，其值一直保持至时点A₃为止。然后时间进行至时点A₃，此时开始进入第N+1个画面，此时，驱动电压脉冲D₁之值下降至V₃’(code 120)，由于控制电压脉冲G₁之作用，这使得驱动电压脉冲V_LC之值在瞬间亦下降至V₃’(code 120)，而为负极性，一直保持至时点A₄为止。然后进行至时点A₄，此时，驱动电压脉冲D₁之值仍为V₁’(code 0)，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值上升至V₁’(code 0)仍为负极性，一直至时点A₅为止。然后，时间进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃(code 120)，由于控制电压脉冲G₁之作用，此导致驱动电压脉冲V_LC之值在瞬间上升至V₃(code 120)而为正极性，一直保持至时点A₆为止。

时点A6之后其余各时点之控制电压脉冲G_m+1、G_2m+11驱动电压脉冲D₁以及V_LC之变化均可比照以上说明轻易推导而得知。

图13a中所示虚线为实施模拟驱动时液晶光学响应特性曲线。当在此图中各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线(black line)，其可达成与习知技术在画面间插入黑色画面或在画面间将背光关闭相同之效果，而达成以LCD显示器仿真CRT显示器之目的。

总之，本实施例之目的为在显示屏幕上展开三条同步扫瞄线，其如同图13b、c、d中所示，G₁、G_m+1、G_2m+1为同步控制电压脉冲，经由其控制所产生之驱动电压脉冲在显示屏幕上产生三组扫瞄线，其彼此以m条扫瞄线之间隔进行同步扫瞄。

因此，根据本实施例之设计，Gm+1与G₁为同步之控制电压脉冲，由Gm+1控制所产生之扫瞄线与由G₁控制所产生之扫瞄线在屏幕上间隔m条扫瞄线，此两组扫瞄线在屏幕上以同步方式进行扫瞄；即从屏幕上之第1条线与第m+1条线开始扫瞄。此控制电压脉冲Gm+1与驱动电压脉冲D₁、V_LC之波形间之关系、与控制电压脉冲G₁与驱动电压脉冲D₁、V_LC之波形间之关系(即，以上参考图13a至13e所作之说明)相同，因此，于此不再重复。

与上述同时，由控制电压脉冲(G_m+1、G_2m)、(G_2m+1、G_3m)所产生之各对应之驱动电压脉冲以致于在屏幕上所产生之扫瞄线以同步之方式分别从屏幕上之第m+1、2m+1条扫瞄线开始向下扫瞄(即本实施例在显示屏幕上产生三组扫瞄线，其各从第1、m+1、2m+1条扫瞄线开始向下进行同步扫瞄而循环重复)；其各控制电压脉冲(G_m+1、G_2m)、(G_2m+1、G_3m)分别与驱动电压脉冲D₁、V_LC之波形间之关系，与上述控制电压脉冲(G₁、Gm)与驱动电压脉冲D₁、V_LC之波形间之关系(即，以上参考第图13a至13e所作之说明)相同，因此，在此不再重复。

本实施例以上所示模拟装置所输出之驱动电压脉冲V_LC之波形为了方便说明与了解起见与实施例1者相同，以避免在说明过程中造成过于复杂难以理解之情形；但可由设计者依实际须求将此波形设计成具有各种变化之波形。

由以上详细说明本案之六个实施例可知，以本发明上述以扫瞄黑线为特征之装置与方法亦可达成习知技术以写入黑色画面、背光闪烁、或此两者之组合方法、以LCD显示器模拟CRT显示器脉冲式显像之类似效果，且优于习知技术：

(1)发明可节省习知技术所须额外增加倍频器或背光闪烁设备之额外费用与成本；

(2)免除该等添增设备所导致之电磁干扰；

(3)本发明尤其重要之特点为，可将同一显示画面时间中之两种输入控制脉冲G₁与G_1’间之时间间隔视实际须要调整，使得在同一画面时间中之液晶光学灰阶响应与黑线扫瞄(尤其是黑线扫瞄)之时间长度为可调整。因此，液晶显示器之设计者可视不同液晶材料之光学响应特性所须时间而调整黑线扫瞄时间，不但具有充分设计弹性，而且可彻底去除习知技术由于残留影像所造成影像重叠轮廓模糊之现象，使所显示影像品质最佳化。因此，本发明确实可达成以LCD显示器模拟CRT显示器脉冲式显像之效果与目的。以上所述均为本发明优于习知技术之特点。

综上所述，本发明之模拟CRT脉冲式显像所用之方法与装置确实可以改善与克服习知技术类似液晶显示器之缺失与限制，且可节省装置费用成本，大幅提升其功能。因此，本发明之模拟CRT脉冲式显像所用之方法与装置实优于习知技术者。本发明确具产业上利用价值，具有新颖性与进步性，符合专利要件。

以上所述仅为本发明之较佳实施例而已，其目的仅用于说明而非用于限制本发明与申请专利范围之内容；而可由熟习此技术人士在不偏离本发明与所附申请专利范围之精神与范围之前提下所作各种修正与变化。

Claims (24)

1.一种模拟CRT脉冲式显像所用的装置，包括：第一入控制线；第二输入控制线；第一输入数据线；第二输入数据线；第一电容器；第二电容器；输出驱动电压线；第一晶体管，包含：第一栅极连接至第一输入控制线、第一源极连接至第一输入数据线，以及第一漏极连接至输出驱动电压线与第一电容器以及第二晶体管之漏极；以及第二晶体管，包含：第二栅极连接至第二输入控制线、第二源极连接至第二输入数据线，以及第二漏极连接至该第一晶体管之漏极与第二电容器以及输出驱动电压线；其中该第一电容器与第二电容器各分别为储存电容器与液晶等效电容器而接地，以及该输出驱动电压线是用于将该加速驱动电压输出至LCD面板之该等像素以显示影像；

其特征为所说第一与第二输入控制线连接至一栅极驱动器，所说第一与第二输入数据线各连接至一数据驱动器；以及该第一与第二控制信号之周期脉冲波形之间之时间差为n个脉冲之n条扫瞄线间之时间差，而为可调整。

2.一种模拟CRT脉冲式显像所用的方法，其特征为包括以下步骤：提供一电路，其具有：第一输入控制线、第二输入控制线、第一输入数据线、第二输入数据线、第一晶体管、第二晶体管、第一电容器、第二电容器、以及输出驱动电压线；

将具有周期脉冲波形之第一控制信号提供给该第一晶体管之栅极；

将具有周期脉冲波形之第二控制信号提供给该第二晶体管之栅极，该第二控制信号除了相位延迟外与第一控制信号相同；

将第一数据信号提供给该第一晶体管之源极，当被该第一控制信号触发时，该电路将该第一数据信号馈给该输出驱动电压线；

将第二数据信号提供给该第二晶体管之源极，当被该第二控制信号触发时，该电路将该第二数据信号馈给该输出驱动电压线；以及

将由以上步骤所产生之该输出驱动电压输出给该等像素，以显示影像。

3.如权利要求2的方法，其中使用交流电(AC)作为控制电压与驱动电压，因而所说电压在其控制驱动过程中会有正负相(phase)交替出现之现象，其进行之过程如以下方式依时点A1至A6之时间顺序循环重复：

(a)在时点A₁之前之第N-1个画面中之驱动电压脉冲D_1’之值V₁’为负极性，且驱动电压脉冲V_LC之值V₁’亦为负极性；

(b)在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂，由于控制电压脉冲G₁之作用使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂而为正，一直保持至时点A₂为止；

(c)然后时间进行至时点A₂，此时驱动电压脉冲D_1’之值为V₁，由于控制电压脉冲G_1’之作用，驱动电压脉冲V_LC之值在瞬间从V₂下降至V₁(V₁＜V₂)仍为正极性，其值一直保持至时点A₃为止；

(d)然后时间进行至时点A₃，开始进入第N+1个画面，此时驱动电压脉冲D₁之值下降至V₃’，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间亦下降至V₃’而为负极性，一直保持至时点A₄为止；

(e)然后进行至时点A₄，此时驱动电压脉冲D_1’之值仍为V₁’，由于控制电压脉冲G_1’之作用，使得驱动电压脉冲V_LC之值上升至位准V₁’仍为负极性，一直至时点A₅为止；以及

(f)然后进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃为正极性，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值在瞬间上升至V₃而为正极性，一直至时点A₆为止。

4.如权利要求3的方法，其中当在各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线，其可达成较在画面间插入黑色画面或在画面间将背光关闭更佳之效果，而最适合地实现以LCD显示器模拟CRT显示器脉冲式显像之目的。

5.一种模拟CRT脉冲式显像所用的装置，包括：第一输入控制线；第二输入控制线；第一输入数据线；第二输入数据线；第三输入数据线；第四输入数据线；第五输入数据线；第一电容器；第二电容器；第三晶体管；第四晶体管；以及输出驱动电压线；

第一晶体管，包含：第一栅极连接至第一输入控制线、第一源极连接至第一输入数据线，以及第一漏极连接至输出驱动电压线与第一电容器以及第二晶体管之漏极；以及

第二晶体管，包含：第二栅极连接至第二输入控制线、第二源极连接至第二输入数据线，以及第二漏极连接至该第一晶体管之漏极与第二电容器以及输出驱动电压线；

其中该第一电容器与第二电容器各分别为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟使用之驱动电压输出至LCD面板之该等像素；

其特征为所说第一与第二输入控制线连接至一个栅极驱动器，以及所说第一与第二输入数据线各分别连接至另两个并联之第三与第四切换晶体管之漏极，该两个并联切换晶体管之源极连接至一个数据驱动器，其栅极各连接至第三与第四数据输入线；以及该第一与第二控制信号之周期脉冲波形之间之时间差为n个脉冲之n条扫瞄线间之时间差，而为可调整。

6.一种模拟CRT脉冲式显像所用的方法，其特征为包括以下步骤：提供一电路，其具有：第一输入控制线、第二输入控制线、第一输入数据线、第二输入数据线、第三输入数据线、第四输入数据线、第五输入数据线、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器、第二电容器、以及输出驱动电压线；

将具有周期脉冲波形之第一控制信号提供该第一晶体管栅极；

将具有周期脉冲波形之第二控制信号提供该第二晶体管栅极，该第二控制信号除了相位延迟外与第一控制信号相同；

将该第五数据信号提供该并联之第三晶体管与第四晶体管之源极；

将该第三数据信号提供该第三晶体管栅极，而以其漏极所产生之电压脉冲提供给该第一晶体管之源极作为第一数据信号，当该第一晶体管被该第一控制信号触发时，该电路将该第一数据信号馈给该输出驱动电压线；

将该第四数据信号提供该第四晶体管栅极，而以其漏极所产生之电压脉冲信号提供给该第二晶体管之源极作为第二数据信号，当该第二晶体管被该第二控制信号触发时，该电路将第二数据信号馈给该输出驱动电压线；以及

将由以上步骤所产生之该输出驱动电压输出给该等像素，以显示影像。

7.如权利要求6的方法，其中使用交流电(AC)作为控制电压与驱动电压，因而所说电压在其控制驱动过程中会有正负相(phase)交替出现之现象，其进行之过程如以下方式依时点A1至A6之时间顺序循环重复：

(a)在时点A₁之前之第N-1个画面中之驱动电压脉冲D_1’之值V₁’，且驱动电压脉冲V_LC之值V₁’亦为负极性；

(b)在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂，由于控制电压脉冲G₁之作用使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂而为正极性，一直保持至时点A₂为止；

(c)然后时间进行至时点A₂，此时驱动电压脉冲D_1’之值V₁而为正极性，由于控制电压脉冲G_1’之作用，驱动电压脉冲V_LC之值在瞬间从V₂下降至V₁(V₁＜V₂)仍为正极性，其值一直保持至时点A₃为止；

(d)然后时间进行至时点A₃，开始进入第N+1个画面，此时驱动电压脉冲D₁之值下降至V₃’，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间亦下降至V₃’而为负极性，一直保持至时点A₄为止；

(e)然后进行至时点A₄，此时驱动电压脉冲D_1’之值仍为V₁’，由于控制电压脉冲G_1’之作用，使得驱动电压脉冲V_LC之值上升至位准V₁’仍为负极性，一直至时点A₅为止；以及

(f)然后进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值在瞬间上升至V₃而为正极性，一直至时点A₆为止。

8.如权利要求7的方法，其中当在各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线，其可达成较在画面间插入黑色画面或在画面间将背光关闭更佳之效果，而最适合地实现以LCD显示器模拟CRT显示器脉冲式显像之目的。

9.一种模拟CRT脉冲式显像所用的装置，包括：第一输入控制线；第二输入控制线；第一输入数据线；第一电容器；第二电容器；以及输出驱动电压线；

第一晶体管，包含：第一栅极连接至第一输入控制线、第一源极连接至第一输入数据线，以及第一漏极连接至输出驱动电压线与第一电容器以及第二晶体管之第二漏极；以及

第二晶体管，包含：第二栅极连接至第二输入控制线、第二源极接地，以及第二漏极连接至该第一晶体管之漏极与第二电容器以及输出驱动电压线；

其中该第一电容器与第二电容器各分别为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟驱动电压输出至LCD面板之该等像素以显示影像；

其特征为所说第一与第二输入控制线连接至一个栅极驱动器，以及此第一输入数据线连接至一资料驱动器；以及该第一与第二控制信号之周期脉冲波形之间之时间差为n个脉冲之n条扫瞄线间之时间差，而为可调整。

10.一种模拟CRT脉冲式显像所用的方法，其特征为包括以下步骤：提供一电路，其具有：第一输入控制线、第二输入控制线、第一输入数据线、第一晶体管、第二晶体管、第一电容器、第二电容器、以及输出驱动电压线；

将具有周期脉冲波形之第一控制信号提供该第一晶体管之栅极；

将具有周期脉冲波形之第二控制信号提供该第二晶体管之栅极；

该第二控制信号除了相位延迟外与第一控制信号相同；

将第一数据信号提供该第一晶体管之源极；

当被该第一控制信号触发时，该电路将该第一数据信号馈给该输出驱动电压线；

当被该第二控制信号触发时，该电路将该接地电位馈给该输出驱动电压线；以及

将由以上步骤所产生之该输出驱动电压输出给该等像素，以显示影像。

11.如权利要求10的方法，其中使用交流电(AC)作为控制电压与驱动电压，因而所说电压在其控制驱动过程中会有正负相(phase)交替出现之现象，其进行之过程如以下方式依时点A1至A6之时间顺序循环重复：

(a)在时点A₁之前之第N-1个画面中之驱动电压脉冲D₁之值V₁’，由于第二晶体管源极接地使得驱动电压脉冲V_LC之值V₁’₁为负极性；

(b)在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂，由于控制电压脉冲G₁之作用使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂而为正极性，一直保持至时点A₂为止；

(c)然后时间进行至时点A₂，此时驱动电压脉冲D₁之值仍为V₂，由于控制电压脉冲G_1’之作用(且第二晶体管源极接地)，使得驱动电压脉冲V_LC之值在瞬间从V₂下降至V₁(V₁＜V₂)，其值一直保持至时点A₃为止；

(d)然后时间进行至时点A₃，开始进入第N+1个画面，此时驱动电压脉冲D₁之值下降至V₃’，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间亦下降至V₃’，一直保持至时点A₄为止；

(e)然后进行至时点A₄，此时驱动电压脉冲D₁之值仍为V₃’，由于控制电压脉冲G_1’之作用，使得驱动电压脉冲V_LC之值上升至位准V₁’仍为负极性，一直至时点A₅为止；以及

(f)然后进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值在瞬间上升至V₃而为正极性，一直至时点A₆为止。

12.如权利要求11的方法，其中当在各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线，其可达成较在画面间插入黑色画面或在画面间将背光关闭更佳之效果，而最适合地实现以LCD显示器模拟CRT显示器脉冲式显像之目的。

13.一种模拟CRT脉冲式显像所用的装置，包括：第一输入控制线；第二输入控制线；第一输入数据线；第一电容器；第二电容器；以及输出驱动电压线；以及第一晶体管，包含：一栅极连接至第一输入控制线或第二输入控制线、一源极连接至第一输入数据线，以及一漏极连接至输出驱动电压线以及两个并联之第一与第二电容器；

其中该第一电容器与第二电容器各分别为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟使用之驱动电压输出至LCD面板之该等像素以显示影像；

其特征为该输入数据线连接至一个数据驱动器，该输入控制线连接至栅极驱动器，该栅极驱动器具有输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由其接收相关信号，以产生该输入控制线之同步控制电压脉冲G1，Gm，经由第一与第二输入控制线供应给晶体管之栅极，而经由其所控制而产生之驱动电压脉冲可导致在显示屏幕上同时产生相隔m条扫瞄线之两条同步扫瞄线，以显示影像。

14.一种模拟CRT脉冲式显像所用的方法，其特征为包括以下步骤：提供一电路，其具有：第一输入控制线、第二输入控制线、第一输入数据线、第一晶体管、第一电容器、第二电容器、以及输出驱动电压线；

将具有周期脉冲波形之资料信号提供该第一晶体管之源极；

提供OE与STH控制信号给该栅极驱动器，以致于由该栅极驱动器产生同步控制信号G1，Gm提供给该晶体管之栅极；

当被该等同步控制信号G1、Gm触发时，该电路将该数据信号馈给该输出驱动电压线；以及将由以上步骤所产生之该输出驱动电压输出给该等像素以显示影像。

15.如权利要求14的方法，其中使用交流电(AC)作为控制电压与驱动电压，因而所说电压在其控制与驱动过程中会有正负相(phase)交替出现之现象，其进行之过程如以下方式依时点A1至A6之时间顺序循环重复：

(a)在时点A₁之前之第N-1个画面中之驱动电压脉冲D₁之值V₁’，且驱动电压脉冲V_LC之值V₁’亦为负极性；

(b)在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂，由于控制电压脉冲G₁之作用使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂而为正极性，一直保持至时点A₂为止；

(c)然后时间进行至时点A₂，此时驱动电压脉冲D₁之值V₁而为正极性，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间从V₂下降至V₁(V₁＜V₂)仍为正极性，其值一直保持至时点A₃为止；

(d)然后时间进行至时点A₃，开始进入第N+1个画面，此时驱动电压脉冲D₁之值下降至V₃’，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间亦下降至V₃’而为负极性，一直保持至时点A₄为止；

(e)然后进行至时点A₄，此时驱动电压脉冲D₁之值仍为V₁’，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值上升至位准V₁’仍为负极性，一直至时点A₅为止；以及

(f)然后进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值在瞬间上升至V₃而为正极性，一直至时点A₆为止。

16.如权利要求15的方法，其中当在各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线，其可达成较在画面间插入黑色画面或在画面间将背光关闭更佳之效果，而最适合地实现以LCD显示器模拟CRT显示器脉冲式显像之目的。

17.一种模拟CRT脉冲式显像所用的装置，包括：第一输入控制线；第二输入控制线；第三输入控制线；第一输入数据线；第一电容器；第二电容器；以及输出驱动电压线；以及

第一晶体管，包含：一栅极连接至第一输入控制线或第二输入控制线或第三输入控制线、一源极连接至第一输入数据线，以及一漏极连接至输出驱动电压线以及两个并联之第一与第二电容器；

其中该第一电容器与第二电容器各分别为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟驱动电压输出至LCD面板之该等像素以显示影像；

其特征为该输入数据线连接至一个数据驱动器，该输入控制线连接至栅极驱动器，该栅极驱动器具有第一、第二、以及第三输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由所说输入线接收相关信号，所说栅极驱动器之所输入之输出起动(OE)信号是以此种方式控制，以致于在所说栅极驱动器之输出产生同步之两组控制电压脉冲，其由以下三组控制电压脉冲选出：(1)(G₁、G_m)、(2)(G_m+1、G_2m)、(3)(G_2m+1、G_3m)，而以此三组控制电压脉冲所选出而配置组合成之两组控制电压脉冲(1，3)、或(1，2)、或(2，3)以循环交替模式经由其所对应之第一、第二或第三输入控制线供应至所说晶体管之栅极，经由其控制而产生之驱动电压脉冲可在显示屏幕上以循环交替模式同时产生相隔2m条扫瞄线之两条同步扫瞄线，以显示影像。

18.一种模拟CRT脉冲式显像所用的方法，包括以下步骤：提供一电路，其具有：第一输入控制线、第二输入控制线、第三输入控制线；第一输入数据线、第一晶体管、第一电容器、第二电容器、以及输出驱动电压线；

将具有周期脉冲波形之数据信号提供该晶体管之源极；

提供OE与STH控制信号给该栅极驱动器之第一、第二、以及第三输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由所说输入线接收相关信号，所说栅极驱动器之所输入之输出起动(OE)信号是以此种方式控制，以致于在此等栅极驱动器之输出端产生同步之两组控制电压脉冲，其由以下三组控制电压脉冲选出：(1)(G₁、G_m)、(2)(G_m+1、G_2m)、(3)(G_2m+1、G_3m)，而以此三组控制电压脉冲所选出而配置组合成之两组控制电压脉冲(1，3)、或(1，2)、或(2，3)以循环交替模方式经由其所对应之第一、第二或第三输入控制线供应至该晶体管之栅极；

其特征为当被该等两组同步控制信号(1，3)、或(1，2)、或(2，3)触发时，该电路将该数据信号馈给该输出驱动电压线；以及将由以上步骤所产生之该输出驱动电压输出给该等像素，可在显示屏幕上以循环交替模式同时产生相隔2m条扫瞄线之两条同步扫瞄线，以显示影像。

19.如权利要求18的方法，其中

使用交流电(AC)作为控制电压与驱动电压，因而所说电压在其控制与驱动过程中会有正负相(phase)交替出现之现象，其进行之过程如以下方式依时点A1至A6之时间顺序循环重复：

(a)在时点A₁之前之第N-1个画面中之驱动电压脉冲D₁之值V₁’，且驱动电压脉冲V_LC之值V₁’亦为负极性；

(b)在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂，由于控制电压脉冲G₁之作用使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂而为正极性，一直保持至时点A₂为止；

(c)然后时间进行至时点A₂，此时驱动电压脉冲D₁之值V₁，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间从V₂下降至V₁(V₁＜V₂)仍为正极性，其值一直保持至时点A₃为止；

(d)然后时间进行至时点A₃，开始进入第N+1个画面，此时驱动电压脉冲D₁之值下降至V₃’，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间亦下降至V₃’而为负极性，一直保持至时点A₄为止；

(e)然后进行至时点A₄，此时驱动电压脉冲D₁之值仍为V₁’，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值上升至位准V₁’仍为负极性，一直至时点A₅为止；以及

(f)然后进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值在瞬间上升至V₃而为正极性，一直至时点A₆为止。

20.如权利要求19方的法，其中当在各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线，其可达成较在画面间插入黑色画面或在画面间将背光关闭更佳之效果，而最适合地实现以LCD显示器模拟CRT显示器脉冲式显像之目的。

21.一种模拟CRT脉冲式显像所用的装置，包括：第一输入控制线；第二输入控制线；第三输入控制线；第一输入数据线；第一电容器；第二电容器；以及输出驱动电压线；以及第一晶体管，包含：一栅极连接至第一输入控制线或第二输入控制线或第三输入控制线、一源极连接至第一输入数据线，以及一漏极连接至输出驱动电压线以及两个并联之第一与第二电容器；

其中该第一电容器与第二电容器各分别为储存电容器与液晶等效电容器且各接地，以及该输出驱动电压线是用于将该模拟驱动电压输出至LCD面板之该等像素以显示影像；

其特征为该输入数据线连接至一个数据驱动器，该输入控制线连接至栅极驱动器，该栅极驱动器具有第一、第二、以及第三输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由所说输入线接收相关信号，所说栅极驱动器之所输入之输出起动(OE)信号是以此种方式控制，以致于在所说栅极驱动器之输出端产生同步之三组控制电压脉冲，其由以下三组控制电压脉冲构成：(1)(G₁、G_m)、(2)(G_m+1、G_2m)、(3)(G_2m+1、G_3m)，而此三组控制电压脉冲(1，2，3)经由其所对应之第一、第二或第三输入控制线供应至所说晶体管之栅极，当被所说三组同步控制信号(1，2，3)触发时，该电路将该数据信号馈给该输出驱动电压线；以及

经由其控制而产生之驱动电压脉冲可在显示屏幕上同时产生相隔m条扫瞄线之三条同步扫瞄线，以显示影像。

22.一种模拟CRT脉冲式显像所用的方法，包括以下步骤：

提供一电路，其具有：第一输入控制线、第二输入控制线、第三输入控制线；第一输入数据线、第一晶体管、第一电容器、第二电容器、以及输出驱动电压线；

将具有周期脉冲波形之数据信号提供该晶体管之源极；

提供OE与STH控制信号给该栅极驱动器之第一、第二、以及第三输出起动(OE)输入线与启始水平脉冲(STH)输入线，且经由所说输入线接收相关信号，所说栅极驱动器之所输入之输出起动(OE)信号是以此种方式控制，以致于在所说栅极驱动器之输出端产生同步之三组控制电压脉冲，其由以下三组控制电压脉冲构成：(1)(G₁、G_m)、(2)(G_m+1、G_2m)、(3)(G_2m+1、G_3m)，而此三组控制电压脉冲(1，2，3)经由其所对应之第一、第二或第三输入控制线供应至所说晶体管之栅极，其特征为当被三组所说同步控制信号(1，2，3)触发时，该电路将该数据信号馈给该输出驱动电压线；以及将由以上步骤所产生之该输出驱动电压输出给该等像素，可在显示屏幕上同时产生相隔m条扫瞄线之三条同步扫瞄线，以显示影像。

23.如权利要求22的方法，其中使用交流电(AC)作为控制电压与驱动电压，因而所说电压在其控制与驱动过程中会有正负相(phase)交替出现之现象，其进行之过程如以下方式依时点A1至A6之时间顺序循环重复：

(a)在时点A₁之前之第N-1个画面中之驱动电压脉冲D₁之值V₁’，且驱动电压脉冲V_LC之值V₁’亦为负极性；

(b)在时点A₁开始进入第N个画面，此时驱动电压脉冲D₁之值上升为V₂，由于控制电压脉冲G₁之作用使得此模拟装置所产生之输出驱动电压脉冲V_LC之值亦上升至V₂而为正极性，一直保持至时点A₂为止；

(c)然后时间进行至时点A₂，此时驱动电压脉冲D₁之值V₁，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间从V₂下降至V₁(V₁＜V₂)仍为正极性，其值一直保持至时点A₃为止；

(d)然后时间进行至时点A₃，开始进入第N+1个画面，此时驱动电压脉冲D₁之值下降至V₃’，由于控制电压脉冲G₁之作用，驱动电压脉冲V_LC之值在瞬间亦下降至V₃’而为负极性，一直保持至时点A₄为止；

(e)然后进行至时点A₄，此时驱动电压脉冲D₁之值仍为V₁’，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值上升至位准V₁’仍为负极性，一直至时点A₅为止；以及

(f)然后进行至时点A₅，开始进入第N+2个画面，此时驱动电压脉冲D₁之值上升为V₃，由于控制电压脉冲G₁之作用，使得驱动电压脉冲V_LC之值在瞬间上升至V₃而为正极性，一直至时点A₆为止。

24.如权利要求23的方法，其中当在各时点间模拟装置之输出驱动电压V_LC为(code 0)时，即表示在此时间期间于显示屏幕上进行扫瞄黑线，其可达成较在画面间插入黑色画面或在画面间将背光关闭更佳之效果，而最适合地实现以LCD显示器模拟CRT显示器脉冲式显像之目的。

Images