CN1627751A - 等级虚级联和相邻级联相互转换装置及实现方法 - Google Patents
等级虚级联和相邻级联相互转换装置及实现方法 Download PDFInfo
- Publication number
- CN1627751A CN1627751A CN 200310112524 CN200310112524A CN1627751A CN 1627751 A CN1627751 A CN 1627751A CN 200310112524 CN200310112524 CN 200310112524 CN 200310112524 A CN200310112524 A CN 200310112524A CN 1627751 A CN1627751 A CN 1627751A
- Authority
- CN
- China
- Prior art keywords
- concatenation
- adjacent
- conversion
- virtual
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
一种等级虚级联和相邻级联相互转换装置及实现方法，涉及通讯领域的同步数字传输体系SDH系统的数据业务接入。其中装置包括：相邻级联VC－4－4c封装的STM－4标准光接口模块；虚级联VC－4－4v封装的STM－4标准光接口模块；FPGA大容量可编程逻辑器件；外挂在部件三的RAM池；接在FPGA上的告警指示灯；模块电源，给本装置供电；电源模块的输入为－48V直流电，使本装置成为一个独立的装置。本发明还公开了用上述装置进行等级虚级联和相邻级联相互转换的方法。采用本发明，无需对全SDH网络升级，即可实现相邻级联结构的数据业务的接入和传送，升级容易，且成本低廉。
Description
技术领域
本发明属于通讯领域，涉及通讯领域的同步数字传输体系SDH系统的数据业务接入。
背景技术
现有的大量在网上运行的SDH设备只能承载VC-4-4v业务，而不能承载VC-4-4c的业务，随着IP、ATM等宽带业务发展的需要，要求SDH设备必须能够承载VC-4-4c的业务。现有的网络要达到这个要求，必须更换所有网络节点的板卡，只有所有的网络节点，都更换了支持VC-4-4c的业务的板卡，整个网络才能承载VC-4-4c的业务。
GPT有限公司在中国申请的专利：申请号：98118866公开日：1999年7月28日题目：在SDH网络中的数据传输。该专利描述了虚级联和相邻级联转换的核心思想，但没有涉及段开销的处理和时钟的处理。
在ITU-T的相关标准中，也只对虚级联、相邻级联、H4字节进行了定义，并指出对于使用不同类型级联的网络互连规则需要的详细说明还需进一步研究，也没有详谈时钟和段开销的处理。
现在已在网络中运行的SDH设备基本不能接入和传递被打包成VC-4-4c格式的数据业务。
发明内容
本发明要解决的技术问题是提供一种实现VC4-4等级虚级联和相邻级联相互转换装置，可以接入和传递被打包成VC-4-4c格式的数据业务，并在此基础上提供实现VC4-4等级虚级联和相邻级联相互转换的方法。
本发明中的实现VC4-4等级虚级联和相邻级联相互转换装置，包括：
部件一：相邻级联VC-4-4c封装的STM-4标准光接口模块；
部件二：虚级联VC-4-4v封装的STM-4标准光接口模块；
部件三：FPGA大容量可编程逻辑器件；
部件四：外挂在部件三的RAM池；
部件五：接在FPGA上的告警指示灯；
部件六：模块电源，给本装置供电；电源模块的输入为-48V直流电，使本装置成为一个独立的装置；
具有VC-4-4c业务STM-4光信号，进入部件一，经光电转换后送入FPGA，在FPGA中完成从VC-4-4c到VC-4-4v的转换，再经过部件二电光转换后送出本设备，进入SDH设备；
经过SDH网络传送后的虚级联VC-4-4v业务光信号，进入部件二，经光电转换后送入FPGA，在FPGA中完成从VC-4-4v到VC-4-4c的转换，再经过部件一电光转换后送出本设备，进入数据设备；本方向的转换在部件四进行数据缓存，容忍不同VC-4s从不同路径传递的网络延迟。
在本发明的装置中，光发时钟采用收端时钟，即：从相邻级联到虚级联转换，虚级联的光发时钟采用相邻级联的光收时钟，在整个转换处理过程中，也采用该时钟；从虚级联到相邻级联的转换，相邻级联的光发时钟采用虚级联的光收时钟，在整个转换过程中也采用该时钟。
本发明与外部的连接关系为，部件一和数据设备相连，部件二和SDH设备相连。
本发明中的实现VC4-4等级虚级联和相邻级联相互转换装置中实现从相邻级联到虚级联转换的方法，包括：
3.1帧头检测和解扰码
从相邻级联光口进入FPGA的一组信号有8位77M数据信号，1个77M时钟信号，一个77M帧头信号，首先要检测帧头信号指示数据位置的正确性， 给出LOS，LOF告警指示信号，并对数据进行解扰码处理；
3.2段开销的检测和提取
3.2.1 B1误码的检测，给出B1误码检测值并给出B1误码告警指示信号；
3.2.2 B2误码检测，给出B2误码告警指示信号；
3.2.3 M1、K2(B6-B8)的提取，给出MS-AIS，MS-RDI，MS-REI告警指示信号；
3.3指针解释
根据实际的指针值，生成J1的位置指示信号，并根据指针调整的情况，生成相应的PAYLOAD指示信号；在NORM、LOP、AIS这三种状态间转移，并给出相应的状态指示信号LOPI与AISI告警；
3.4通道开销检测
主要包括B3字节检测；G1的检测，给出B3误码告警指示信号，HP-REI，HP-RDI告警指示信号；
3.5通道开销插入
相邻级联收侧到虚级联发侧J1、C2，G1，F2，F3，K3，N1的穿通，发侧将相邻级联J1、C2，G1，F2，F3，K3，N1复制到虚级联中每个独立的VC-4s中；
3.6 H4字节的插入，AU-4指针的复制
按照帧序列编码的两段复帧号和代表VC-4s次序的SQ号的编码规则插入H4字节，同时完成虚级联中每个VC-4s的指针从相邻级联指针复制；
3.7 B3校验码的插入
发侧虚级联中每个VC-4独立进行B3误码生成和插入，相邻级联侧检测到的B3误码将传递给虚级联中每个VC-4s；
3.8段开销的插入
3.8.1 B2校验码的再生处理，并传递相邻级联收侧的B2误码；
3.8.2 B1校验码的再生处理，并传递相邻级联收侧的B1误码，
3.8.3数据扰码及A1、A2的插入。
本发明中的实现VC4-4等级虚级联和相邻级联相互转换装置中实现从虚级联到相邻级联转换的方法，包括：
4.1帧头检测和解扰码
从虚级联光口进入FPGA的一组信号有8位77M数据信号，1个77M时钟信号，一个77M帧头信号；首先要检测帧头信号指示数据位置的正确性，给出LOS，LOF告警指示信号，并对数据进行解扰码处理；
4.2段开销的检测和提取
4.2.1 B1误码的检测，给出B1误码检测值并给出B1误码告警指示信号；
4.2.2 B2误码检测，给出B2误码告警指示信号；
4.2.3 M1、K2(B6-B8)的提取，给出MS-AIS，MS-RDI，MS-REI告警指示信号；
4.3指针解释
根据实际的指针值，生成J1的位置指示信号，并根据指针调整的情况，生成相应的PAYLOAD指示信号，在NORM、LOP、AIS这三种状态间转移，并给出相应的状态指示信号LOPI与AISI告警；
以上的处理虚级联的收侧和相邻级联的收侧相同；
4.4 77M到19M的转换；每个VC-4s的输率降低到19M，分别单独处理；
4.5通道开销检测
对每个VC-4s进行B3字节检测，给出误码性能超限告警指示信号；G1的检测，给出HP-REI，HP-RDI告警指示信号；
4.6 H4字节解释模块
H4字节告警检测，，H4复帧序号和SQ号的提取，并由复帧序列号和SQ号生成外挂SRAM的写地址
4.7虚级联到相邻级联的队列重排
包括外挂SRAM接口读写地址，数据，控制信号的生成；外挂RAM读出数据解服用的处理
4.8指针调整
对虚级联中的4个VC-4s做统一的指针调整处理，以消除速率不匹配；
4.9指针生成
根据J1的位置生成VC-4-4c的指针；
4.10 19M到77M转换
4.11 B3校验码的插入发侧相邻级联按VC-4-4c格式进行B3误码生成和插入，并传递相邻级联收侧的B3误码；
4.12段开销的插入
4.12.1从接收侧拷贝除指针字节包括H3字节外的所有开销，因相邻级联发端时钟来源于虚级联收端时钟，因此无需存储，只简单的拷贝即可；
4.12.2 B2校验码的再生处理，并传递相邻级联收侧的B2误码；
4.12.3 B1校验码的再生处理，并传递相邻级联收侧的B1误码；
4.12.4数据扰码及A1、A2的插入；
采用本发明，无需对全SDH网络升级，即可实现相邻级联结构的数据业务的接入和传送，升级容易，且成本低廉。本装置在实现时引进了SDH中继的特点。穿通段开销和通道开销，所以本装置自身无需网管和CPU，只需提供必要的告警灯指示有无告警，通过SDH或数据设备的网管系统查告警的细节。在本发明中，发时钟来源于收时钟，使逻辑的简化，无需对需穿通的段开销和通道开销进行存储和在发送端的插入。也无需指针调整和指针生成，虚级联中每个VC-4s的指针只进行相邻级联指针复制的复制即可。告警灯装置指示高警，方便维护。
附图说明
图1 本发明中的转换装置结构示意图；
图2 本发明中的相邻级联到虚级联转换流程；
图3 本发明中的虚级联到相邻级联转换流程；
图4 VC-4-4c结构(X＝4)图；
图5 VC-4-4v结构图。
表1 VC-4-4v SQ号及H4复帧号定义
具体实施方式
本发明实现VC-4等级虚级联和相邻级联之间相互转换，要点是在相邻级联到虚级联的转换侧的每个VC-4s中的H4字节插入表示帧序列编码的两段复帧号和代表VC-4s次序的SQ号。这样，不同VC-4s在SDH网络中可以通过不同路径传输。在虚级联到相邻级联的转换侧再重新按照原序列号的顺序排列。因经过不同路径的VC-4s到达终点的传输延时不同，为了容纳这样的延时，需要很大的FIFO对VC-4s进行缓存，在本发明中的FIFO由外挂SSRAM实现，核心功能在可编程逻辑中实现。
图1示出的本发明中的装置和图2、3示出的本发明实现转换的流程，在技术方案部分已对本发明的装置和实现方法进行了说明，此处不再重复。
下面将详细说明相邻级联和虚级联的定义，如何对帧进行编号；以及恢复帧标号时的告警处理；同时，还要详细说明本设计中的时钟处理及开销处理的方法；最后，说明告警灯指示的告警类型。其中，相邻级联和虚级联的定义，以及如何对帧进行编号部分在标准中已有明确定义。
首先，先说明相邻级联和虚级联的定义：
对于传送的净荷不能有效地适配进标准的虚容器(VC-4)时，可使用VC-4级联。定义了两种级联方法，相邻级联和虚级联。两种方法都提供在通道终端4倍容器VC4的级联带宽。区别在于通道终端之间的传送。相邻级联在整个传送中保持了相邻的带宽，而虚级联打破了相邻的带宽，进入独立的VC中，传送单独的VC，在传输的结束点再重组这些VC到一个相邻的带宽中。虚级联仅在通道终端设备需要级联功能，而相邻级联在每个网元都需要级联功能。
4个VC-4s的相邻级联(VC-4-4c)：
一个VC-4-4c提供一个4个容器VC-4的净荷区域，见图4。位于第一列的一个POH的通用设置用于整个VC-4-4c(例如：BIP-8包含了VC-4-4c的所有261*4列)。列2到4为固定填充。
VC-4-4c在STM-4信号中4个相邻的AU-4中传送。VC-4-4c的第一列始终位于第一个AU-4。该第一个AU-4的指针指示了VC-4-4c中J1字节的位置。AU-4#2到4的指针设置为级联指示，来指示相邻级联的净荷。对于4个级联的AU-4指针调整共同完成，并且使用了4*3填充字节。一个VC-4-4c提供一个容量为599040kbit/s的净荷；
4个VC-4s的虚级联(VC-4-4v)：
VC-4-4v提供一个4个容器VC-4(VC-4-4c)相邻的净荷区域，净荷容量为599040kbit/s，见图5。容器映射进4个独立的VC-4，来构成VC-4-4v。每一个VC-4都有自己的POH。H4 POH字节用于虚级联特定序列，复帧指示定义见H4字节两段复帧及SQ号定义。
每一个VC-4-Xv的VC-4在网络中独立地传送。因为VC-4不同的传播延时，独立的VC-4间将产生差分延时。该差分延时必须得到补偿，每个VC-3在进入净荷区域时必须重排。
其次，再介绍H4字节两段复帧及SQ号定义：
一个两段512ms的复帧容忍125μs及以上(达256ms)的差分延时。第一段(The first stage)使用H4第5到8比特为4比特复帧指示(MFI1)。MFT1每基帧时增加一次，计数从0到15。对于第二段(the second stage)8比特复帧指示(MFI2)，H4用于第一复帧0帧中的1到4比特(MFI2 bits 1-4)及1帧(MFI2 bits 5-8)(见表4-1)。MFI2每第一步复帧增加一次，计数从0到255。因此，所有的复帧为4096帧长(＝512ms)。
序列指针SQ指示VC-4-4v中构成相邻容器VC-4-4c的独立VC-4的序列顺序，见图5。VC-4-4v的每个VC-4都有固定的唯一的序列号，范围从0到3。传送VC-4-4c第一个VC-4，其序列号为0；第二个VC-4，其序列号为1；第三个VC-4，其序列号为2，第四个VC-4，其序列号为3。
8比特的序列号在H4的第1到第4比特中传送，使用第一复帧的14帧(SQbits 1-4)及15帧(SQ bits 5-8)。见表1。
恢复帧标号时的告警处理：
从虚级联到相邻级联的转换比较复杂，需要提取H4字节的帧编号，同时，还要进行告警处理，告警如下：
第一段复帧失步(OOM1)：在MFI1序列号检测中，连续4帧错误，则认为第一段复帧失步(OOM1)。
第二段复帧失步(OOM2)：在MFI2序列号检测中，连续4帧错误发生或OOM1，则认为第二段复帧失步(OOM2)。
SQ号丢失(DSQM)：如连续4帧收到的SQ号和期望的不一致时，上报DSQM，如连续4帧一致时，恢复正常，退出SQ号丢失状态。
延时越界(DLOA)：当通过不同路径传输，各独立的VC-4s延时差范围超限。进入延时越界(DLOA)。
当系统处于延时越界告警时，表明超出系统设计范围，系统无法正常工作。
设计实现允许延时差。
表1 VC-4-4v SQ号及H4复帧号定义
| H4 Byte | 1stmulti-framenumber | 2ndmulti-framenumber | |||||||
| Bit 1H4 [7] | Bit 2H4 [6] | Bit 3H4 [5] | Bit 4H4 [4] | Bit 5H4 [3] | Bit 6H4 [2] | Bit 7H4 [1] | Bit 8H4 [0] | ||
| 1st multi-frame indicator MFI1(bits 1-4) | |||||||||
| Sequence indicator MSB(bits1-4)SQ[3:0] | 1MFI1[3] | 1MFI1[2] | 1MFI1[1] | 0MFI1[0] | 14 | n-1 | |||
| Sequence indicator LSB(bits5-8)SQ[7:4] | 1 | 1 | 1 | 1 | 15 | ||||
| 2nd multi-frame indicator MFI2MSB(bits 1-4)MFI2[3:0] | 0 | 0 | 0 | 0 | 0 | n | |||
| 2nd multi-frame indicator MFI2LSB(bits 5-8)MFI2[7:4] | 0 | 0 | 0 | 1 | 1 | ||||
| Reserved(″0000″) | 0 | 0 | 1 | 0 | 2 | ||||
| Reserved(″0000″) | 0 | 0 | 1 | 1 | 3 | ||||
| Reserved(″0000″) | 0 | 1 | 0 | 0 | 4 | ||||
| Reserved(″0000″) | 0 | 1 | 0 | 1 | 5 | ||||
| Reserved(″0000″) | 0 | 1 | 1 | 0 | 6 | ||||
| Reserved(″0000″) | 0 | 1 | 1 | 1 | 7 | ||||
| Reserved(″0000″) | 1 | 0 | 0 | 0 | 8 | ||||
| Reserved(″0000″) | 1 | 0 | 0 | 1 | 9 | ||||
| Reserved(″0000″) | 1 | 0 | 1 | 0 | 10 | ||||
| Reserved(″0000″) | 1 | 0 | 1 | 1 | 11 | ||||
| Reserved(″0000″) | 1 | 1 | 0 | 0 | 12 | ||||
| Reserved(″0000″) | 1 | 1 | 0 | 1 | 13 | ||||
| Sequence indicator SQ MSB(bits1-4) | 1 | 1 | 1 | 0 | 14 | ||||
| Sequence indicator SQ LSB(bits5-8) | 1 | 1 | 1 | 1 | 15 | ||||
| 2nd multi-frame indicator MFI2MSB(bits 1-4) | 0 | 0 | 0 | 0 | 0 | n+1 | |||
| 2nd multi-frame indicator MFI2LSB(bits 5-8) | 0 | 0 | 0 | 1 | 1 | ||||
| Reserved(″0000″) | 0 | 0 | 1 | 0 | 2 | ||||
本装置用外挂RAM进行VC-4存储，选用的是2M字节SSRAM，可存贮512帧VC-4，可容忍的每2个VC-4s的相比较的延时差最大不超过511帧，约为64MS。
时钟处理：
本装置的光发时钟采用收端时钟，从相邻级联到虚级联转换，虚级联的光发时钟采用相邻级联的光收时钟，在整个转换处理过程中，也采用该时钟。从虚级联到相邻级联的转换，相邻级联的光发时钟采用虚级联的光收时钟，在整个转换过程中也采用该时钟。采用该时钟处理方式，可简化逻辑设计，节省逻辑单元，降低FPGA的费用。如从相邻级联到虚级联的转换，因收发时钟一致，则虚级联中4个VC-4s的指针调整和相邻级联VC-4-4c的指针调整一致，因此，无需重新用FIFO进行指针调整和重新进行指针值得生成，虚级联中4个VC-4s的指针值只需简单的复制相邻级联VC-4-4c的指针值即可。除此之外，段开销处理也大大简化，因收发使用同-个时钟，在整个处理过程中，STM-4被完整的传递，直接完成了段开销和的穿通。如果，收发时钟不一致，则必须进行段开销的存储和重新插入，才能完成段开销的穿通。
开销处理：
开销处理采用穿通方式，分为段开销的穿通和通道开销的穿通复制，这种开销的处理方式，可使本装置被视为透明，无需网管进行维护，节约成本。
段开销处理包括B1、B2开销处理，指针字节开销处理，其他段开销处理。
B1、B2开销处理：在接收端进行告警检测，在发送端重新进行B1、B2误码再生，如接收端有误码告警，则在发送端插入误码，从而完成B1、B2的误码穿通。从相邻级联到虚级联的转换，接收端是相邻级联的收端，发送端是虚级联的发端。从虚级联到相邻级联的转换，接收端是虚级联的收端，发送端是相邻级联的发端。
指针字节开销的处理：指针字节包括H1、H2、H3字节，从相邻级联到虚级联的转换，虚级联中4个VC-4s的H1、H2字节只需简单的复制相邻级联VC-4-4c的H1、H2字节，H3字节穿通。从虚级联到相邻级联的转换，需要根据指针调整的情况重新生成H1、H2、H3字节。
其他段开销字节：完全穿通。因发时钟来源于收时钟，因此在整个处理过程中，STM-4段开销被完整的保留，无需增加额外逻辑进行段开销的穿通处理。
通道开销处理包括：B3通道开销处理，H4字节通道开销处理，其他通道开销字节处理。
B3通道开销处理：在接收端进行告警检测，在发送端重新进行B3误码再生，如接收端有误码告警，则在发送端插入误码，从而完成B3的误码穿通。从相邻级联到虚级联的转换，如国相邻级联有B3误码告警则在虚级联中的4个VC-4s都要插入B3误码。从虚级联到相邻级联的转换，虚级联中只要有一个VC-4s有B3误码告警，则在相邻级联要插入B3误码。
H4字节通道开销处理：在相邻级联到虚级联的转换侧，每个VC-4s中的H4字节插入帧序列编码和VC-4的标志号。在虚级联到相邻级联的转换侧只完成H4字节的提取并进行相应处理，无需再生H4字节。
其他通道开销字节处理：其他通道开销字节包括J1、C2，G1，F2，F3，K3，N1。在相邻级联到虚级联的转换侧，虚级联中4个VC-4s的通道开销字节复制相邻级联的通道开销字节。在虚级联到相邻级联的转换侧，相邻级联的通道开销字节来源于虚级联中第一个个VC-4s的通道开销字节。
告警灯指示的告警类型：
本装置设置告警灯，可对历史告警进行上报，通过复位键可清除历史告警并可观察当前是否有告警。告警类型有：信号丢失；帧失步；帧丢失；B1，B2，B3误码；再生段比特间插校验错误；复用段告警指示信号；复用段远端缺陷指示；复用段远端误码指示；管理单元指针丢失；管理单元告警指示信号；高阶通道远端误码指示；高阶通道远端缺陷指示；H4字节复帧丢失；H4字节SQ号丢失。
Claims (4)
1、一种等级虚级联和相邻级联相互转换装置，包括：
部件一：相邻级联VC-4-4c封装的STM-4标准光接口模块；
部件二：虚级联VC-4-4v封装的STM-4标准光接口模块；
部件三：FPGA大容量可编程逻辑器件；
部件四：外挂在部件三的RAM池；
部件五：接在FPGA上的告警指示灯；
部件六：模块电源，给本装置供电；
具有VC-4-4c业务STM-4光信号，进入部件一，经光电转换后送入FPGA，在FPGA中完成从VC-4-4c到VC-4-4v的转换，再经过部件二电光转换后送出本设备，进入SDH设备；
经过SDH网络传送后的虚级联VC-4-4v业务光信号，进入部件二，经光电转换后送入FPGA，在FPGA中完成从VC-4-4v到VC-4-4c的转换，再经过部件一电光转换后送出本设备，进入数据设备；本方向的转换在部件四进行数据缓存，容忍不同VC-4s从不同路径传递的网络延迟。
2、权利要求1所述的等级虚级联和相邻级联相互转换装置，其特征在于，光发时钟采用收端时钟，即：从相邻级联到虚级联转换，虚级联的光发时钟采用相邻级联的光收时钟，在整个转换处理过程中，也采用该时钟；从虚级联到相邻级联的转换，相邻级联的光发时钟采用虚级联的光收时钟，在整个转换过程中也采用该时钟。
3、在权利要求1或2所述的等级虚级联和相邻级联相互转换装置中实现从相邻级联到虚级联转换的方法，包括：
3.1 帧头检测和解扰码；
3.2 段开销的检测和提取：
3.2.1 B1误码的检测，给出B1误码检测值并给出B1误码告警指示信号；
3.2.2 B2误码检测，给出B2误码告警指示信号；
3.2.3 M1、K2(B6-B8)的提取，给出MS-AIS，MS-RDI，MS-REI告警指示信号；
3.3 指针解释；
3.4 通道开销检测；
3.5 通道开销插入；
3.6 H4字节的插入，AU-4指针的复制；
3.7 B3校验码的插入；
3.8 段开销的插入：
3.8.1 B2校验码的再生处理，并传递相邻级联收侧的B2误码；
3.8.3 B1校验码的再生处理，并传递相邻级联收侧的B1误码，
3.8.3 数据扰码及A1、A2的插入。
4、在权利要求1或2所述的等级虚级联和相邻级联相互转换装置中实现从虚级联到相邻级联转换的方法，包括：
4.1 帧头检测和解扰码；
4.2 段开销的检测和提取：
4.2.1 B1误码的检测，给出B1误码检测值并给出B1误码告警指示信号；
4.2.2 B2误码检测，给出B2误码告警指示信号；
4.2.3 M1、K2(B6-B8)的提取，给出MS-AIS，MS-RDI，MS-REI告警指示信号；
4.3 指针解释；
4.4 77M到19M的转换；每个VC-4s的输率降低到19M，分别单独处理；
4.5 通道开销检测；
4.6 H4字节解释模块；
4.7 虚级联到相邻级联的队列重排；
4.8 指针调整；
4.9 指针生成；
4.10 19M到77M转换；
4.11 B3校验码的插入；
4.12 段开销的插入：
4.12.1从接收侧拷贝除指针字节包括H3字节外的所有开销，因相邻级联发端时钟来源于虚级联收端时钟，因此无需存储，只简单的拷贝即可；
4.12.2 B2校验码的再生处理，并传递相邻级联收侧的B2误码；
4.12.3 B1校验码的再生处理，并传递相邻级联收侧的B1误码；
4.12.4 数据扰码及A1、A2的插入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2003101125241A CN100407724C (zh) | 2003-12-08 | 2003-12-08 | 等级虚级联和相邻级联相互转换装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2003101125241A CN100407724C (zh) | 2003-12-08 | 2003-12-08 | 等级虚级联和相邻级联相互转换装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1627751A true CN1627751A (zh) | 2005-06-15 |
| CN100407724C CN100407724C (zh) | 2008-07-30 |
Family
ID=34759804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2003101125241A Expired - Fee Related CN100407724C (zh) | 2003-12-08 | 2003-12-08 | 等级虚级联和相邻级联相互转换装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100407724C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101668270B (zh) * | 2009-10-19 | 2012-06-06 | 东方通信股份有限公司 | 一种基于呼叫拦截与外挂平台方式解决来电免打扰的方法和平台 |
| CN102811108A (zh) * | 2011-06-02 | 2012-12-05 | 中兴通讯股份有限公司 | 一种优化保护倒换性能的方法及系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1051057A3 (de) * | 1999-04-29 | 2004-07-28 | Alcatel | Transport von verknüpften Containern in einem synchronen Nachrichtenübertragungsnetz |
| JP3494151B2 (ja) * | 2001-01-30 | 2004-02-03 | 日本電気株式会社 | コンカチネーション信号処理方法及び装置 |
| GB0200918D0 (en) * | 2002-01-16 | 2002-03-06 | Agilent Technologies Inc | Method and apparatus for measuring diffential delay |
-
2003
- 2003-12-08 CN CN2003101125241A patent/CN100407724C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101668270B (zh) * | 2009-10-19 | 2012-06-06 | 东方通信股份有限公司 | 一种基于呼叫拦截与外挂平台方式解决来电免打扰的方法和平台 |
| CN102811108A (zh) * | 2011-06-02 | 2012-12-05 | 中兴通讯股份有限公司 | 一种优化保护倒换性能的方法及系统 |
| CN102811108B (zh) * | 2011-06-02 | 2016-06-29 | 中兴通讯股份有限公司 | 一种优化保护倒换性能的方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100407724C (zh) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2010213281B2 (en) | Method And Device For Mapping And De-Mapping A Client Signal | |
| CN1083186C (zh) | 用于终接并产生同步传输信号的处理器装置 | |
| EP1573973B1 (en) | Method and apparatus for the hardware implementation of virtual concatenation and link capacity adjustment over sonet/sdh frames | |
| CN101160845B (zh) | 高速以太网到光传输网的数据传输方法及数据接口和设备 | |
| CN1449132A (zh) | 使用普通网络分组发送多个8b/10b位流的多路传输系统 | |
| EP3687088A1 (en) | Method for transmitting data in optical network and optical network device | |
| CN101051879A (zh) | 低速业务复用及解复用的方法和装置 | |
| EP2166710A1 (en) | Signal block sequence processing method and signal block sequence processing device | |
| CN1748381A (zh) | 用于可变长度分组的高效成帧过程 | |
| CN1439205A (zh) | 同步光网络环上等时的和突发数据的传输 | |
| CN101043281A (zh) | 波分复用网络同步数字系列光通道性能检测装置 | |
| CN102196321A (zh) | 100ge数据在光传送网中的传送方法和数据发送装置 | |
| CN1905558A (zh) | 单一化以太网交换板及数据交换方法 | |
| US7227844B1 (en) | Non-standard concatenation mapping for payloads | |
| EP1917766A2 (en) | Combined hardware and software implementation of link capacity adjustment scheme (lcas) in sonet (synchronous optical network) virtual concatenation (vcat) | |
| CN1625858A (zh) | 通信系统 | |
| CN1301609C (zh) | 一种虚级联延时补偿恢复装置 | |
| CN1627751A (zh) | 等级虚级联和相邻级联相互转换装置及实现方法 | |
| CN101035112A (zh) | 一种传送附加信息的装置及方法 | |
| US20080101377A1 (en) | Efficient Scalable Implementation of VCAT/LCAS for SDH and PDH Signals | |
| EP4135338A1 (en) | Service processing method, apparatus and device | |
| CN1440163A (zh) | 通过传输sdh/sonet网的以太网业务增强传输 | |
| CN1320792C (zh) | 一种传输方法 | |
| US10044468B2 (en) | Optical transceiver and data mapping method using thereof | |
| CN1031089C (zh) | 用于跨接高速率数字信号的系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080730 Termination date: 20171208 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |