背景技术
参见图9和10,下面介绍常规传感器和驱动常规传感器的方法。
图9是常规传感器的电路图。图9中所示的传感器包括设置成2×2矩阵的光敏单元(每个单元被虚线包围)。每个光敏单元包括光电二极管51、传输门52、浮置扩散层部分53、放大器晶体管54、复位晶体管55、和寻址晶体管56。而且,每个光敏单元对应形成图像的一个像素。应该指出,为了简化说明,这里假设光敏单元设置成2×2矩阵形式。然而,实际上,光敏单元设置成几十到几千行和列的矩阵形式。而且,在图9中,包含在相同光敏单元中的元件设有相同的下标(a到d),用于识别。
下面介绍图9中所示的传感器的驱动方法。为了从第一行上的光敏单元提取信号,首先通过垂直移位寄存器61控制包含于第一行上的第一光敏单元中的寻址寄存器56a和56b使其处于导通状态。借此,浮置扩散层部分53a和53b复位。此时,放大器晶体管54a和装入晶体管63p形成源跟随器电路,在垂直信号线62p上产生输出。同样,放大器晶体管54a和装入晶体管63p形成源跟随器电路,在垂直信号线62q上产生输出。这里,在垂直信号线62p和62q上呈现的电压是噪声电压,它们与储存在光电二极管51a和51b中的信号电荷无关。然后,传输门52a和52b被垂直移位寄存器61控制为导通状态。这样,储存在光电二极管51a和51b中的信号电荷被转移到浮置扩散层部分53a和53b,一起在垂直信号线62p和62q上出现对应储存在光电二极管51a和51b中的信号电荷的信号电压。
钳位电容器64p和64q、钳位晶体管65p和65q、采样/保持晶体管66p和66q以及采样/保持电容器67p和67q形成噪声抑制电路。这个噪声抑制电路获得给浮置扩散层部分53施加信号电荷的像素输出(信号输出)和不给其施加信号电荷的像素输出(即噪声输出)之间的差别。在图9中所示传感器中产生的噪声主要包括由放大器晶体管54上的阈值电压变化产生的噪声和kTC噪声,该kTC噪声是在复位晶体管55产生的热噪声。当在垂直信号线62p和62q上出现噪声输出时,钳位晶体管65p和65q和采样/保持晶体管66p和66q被将处于导通状态的控制端74和75控制。此时,通过钳位电压输送端73给采样/保持电容器67p和67q施加噪声抑制钳位电压。预定时间之后,由控制端74控制钳位晶体管65p和65q使其处于截止状态。
然后,在垂直信号线62p和62q上出现都等于噪声抑制信号电压和噪声电压的和的若干个电压。借此,垂直信号线62p和62q上的噪声电压各被改变为信号电压和噪声电压的和,并且改变的每个量对应每个噪声抑制信号电压。相应地,在钳位电容器64p和64q的采样/保持侧的电压也被改变,改变的量对应噪声抑制信号电压。实际上,施加于采样/保持电容器67p和67q的电压分别从噪声抑制钳位电压改变,改变的量对应通过由相应一个钳位电容器和相应一个采样/保持电容器划分垂直信号线62p和62q对应之一上的信号电压的改变量而获得的电压。因此,施加于每个采样/保持电容器67p和67q的电压是噪声抑制钳位电压和被划分信号电压的和,并抑制了噪声。将采样/保持晶体管66p和66q控制为截止状态之后,水平晶体管68p和68q依次地和选择地被水平移位寄存器69控制为导通状态。借此,从输出端70连续输出对应储存在光电二极管51a和51b中的信号电荷的信号。
然后,为了从第二行的光敏单元提取信号,对第二行上的光敏单元进行与在第一行上的光敏单元上所进行的操作相同的操作。借此,从输出端70输出对应储存在光电二极管51c和51d中的信号电荷的信号。
上述操作的时序图示于图10中。在图10中,储存在一行光电二极管51中的信号从输出端完全输出的周期被称为水平有效周期,而从光电二极管51向垂直信号线62输出信号用于抑制包含于输出信号中的噪声的周期被称为水平无效周期。此外,水平无效周期和水平有效周期集合起来称为水平周期。水平周期是用于读取每行信号所实际需要的时间周期。从整个传感器读取信号所需的时间周期称为一帧周期。如图10所示,储存在光电二极管51中的信号电荷量取决于施加于传输门52的转移脉冲的时间间隔。而且,转移脉冲的时间间隔在一帧周期期间是不变的。因此,光电二极管51的灵敏度也是不变的。
在图9所示的传感器中,每个光敏单元由四个晶体管(传输门52、放大器晶体管54、复位晶体管55和寻址晶体管54)形成。通过对比,在近年来发明的用于实现尺寸减小的某些传感器中,每个光敏单元由三个晶体管形成。这种新发明的传感器具有如下结构:其中从图9所示的传感器中省去了寻址晶体管56,并且功率源在光敏单元之间共享。为了允许从该传感器读取信号,要求将脉冲型源电压输送给每个光敏单元。
图9所示传感器的驱动方法例如在日本特许公开No.9-247537(1997-247537)中公开了。关于其中光敏单元各由三个晶体管形成的传感器,已知没有文献对这些光敏单元的具体布置进行说明。
在上述传感器以及半导体集成电路中,电路布置是确定电路尺寸、以及电路结构和设计规则的关键。通常,随着电路尺寸变小,电路的产量相应提高,由此降低了电路的成本。因此,根据预定设计规则布置电路在设计半导体集成电路上是一项重要的技术任务。然而,关于其中光敏单元各由三个晶体管形成的传感器,公众尚未清楚地知道这些光敏单元的具体布置。
发明内容
因此,本发明的目的是提供一种传感器的新电路结构,其中光敏单元都是由三个晶体管形成,并提供一种小电路尺寸的传感器。
本发明具有以下技术特征以实现上述目的。
本发明的固态成像装置根据接收的光学信号的强度输出电信号。该固态成像装置包括:具有若干个光敏单元的光敏区,其中光敏单元在半导体衬底上被两维地设置在行和列方向;电源线;垂直驱动器电路;多个垂直信号线;多个装入寄存器;噪声抑制电路;多个水平晶体管和水平驱动器电路。每个光敏单元包括:用于储存信号电荷的光电二极管,其中该信号电荷是通过对接收光进行光电转换获得的;用于传输储存在光电二极管中的信号电荷的传输晶体管;用于暂时储存被传输的信号电荷的浮置扩散层部分;用于放大储存在浮置扩散层部分中的信号电荷的放大器晶体管;和用于使储存在浮置扩散层部分中的信号电荷复位的复位晶体管。电源线公共地连接到放大器晶体管的漏极。垂直驱动器电路驱动同一行中设置的传输晶体管和另一相同行中设置的复位晶体管。垂直信号线公共地连接到设置在同一列中的放大器晶体管。装入晶体管分别连接到垂直信号线。噪声抑制电路抑制被输出到垂直信号线上的信号噪声。水平晶体管设置在行方向并被提供来自噪声抑制电路的输出。水平驱动器电路连续地和选择地使水平晶体管工作,以便从噪声抑制电路连续产生输出。在每个光敏单元中,在由器件绝缘区包围的一个有源区中形成光电二极管、传输晶体管、浮置扩散层部分、放大器晶体管和复位晶体管,并且包含于指定的一个光敏单元中的浮置扩散层部分连接到在列方向与指定光敏单元相邻的光敏单元中包括的放大器晶体管的栅极。
借此,可以实现用于完成合适的布置的光敏单元的电路结构,而不损害固态成像装置的功能。这就可以减小布置的光敏单元的尺寸,因而减小整个传感器的电路尺寸。
在这个固态成像装置中,共同地连接到设置在同一行中的传输晶体管的栅极的多个第一水平信号线和共同地连接到设置在同一行中的复位晶体管的栅极的多个第二水平信号线可以由相同材料制成。而且,指定一个光敏单元中的浮置扩散层部分可以设置在连接到相同光敏单元中包括的传输晶体管栅极的第一水平信号线、与连接到指定光敏单元中包括的复位晶体管的栅极的第二水平信号线之间。
通过第一水平信号线和传输晶体管的栅极以及第二水平信号线和复位晶体管的栅极由相同材料制成,不需要为这些信号线定线的接触孔。因此,可以减小布置的光敏单元的尺寸,由此减小整个传感器的总尺寸。
而且,第一接触孔可以设置在浮置扩散层部分上,以便连接浮置扩散层部分和放大器晶体管的栅极,第二接触孔可以设置在由放大器晶体管和复位晶体管共有的公共漏极上,以便将公共漏极连接到电源线,第三接触孔可以设置在放大器晶体管的源极上,以便将该源极连接到相应一个垂直信号线,并且第四接触孔可以设置在放大器晶体管的栅极所在的布线区域上,以便连接浮置扩散层部分和放大器晶体管的栅极。此外,第一接触孔、第二接触孔、第三接触孔、和第四接触孔可以被大致排成一直线。另外,第一到第三接触孔可以大致排成一直线。
通过在光敏单元的布置中使多个接触孔大致排成一直线,可以减小布置这些接触孔所需要的面积。因此,可以减小布置光敏单元的尺寸,由此减小整个传感器的总尺寸。
此外,连接浮置扩散层部分和放大器晶体管的栅极的信号线、电源线以及垂直信号线被形成在相同的布线层中。
通过连接浮置扩散层部分和放大器晶体管的栅极的信号线、电源线和垂直信号线由相同金属布线层形成,不需要为这些信号线定线的接触孔。因此,可以减小布置的光敏单元的尺寸,由此减小整个传感器的总尺寸。
此外,电源线可包括共同连接到设置在同一列上的放大器晶体管漏极的多个垂直电源线。而且,连接浮置扩散层部分的指定之一和相应一个放大器晶体管的栅极的信号线可设置在垂直信号线之一和垂直电源线之一之间,其中垂直信号线之一连接到包括指定浮置扩散层部分的光敏单元之一的放大器晶体管,垂直电源线之一连接到相应放大器晶体管的漏极。
借此,可以使光敏单元的布置图形简化和有规则。因此,可以减小布置的光敏单元的尺寸,由此减小整个传感器的总尺寸。
另外,包含于每个光敏单元中的所有晶体管是N沟道MOS晶体管。
本发明的这些和其它目的、特点、方案和优点将从下面结合附图的本发明的详细说明中体现得更明显。
具体实施方式
在描述根据本发明实施例的传感器之前,先介绍其中光敏单元各由三个晶体管形成的示例传感器。图1中所示的示例传感器包括设置成m×n矩阵的若干个光敏单元(各由虚线包围)、电源线10、垂直移位寄存器11、n个垂直信号线12-1到12-n、n个装入寄存器13-1到13-n、噪声抑制电路14、n个水平晶体管15-1到15-n、和水平移位寄存器16。每个光敏单元包括光电二极管1、传输门2、浮置扩散层部分3、放大器晶体管4和复位晶体管5。图1中的第一和第二行和列上的四个光敏单元当中,包含于相同光敏单元中的部件设有相同的下标(a到d),用于区别。光敏单元具有包括三个晶体管(传输门2、放大器晶体管4和复位晶体管5)和不包括寻址晶体管的特征。实际上,传感器中的m和n的值是几十到几千的数量级。
设置成m×n矩阵的光敏单元形成在半导体衬底上。更详细地说,光敏单元形成在P型衬底上或N型衬底上的P阱中。在每个光敏单元中,光电二极管1对接收的光进行光电转换,然后存储信号电荷。传输门2设置在光电二极管1和浮置扩散层部分3之间,用以将存储在光电二极管1中的信号电荷传送到浮置扩散层部分3。浮置扩散层部分3暂时储存从光电二极管1传输来的信号电荷。放大器晶体管4将储存在浮置扩散层部分3中的信号电荷放大。复位晶体管5使储存在浮置扩散层部分3中的信号电荷复位。
在设置这些光敏单元的光敏区域上,电源线10和垂直信号线12-1到12-n被定线。此外,两种类型的信号线(即m个信号线17-1到17-m和m个信号线18-1到18-m)被定线。电源线10共同地连接到所有光敏单元的放大器晶体管4的漏极。在本例中,假设电源线10在一端共同地连接到所有光敏单元中包括的放大器晶体管4的漏极和复位晶体管5的漏极。而且,假设每个光敏单元被施加脉冲型源电压VddC,该脉冲型源电压VddC是通过设置在电源线10的另一端的电源端20供给的。应该指出的是,虽然在图1中每个光敏单元连接到单电源线10,也可使用两个或多个电源线给每个光敏单元供电。
垂直信号线12-1到12-n分别被设置用于若干列光敏单元。垂直信号线12-1到12-n各将设置在同一列中的光敏单元中包括的相应一个放大器晶体管4、装入晶体管13-1到13-n之相应的一个、和噪声抑制电路14连接在一起。信号线17-1到17-m和信号线18-1到18-m是垂直移位寄存器11的输出信号线,并且分别被设置用于若干行光敏单元。信号线17-1到17-m各连接设置在同一行的光敏单元中包含的传输门2的栅极。信号线18-1到18-m各连接设置在同一行的光敏单元中包括的复位晶体管5的栅极。
垂直移位寄存器11以如下方式作为垂直驱动器电路工作。当源电压VddC为高电平时,垂直移位寄存器11同时驱动设置在同一行的光敏单元中包括的传输门2。而且,当源电压VddC为高电平时,垂直移位寄存器11同时驱动设置在同一行的光敏单元中包括的复位晶体管5。然而,驱动复位晶体管5的这种操作进行的时间不同于驱动传输门2的上述操作的时间。装入晶体管13-1到13-n分别连接到垂直信号线12-1到12-n,并设置在行方向排成直线。噪声抑制电路14连接到垂直信号线12-1到12-n,并且被供给从放大器晶体管4输出的信号,以便消除所供给的信号中包括的噪声分量。水平晶体管15-1到15-n被设置在行方向,各被供给从噪声抑制电路14输出的n个信号的相应一个。水平移位寄存器16作为水平驱动器电路工作。即,水平移位寄存器16连续地和选择地使水平晶体管15-1到15-n工作。借此,从噪声抑制电路14输出的n个信号从输出端21连续输出。
图2A和2B是详细描述噪声抑制电路14的示意图。如图2A所示,噪声抑制电路14包括n个采样/保持晶体管31-1到31-n、n个钳位电容器32-1到32-n、n个钳位晶体管33-1到33-n、和n个采样/保持电容器34-1到34-n。噪声抑制电路14用与图9中所示噪声抑制电路相同的方式工作,尽管采样/保持晶体管31-1到31-n的设置不同于图9中的它们的对应部分的设置。采样/保持晶体管31-1到31-n之每一个的栅极被施加从控制端22输入的采样/保持控制信号。同样,钳位晶体管33-1到33-n之每一个的栅极被施加从控制端23输入的钳位控制信号。这两个控制信号如图2B所示那样变化。这两个控制信号都处于高电平的周期为噪声输出周期。采样/保持控制信号处于高电平和钳位控制信号处于低电平的周期为信号输出周期。
参见图3中所示的时序图,下面介绍驱动图1中所示传感器的方案。为了驱动这个传感器,将执行的方案包括:在每个水平周期脉冲驱动电源线10的步骤;由垂直移位寄存器11从m×n个光电二极管1的一行读取信号的步骤;和由水平移位寄存器16连续输出从该一行读取的信号。
如图3所示,在初始状态下,源电压VddC处于低电平。就是说,在初始状态下,电源线10没有被驱动。为了从第一行上的光敏单元提取信号,首先将源电压VddC控制在高电平。这将使每个光敏单元的传输门2和复位晶体管5的漏极处于高电平。接着,当电源线10被驱动时,垂直移位寄存器11使信号线18-1在预定时间周期内处于高电平。这使第一行上的光敏单元的复位晶体管5(包括复位晶体管5a和5b)的栅极电位处于高电平,由此使这些复位晶体管5处于导通状态。此时,第一行上的光敏单元的放大器晶体管4(包括放大器晶体管4a和4b)也处于工作状态。同时,在垂直信号线12-1到12-n上出现噪声输出。这些噪声输出是在第一行上光敏单元的浮置扩散层部分3(包括浮置扩散层部分3a和3b)中存储的信号电荷被复位时产生的。
然后,当驱动电源线10时,垂直移位寄存器11使信号线17-1在预定时间周期内处于高电平。这使第一行上光敏单元的传输门2(包括传输门2a和2b)的栅极电位处于高电平,由此使这些传输门2处于导通状态。此时,在第一行上光敏单元的光电二极管1(包括光电二极管1a和1b)中存储的信号电荷被读到浮置扩散层部分3。然后对应于读取信号电荷的信号输出呈现在垂直信号线12-1到12-n上。
通过这种方式,在垂直信号线12-1到12-n的每个上出现噪声电压,然后出现信号电压与噪声电压的和。然后噪声抑制电路14以与常规噪声抑制电路相同的方式工作,抑制输出到垂直信号线12-1到12-n的信号的噪声。然后噪声抑制电路14输出n个信号给相应的水平晶体管15-1到15-n。
在噪声抑制电路14的工作之后,源电压VddC改变为低电平。接着,在电源线10未被驱动时,垂直移位寄存器11使信号线18-1在预定时间周期内处于高电平。这使储存在第一行上光敏单元的浮置扩散层部分3(包括浮置扩散层部分3a和3b)中的信号电荷复位。而且,第一行上光敏单元的放大器晶体管4(包括放大器晶体管4a和4b)被设置为非工作状态,直到它们下一次被选择为止。
然后水平移位寄存器16产生n个输出信号,这些信号耦合到水平晶体管15-1到15-n的栅极。水平移位寄存器16选择地使这n个输出信号处于高电平,由此连续地和选择地控制水平晶体管15-1到15-n处于导通状态。借此,对应在第一行上的光电二极管1(包括光电二极管1a和1b)中存储的信号电荷的信号从输出端21连续输出。
接着,为了从第二行上的光敏单元提取信号,在第二行的光敏单元上执行与对第一行上的光敏单元执行的操作相同操作。借此,从输出端21连续输出对应第二行上的光电二极管1(包括光电二极管1c和1d)中存储的信号电荷的信号。然后,对第三到第m行上的光敏单元进行相同的操作。应该指出,图3中所示的水平消隐周期、水平有效周期、一个水平周期、和一帧周期的定义与常规传感器中的相同。而且,如常规传感器那样,该示例传感器的每个光电二极管1的灵敏度是恒定的。
包含于图1的示例传感器中的光敏单元的布置图形可以如图4所示那样,例如,如果不对该布置给予特殊考虑。在图4中,被虚线包围的部分对应一个光电单元。而且,在每个光敏单元中,被细实线包围的区域表示有源区200,阴影区域表示多晶硅布线211到213,黑色粗线表示金属布线221到224,并且具有对角线的方块表示接触孔。应该指出的是,上面的说明也适用于下面进一步介绍的其它布置图。
有源区200被器件隔离区(未示出)包围,并具有形成在其中的若干个器件,这些器件用做电路及其电极如光电二极管,以及每个晶体管的栅极、源极和漏极。在图4所示的布置图形中,每个光敏单元包括一个有源区200。
在有源区200和多晶硅布线211-213彼此重叠的部分中,形成若干个晶体管。在图4中,在每个光敏单元中,有源区200和多晶硅布线211-213在三个部分彼此重叠。具体而言,在有源区200和多晶硅布线211彼此重叠的部分中,形成传输门202(图1中的传输门2)。在有源区200和多晶硅布线212彼此重叠的部分中,形成复位晶体管205(图1中的复位晶体管5)。在有源区200和多晶硅布线213彼此重叠的部分中,形成放大器晶体管204(图1中的放大器晶体管4)。
有源区200中,被传输门202和复位晶体管205限定的区域对应浮置扩散层部分203(图1中的浮置扩散层部分3)。而且,有源区200中,位于传输门202的与浮置扩散层部分相对的一侧上的区域对应光电二极管201(图1中的光电二极管1)。
通过以上述方式形成的三个晶体管和浮置扩散层部分203利用预定的方案彼此电连接,可以实现图1中所示的光敏单元。在图4所示的布置图形中,通过金属布线实现了连接。具体而言,使用五种类型的金属布线用于每个光敏单元,其中四种类型的金属布线(即金属布线221-224)示于图4中。金属布线221连接相同光敏单元中包括的浮置扩散层部分203和放大器晶体管204的栅极。金属布线222连接在行方向彼此相邻的光敏单元中包括的多晶硅布线211。这些多晶硅布线211和金属布线222形成图1中所示的信号线17。金属布线223连接在行方向彼此相邻的光敏单元中包括的多晶硅布线212。这些多晶硅布线212和金属布线223形成图1中所示的信号线18。金属布线224连接设置在相同列上的光敏单元中包括的放大器晶体管204的栅极。金属布线224形成图1中所示的垂直信号线12。应该指出的是,图1中所示的电源线10在图4中未示出。
在半导体制造中,有源区200、多晶硅布线211-213和金属布线221-224以不同的工艺形成。为了电连接该区域和这三种类型的布线,需要用于连接各层的接触孔。在图4所示的布置图形中,每个光敏单元设有八个接触孔。
如上所述,在图4所示的布置图形中,多晶硅布线211和金属布线222形成图1中所示的信号线17。这是因为延伸多晶硅布线211到一部分金属布线222,使有源区200和多晶硅布线的另外的重叠,由此在此重叠部分中形成不需要的晶体管。但是,当使用多晶硅布线211和金属布线222时,在每个光敏单元中需要两个接触孔231和232,用于将这些布线连接在一起。相应地,金属布线221必须被定线,以便环绕接触孔232。此外,接触孔233必须设置在金属布线221的金属布线223一侧上(图4中的右侧),由此在水平方向不利地增加了光敏单元的尺寸。因此,在图4所示的布置图形中,由于信号线17由两种类型的布线形成,不利地增加了光敏单元在水平方向的尺寸。
通过为了克服上述缺点而给出的特殊考虑,图1中所示的示例传感器所包含的光敏单元的布置图形可以例如如图5所示那样。在这个布置图形中,信号线17只是通过多晶硅布线211实现的。因此,图5的布置图形不需要图4的布置图形中包括的接触孔231和232,由此与图4的布置图形相比,减小了光敏单元在水平方向的尺寸。
然而,在图5所示的布置图形中,多晶硅布线212和金属布线223形成图1中的信号线18。通过只用多晶硅布线212形成信号线18,可以进一步减小光敏单元的尺寸。
根据本发明一个实施例的传感器的下列说明集中在用于实现合适布置的光敏单元的新电路结构上,并且该布置的结果是具有这种电路结构的光敏单元。
图6是根据本发明实施例的传感器电路图。根据该实施例的传感器不同于示例传感器(图1)的地方只在于光敏单元的电路结构。因此,图6主要示出了设置成2×2矩阵的光敏单元(每个由虚线包围),并且未示出与图1中相同的电路(垂直移位寄存器11、装入晶体管13-1到13-n、噪声抑制电路14、水平晶体管15-1到15-n以及水平移位寄存器16)。
在根据该实施例的传感器中,如示例传感器那样,每个光敏单元包括光电二极管1、传输门2、浮置扩散层部分3、放大器晶体管4和复位晶体管5。这五个部件用与示例传感器相同的方式执行功能。
根据该实施例的传感器中包括的光敏单元不同于示例传感器中包括的光敏单元的地方在于以下方面。就是说,在示例传感器中,如上所述,一个光敏单元中包括的浮置扩散层部分3连接到相同光敏单元所包含的放大器晶体管4的栅极。相比之下,在根据该实施例的传感器中,如图6所示,指定光敏单元中包括的浮置扩散层部分3连接到放大器晶体管4的栅极,其中该放大器晶体管4被包含于在行方向与指定的光敏单元相邻的另一光敏单元(在图6中直接位于指定光敏单元下面的光敏单元)中。例如,在图6中,被包含于左上侧所示的光敏单元中的浮置扩散层部分3a连接到位于左下侧的光敏单元中包括的放大器晶体管4c。同样,在左下侧所示的光敏单元中包括的浮置扩散层部分3c连接到直接位于左下侧光敏单元下面的光敏单元(图6中所示的只是其一部分)中包括的放大器晶体管4e。
同样,通过浮置扩散层部分3连接到另一光敏单元中包括的放大器晶体管4的栅极,借助该其它光敏单元中包括的放大器晶体管4的操作,在垂直信号线12上出现对应储存在光电二极管1中的信号电荷的信号输出。即使利用这种电路结构,传感器的整个操作与示例传感器的操作相同,只要这两个光敏单元被设置在同一列中。因此,通过对根据该实施例的传感器采用驱动示例传感器的方案(参见图3),甚至可以从根据该实施例的传感器正确读取对应输送给该传感器的光学信号的电信号。
图6的光敏单元的布置图形可以如图7所示。在这种布置图形中,如图4和5中的布置图形,在每个光敏单元中包含一个有源区100。在每个光敏单元中,有源区100和多晶硅布线111-113在三个部分彼此重叠,其中在每个光敏单元中形成三个晶体管。具体而言,在有源区100和多晶硅布线111彼此重叠的部分中,形成传输门102(图6中的传输门2)。在有源区100和多晶硅布线112彼此重叠的部分中,形成复位晶体管105(图6中的复位晶体管5)。在有源区100和多晶硅布线113彼此重叠的部分中,形成放大器晶体管104(图6中的放大器晶体管4)。
有源区100中,由传输门102和复位晶体管105限定的区域对应浮置扩散层部分103(图6中的浮置扩散层部分3)。而且,有源区100中,位于相对于浮置扩散层部分103的传输门102的相对侧上的区域对应光电二极管101(图6中的光电二极管1)。
在图7所示布置图形中,在每个光敏单元中使用三种类型的金属布线121-123。金属布线121连接指定光敏单元中包括的浮置扩散层部分103和在列方向与该指定光敏单元相邻的另一光敏单元中包括的放大器晶体管104的栅极。金属布线122连接在同一列上设置的光敏单元中包括的放大器晶体管104的栅极,由此形成图1所示的垂直信号线12。金属布线123连接由设置在相同列上的光敏单元中包括的放大器晶体管104和复位晶体管105共有的公共漏极,由此实现图1所示的电源线10的一部分(在列方向延伸的部分)。应该指出的是,图7所示的布置图形不需要对应于图4的布置图形中包括的金属布线222和223的金属布线。
在半导体制造中,以不同的工艺形成有源区100、多晶硅布线111-113和金属布线121-123。为了电连接该区域和这三种类型的布线,在图7所示的布置图形中为每个光敏单元提供四个接触孔131-134。
与示例传感器(图4和5)中包括的光敏单元的布置图形相比,根据该实施例(图7)的传感器中包括的光敏单元的布置图形具有下列特征。在示例传感器的布置图形中,光敏区设置在矩形区域上。相反,在根据该实施例的传感器的布置图形中,光敏区设置在根据有源区100的形状将两个矩形结合在一起的一区域(由虚线包围的部分)上。更详细地说,这里假设提供三个光敏单元A、B和C,并且光敏单元B在行方向与光敏单元A相邻,光敏单元C在列方向与光敏单元A相邻。这里,考虑到每个光敏单元被分为第一区和第二区的情况,第一区包括光电二极管101、传输门102和浮置扩散层部分103的一部分(在图7中,金属布线122的左侧上的区域),第二区包括其余的浮置扩散层部分103、放大器晶体管104和复位晶体管105(在图7,金属布线122右侧上的区域)。在这种情况下,广义地讲,光敏单元C的第二区布置在光敏单元A的第一区和光敏单元B的第一区之间。这使得很容易连接一指定光敏单元中包括的浮置扩散层部分103和在列方向与该指定光敏单元相邻的另一光敏单元中包括的放大器晶体管104的栅极。
而且,在示例传感器的布置图形中,图1所示的信号线17和18之至少一个是通过多晶硅布线和金属布线两者形成的。相反,在根据该实施例的传感器的布置图形中,信号线17只由多晶硅布线111形成,信号线18只由多晶硅布线112形成。换言之,信号线17和18由相同材料制成。此外,浮置扩散层部分103位于连接到相同光敏单元中包括的传输门102的多晶硅布线111和连接到相同光敏单元中包括的复位晶体管105的多晶硅布线112之间。因此,信号线17和传输门102的栅极、以及信号线18和复位晶体管的栅极分别由相同材料形成。因此,为了定线这些信号线,不需要接触孔。这就减小了布置的光敏单元的尺寸,由此减小了整个传感器的电路尺寸。
此外,在根据该实施例的传感器的布置图形中,如上所述,使用三种类型的金属布线121-123,并且提供四个接触孔131-134。接触孔131设置在浮置扩散层部分103上,以便将浮置扩散层部分103和放大器晶体管104的栅极连接在一起。接触孔132设置在由放大器晶体管104和复位晶体管105共有的公共漏极上,以便将公共漏极连接到金属布线123(图1中的电源线10)。接触孔133设置在放大器晶体管104的源极上,以便将该源极连接到金属布线122(图1中的垂直信号线12)。接触孔134设置在与放大器晶体管104相同的布线区上,以便将浮置扩散层部分103和放大器晶体管104的栅极连接在一起。在根据该实施例的传感器的布置图形中,这四个接触孔131-134被大致排在一条直线中。这可以减小用于布置这四个接触孔所需要的面积。因此,可以减小布置的光敏单元的尺寸,由此减小整个传感器的电路尺寸。
此外,将浮置扩散层部分103和放大器晶体管104的栅极连接在一起的金属布线121、金属布线122(图1中的垂直信号线12)和金属布线123(图1中的电源线10)都是由金属制成。这样,这三种类型的布线可以通过使用相同的金属布线层来形成。因此,不需要接触孔用于定线这些信号线。因此,可以减小布置的光敏单元的尺寸,由此减小整个传感器的电路尺寸。
此外,金属布线122和123被平行定线在具有设置在其上的光敏单元的光敏区上,其中金属布线121位于金属布线122和123之间。更详细地说,连接浮置扩散层部分103和放大器晶体管104的栅极的金属布线121位于连接到放大器晶体管104的金属布线122和连接到上述放大器晶体管104的漏极的金属布线123之间,其中上述放大器晶体管104被包含于包括上述浮置扩散层部分103的光敏单元中。这使得光敏单元的布置图形简单和有规则。因此,可以减小布置的光敏单元的尺寸,由此减小整个传感器的电路尺寸。
通过这种方式,图6中的传感器中包括的光敏单元可以以最少量的浪费空间进行规则布置。此外,不象图4和5所示的布置图形那样,图7中所示的布置图形没有在光电二极管上定线的任何金属布线。因此,根据该实施例,通过采用实现光敏单元(每个光敏单元由三个晶体管形成)的合适布置的传感器的电路结构,可以减小光敏单元的尺寸,因而又减小了整个传感器的尺寸。这提供了提高传感器产量和降低传感器成本的效果。
图8是图6中所示的光敏单元的另一布置图形的示意图。图8的布置图形不同于图7的布置图形的地方在于以下方面。即,在图7所示的布置图形中,被包含于每个光敏单元中的四个接触孔131-134被大致排在一条直线上。相反,在图8所示的布置图形中,每个光敏单元中包括的四个接触孔131-134中,其中三个接触孔131-133被大致排在一条直线上,但是接触孔134在这条直线之外。根据布置该传感器所使用的设计规则,可以采用图8所示的布置。
在根据该实施例的传感器中,被包含于每个光敏单元中的所有晶体管优选是N沟道MOS晶体管,原因如下。在近年来,由于大多数逻辑电路是通过使用CMOS制造的,因此MOS-型固态成像装置也经常使用CMOS制造。由于用于逻辑电路的CMOS工艺包括大量复杂工艺,因此只为了制造该传感器而改变甚至这些工艺的一部分也是非常困难的。因此,为了制造该传感器,必须给已有的制造工艺添加专用于该传感器的附加工艺。在这种情况下,硼(它是p型杂质)的质量轻和可自由活动,因此在半导体内难以制成很小。考虑到这一点,在专用于制造该传感器的工艺中只使用NMOS是有利的。
如前所述,根据本发明的实施例的传感器,通过采用新电路结构用于实现合适的布置,可以减小光敏单元的尺寸,由此减小整个传感器的尺寸。
前面已经详细介绍了本发明,前面说明的都是示意性的方案而不是限制性的。应该理解,在不脱离本发明的范围的情况下可以设计很多变化和变型。