CN1497721A - 用于判定主块优先权的参数产生电路及产生参数的方法 - Google Patents

用于判定主块优先权的参数产生电路及产生参数的方法 Download PDF

Info

Publication number
CN1497721A
CN1497721A CNA2003101010892A CN200310101089A CN1497721A CN 1497721 A CN1497721 A CN 1497721A CN A2003101010892 A CNA2003101010892 A CN A2003101010892A CN 200310101089 A CN200310101089 A CN 200310101089A CN 1497721 A CN1497721 A CN 1497721A
Authority
CN
China
Prior art keywords
term
short
parameter
reference time
long
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101010892A
Other languages
English (en)
Other versions
CN100341011C (zh
Inventor
蔡官烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1497721A publication Critical patent/CN1497721A/zh
Application granted granted Critical
Publication of CN100341011C publication Critical patent/CN100341011C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

一种参数产生电路和产生用于判定主块优先权的参数的方法。仲裁参数产生电路包括计数器、短期仲裁参数存储单元、短期参考时间测量单元、长期仲裁参数控制单元和长期参考时间测量单元。计数器接收为了使主块占用系统总线而产生的请求信号和为了使仲裁器允许主块占用系统总线而产生的确认信号，当请求信号在第一逻辑电平时向上计数，当确认信号在第一逻辑电平时向下计数，并响应预定的短期参考时间信号而复位。短期仲裁参数存储单元接收并存储所计数的信号作为短期仲裁参数，直至计数器响应短期参考时间信号而复位为止。长期仲裁参数控制单元连续积累短期仲裁参数，输出所积累的短期仲裁参数作为长期仲裁参数，并响应长期参考时间信号而复位。

Description

用于判定主块优先权的参数产生电路及产生参数的方法
技术领域
本发明涉及参数产生电路和产生参数的方法，特别涉及一种用于判定系统总线中主块优先权的参数产生电路和一种为相同目的而产生参数的方法，所述主块通过系统总线传输数据。本申请要求2002年10月14日向韩国知识产权局提交的韩国专利申请第2002-62571号的优先权，在此全文引用，以供参考。
背景技术
随着芯片中集成系统的增大，芯片中包含的主块数目也增加。因此，对于占用和连接系统总线的有效方式已进行了许多研究。
其中集成了多个块的芯片具有各种功能，并广泛使用于各领域。因此必须根据使用领域而应用芯片中块和主块之间的不同仲裁(arbitration)优先权。
因此，已开发了利用固定优先权的传统仲裁方案，从而引入了旋转优先权和循环优先权。最近，已提出了一种允许根据每一主块对优先权进行灵活编程的可编程固定优先权，以提供一种适用于使用主块的应用领域的有效仲裁方案。
然而，在应用了可编程固定优先权的芯片中，由于通过用试错法测试芯片来判定合适的优先权，并且即使在专用于一个领域的芯片中也有各种主块，所以数据可在某一主块内平稳传送，但不能在另一个主块内平稳传送。
在这种情况下，尽管判定了合适的优先权，但由于不能满足特定主块的需要，所以总线的总效率降低。
图1是通用系统整合芯片(system on chip)SOC的方框图。
参考图1，通用系统整合芯片SOC 100包括多个主块120到170和从块180。SOC 100还包括系统总线仲裁器190，用于在主块120到170之间仲裁系统总线110的占用。
在图1中，通用直接存储器存取(GDMA)150、外围部件互连(PCI)主机140、通用串行总线(USB)主机170、以太网媒体存取控制(以太网MAC)120、分割与重新组装(SAR)160、和中央处理单元(CPU)130表示主块，存储器控制器180表示从块。
所述主块120到170向系统总线仲裁器190输出请求信号，指示需要系统总线110用于数据传送。在系统总线仲裁器190完成仲裁之后，一旦接收到来自系统总线仲裁器190的确认(grant)信号，则主块120到170获得对系统总线110的占用。
一般来说，由于在SOC 100中只包含一个系统总线110，所以只有一个主块能占用系统总线110。如果多个主块120到170连接到系统总线110，则为了占用系统总线110，每一主块输出请求信号，并且系统仲裁器190根据主块120到170的优先权而输出确认信号，以允许对系统总线110的占用。
此时，在SOC 100中主要使用的主块根据SOC 100的应用领域而改变，并且对于每一应用领域的系统总线110的有效占用，系统总线仲裁器190的仲裁方案很重要。
所以对于系统总线110而言，能编程和控制系统总线的优先权或占用值的系统总线仲裁器190将很有效。
尽管系统总线仲裁器190能编程和控制系统总线的优先权或占用值，但若没有合适的优先权或占用值，则系统总线110将不能有效工作。通过实际测试中的试错法获得合适的优先权或占用值，但仍不能保证系统总线110的有效工作。
例如，当在本地网关中使用图1的SOC 110时，USB主机170的数据传送可增加，或有时USB主机170的数据传送可减少，而PCI主机140或SAR160的数据传送可增加。
因此，尽管在一个应用领域中应用SOC 100，但请求数据传送的主块可根据数据传送环境而不同。因此，当改变数据传送环境时，由系统总线仲裁器190编程的预置优先权或占用值不能提供最佳系统总线环境。
发明内容
本发明提出了一种基于实时的参数产生电路，能基于系统总线仲裁器编程系统总线的优先权和占用，而提供参数。
本发明还提出了一种基于系统总线仲裁器编程系统总线的优先权和占用，而产生参数的方法。
根据本发明的一个方面，提出了一种仲裁参数产生电路，包括计数器、短期仲裁参数存储单元、短期参考时间测量单元、长期仲裁参数控制单元、和长期参考时间测量单元。计数器接收为了使主块占用系统总线而产生的请求信号，和为了使仲裁器允许主块占用系统总线而产生的确认信号，当请求信号在第一逻辑电平时向上计数，当确认信号在第一逻辑电平时向下计数，并响应于预定的短期参考时间信号而复位。
短期仲裁参数存储单元接收并存储所计数的信号作为短期仲裁参数，直至计数器响应于短期参考时间信号而复位为止。
只要短期参考时间结束，短期参考时间测量单元就响应于时钟信号而产生短期参考时间信号，其中短期参考时间表示在短期仲裁参数存储单元中存储短期仲裁参数的时间周期。
长期仲裁参数控制单元连续积累从短期仲裁参数存储单元输出的短期仲裁参数，并输出所积累的短期仲裁参数作为长期仲裁参数，并响应于长期参考时间信号而复位。
只要长期参考时间结束，长期参考时间测量单元就响应于短期参考时间信号而产生长期参考时间信号。
在一个实施例中，长期仲裁参数控制单元包括加法器、寄存器、和长期仲裁存储单元。加法器连续积累从短期仲裁参数存储单元输出的短期仲裁参数。寄存器存储加法器的输出并响应于长期参考时间信号而复位。长期仲裁存储单元响应于长期参考时间信号而存储寄存器的输出作为长期仲裁参数。
在一个实施例中，长期参考时间测量单元包括长期计数器和长期比较单元。长期计数器对短期参考时间信号的产生数目计数，并响应于长期参考时间信号而复位。长期比较单元预先存储将长期仲裁参数存入长期仲裁参数存储单元的时间作为长期参考时间，并当长期计数器的输出达到长期参考时间时，产生长期参考时间信号。
可在产生短期参考时间信号的时间的每2n-p倍时或之前，产生长期参考时间信号，其中n表示加法器的位宽，p表示从短期仲裁参数存储单元输出的短期仲裁参数的位数。
短期参考时间测量单元可包括短期计数器和短期比较单元。短期计数器对时钟信号计数，并响应于短期参考时间信号而复位。短期比较单元预先存储将短期仲裁参数存入短期仲裁参数存储单元的时间作为短期参考时间，并在短期计数器的输出达到短期参考时间时，产生短期参考时间信号。
可在时钟信号周期的每2m倍时或之前，产生短期参考时间信号，其中m表示短期计数器的位宽。
可通过从第一逻辑电平的请求信号的产生次数减去第一逻辑电平的确认信号的产生次数而计算出短期仲裁参数。
在一个实施例中，短期仲裁参数仅是从计数器输出中选择的高p位。
根据本发明的一个方面，提出了一种总线利用参数产生电路，包括：计数器、短期总线利用参数存储单元、短期参考时间测量单元、长期总线利用参数控制单元、和长期参考时间测量单元。在经由系统总线传送数据时，计数器响应于时钟信号而对数据向上计数，并响应于预定的短期参考时间信号而复位。短期总线利用参数存储单元接收并存储向上计数的数据作为短期总线利用参数，直至计数器响应于短期参考时间信号而复位。只要短期参考时间结束，短期参考时间测量单元就产生短期参考时间信号，短期参考时间表示在短期总线利用参数存储单元中存储短期总线利用参数的时间周期。长期总线利用参数控制单元在预定时间内连续积累从短期总线利用参数存储单元中输出的短期总线利用参数，输出所积累的短期总线利用参数作为长期总线利用参数，并响应于预定的长期参考时间信号而复位。只要长期参考时间结束，长期参考时间测量单元就响应于短期参考时间信号而产生长期参考时间信号。
在一个实施例中，长期总线利用参数控制单元包括加法器、寄存器、和长期总线利用参数存储单元。加法器连续积累从短期总线利用参数存储单元输出的短期总线利用参数。寄存器存储加法器的输出，并响应于长期参考时间信号而复位。长期总线利用参数存储单元响应于长期参考时间信号而存储寄存器的输出作为长期总线利用参数。
长期参考时间测量单元可包括长期计数器和长期比较单元。长期计数器对短期参考时间信号的产生数目计数，并响应于长期参考时间信号而复位。长期比较单元预先存储将长期仲裁参数存入长期仲裁参数存储单元的时间作为长期参考时间，并且在长期计数器的输出达到长期参考时间时，产生长期参考时间信号。
在一个实施例中，在产生短期参考时间信号的时间的每2n-p倍时或之前，产生长期参考时间信号，其中n表示加法器的位宽，p表示从短期总线利用参数存储单元输出的短期总线利用参数的位数。
短期参考时间测量单元可包括短期计数器和短期比较单元。短期计数器对时钟信号计数，并响应于短期参考时间信号而复位。短期比较单元预先存储将短期仲裁参数存入短期仲裁参数存储单元的时间作为短期参考时间，并在短期计数器的输出达到短期参考时间时，产生短期参考时间信号。
可在时钟信号周期的每2m倍时或之前，产生短期参考时间信号，其中m表示短期计数器的位宽。
在一个实施例中，短期总线利用参数等于经由系统总线的数据传送的数量。
在一个实施例中，短期总线利用参数仅是从计数器的输出中选择的高p位。
根据本发明的另一方面，提出了一种包括系统总线、经由系统总线传送数据的第一到第n主块、和控制所述主块对系统总线的占用的仲裁器的系统整合芯片。系统整合芯片包括总线利用参数控制电路、短期参考时间测量单元、和长期参考时间测量单元。
总线利用参数控制电路响应于预定的短期参考时间信号，而在预定的短期参考时间内测量经由系统总线的数据传送的数量，产生所测量的数量作为短期总线利用参数，并响应于预定的长期总线利用参数信号而产生在预定时间期间所积累的短期总线利用参数作为长期总线利用参数。
只要短期参考时间结束，短期参考时间测量单元就响应于时钟信号而产生短期参考时间信号。
只要预定的长期参考时间结束，长期参考时间测量单元就响应于短期参考时间信号而产生长期参考时间信号。
所述第一到第n主块的每一个包括仲裁参数控制电路，用于接收为了使主块占用系统总线而产生的请求信号和为了使仲裁器允许主块占用系统总线而产生的确认信号，响应于短期参考时间信号而对在第一逻辑电平的请求信号和确认信号的产生数目计数，产生短期仲裁参数，响应于长期参考时间信号而在预定时间内连续积累短期仲裁参数，并产生所积累的短期仲裁参数作为长期仲裁参数。
在一个实施例中，总线利用参数控制电路包含总线计数器、短期总线利用参数存储单元、和长期总线利用参数控制单元。当经由系统总线传送数据时，总线计数器响应于时钟信号而对数据向上计数，并响应于短期参考时间信号而复位。短期总线利用参数存储单元响应于短期参考时间信号而接收并存储向上计数的数据作为短期总线利用参数，直至总线计数器复位为止。长期总线利用参数控制单元在预定时间期间连续积累从短期总线利用参数存储单元中输出的短期总线利用参数，输出所积累的短期总线利用参数作为长期总线利用参数，并响应于预定的长期参考时间信号而复位。
在一个实施例中，长期总线利用参数控制单元包括总线加法器、总线寄存器、和长期总线利用参数存储单元。总线加法器连续积累从短期总线利用参数存储单元输出的短期总线利用参数。总线寄存器存储加法器的输出，并响应于长期参考时间信号而复位。长期总线利用参数存储单元响应于长期参考时间信号而存储寄存器的输出作为长期总线利用参数。
在一个实施例中，仲裁参数控制电路包括计数器、短期仲裁参数存储单元、和长期仲裁参数控制单元。计数器接收请求信号和确认信号，当请求信号在第一逻辑电平时向上计数，当确认信号在第一逻辑电平时向下计数，并响应于预定的短期参考时间信号而复位。短期仲裁参数存储单元响应于短期参考时间信号而接收并存储所计数的信号作为短期仲裁参数，直至计数器复位为止。长期仲裁参数控制单元连续积累从短期仲裁参数存储单元输出的短期仲裁参数，输出所积累的短期仲裁参数作为长期仲裁参数，并响应于预定的长期参考时间信号而复位。
在一个实施例中，长期仲裁参数控制单元包括加法器、寄存器、和长期仲裁存储单元。加法器连续积累从短期仲裁参数存储单元输出的短期仲裁参数。寄存器存储加法器的输出，并响应于长期参考时间信号而复位。长期仲裁存储单元响应于长期参考时间信号而存储寄存器的输出作为长期仲裁参数。
根据本发明的另一方面，提出了一种产生仲裁参数的方法，所述仲裁参数用于判定经由系统总线传送数据的主块的优先权。该方法包括(a)响应于时钟信号而产生用于判定存储预定的短期仲裁参数的时间的短期参考时间信号；(b)接收为了使主块占用系统总线而产生的请求信号和为了使仲裁器允许主块占用系统总线而产生的确认信号，并响应于短期参考时间信号而产生短期仲裁参数；(c)响应于短期参考时间信号而产生用于判定存储预定的长期仲裁参数的时间的长期参考时间信号；以及(d)响应于长期参考时间信号，在预定时间内连续积累短期仲裁参数，并输出所积累的短期仲裁参数作为长期仲裁参数。
在一个实施例中，步骤(b)还包括(b1)当请求信号在第一逻辑电平时向上计数，当确认信号在第一逻辑电平时向下计数，并输出计数值作为短期仲裁参数；以及(b2)响应于短期参考时间信号而复位所计数的信号，并根据其逻辑电平对请求信号和确认信号计数。
可通过从第一逻辑电平的请求信号的产生数目减去第一逻辑电平的确认信号的产生数目而计算出短期仲裁参数。
在一个实施例中，步骤(d)还包括(d1)连续积累短期仲裁参数，并输出所积累的短期仲裁参数作为长期仲裁参数；以及(d2)响应于长期参考时间信号而将所积累的短期仲裁参数复位，连续积累短期仲裁参数，并输出所积累的短期仲裁参数作为长期仲裁参数。
在一个实施例中，以比长期参考时间信号短的间隔产生短期参考时间信号。
根据本发明的另一方面，提出了一种产生总线利用参数的方法，所述总线利用参数用于判定经由系统总线传送数据的主块的优先权。该方法包括(a)响应于时钟信号而产生用于判定存储预定的短期总线利用参数的时间的短期参考时间信号；(b)当通过系统总线传送数据时，响应于时钟信号和短期参考时间信号而对数据向上计数，并输出所计数的数据作为短期总线利用参数；(c)响应于短期参考时间信号而产生用于判定积累短期总线利用参数的时间的长期参考时间信号；以及(d)响应于长期参考时间信号而在预定时间内连续积累短期总线利用参数，并输出所积累的短期总线利用参数作为长期总线利用参数。
在一个实施例中，步骤(b)还包括(b1)当通过系统总线传送数据时，响应于时钟信号而对数据向上计数，并输出所计数的数据作为短期总线利用参数；以及(b2)响应于短期参考时间信号而将所计数的数据复位，当通过系统总线传送数据时，响应于时钟信号而对已复位的数据向上计数，并输出所计数的数据作为短期总线利用参数。
在一个实施例中，短期总线利用参数是经由系统总线的数据传送的数量。
在一个实施例中，步骤(d)还包括(d1)连续积累短期总线利用参数，并输出所积累的短期总线利用参数作为长期总线利用参数；以及(d2)响应于长期参考时间信号而将所积累的短期总线利用参数复位，连续积累已复位的短期总线利用参数，并输出所积累的短期总线利用参数作为长期总线利用参数。
在一个实施例中，以比长期参考时间信号短的间隔产生短期参考时间信号。
附图说明
通过结合附图对本发明优选实施例的具体描述，本发明的上述和其他目的、特点和优点将更加清楚，其中不同视图中相同的附图标记表示相同部件。附图并非必须成比例，其重点在于示出本发明的原理。
图1是通用系统整合芯片SOC的方框图。
图2是示出了短期仲裁参数的产生以及利用仲裁参数的短期总线的定时图。
图3是根据本发明第一实施例的仲裁参数产生电路的方框图。
图4是示出了短期参考时间和长期参考时间的示意图。
图5是利用根据本发明第二实施例的参数产生电路的总线的方框图。
图6是根据本发明第三实施例的系统整合芯片SOC的方框图。
图7是示出了根据本发明第一实施例的产生仲裁参数的方法的流程图。
图8是图7的步骤720的详细视图。
图9是图7的步骤740的详细视图。
图10是示出了根据本发明第二实施例的产生仲裁参数的方法的流程图。
图11是图10的步骤1020的详细视图。
图12是图10的步骤1040的详细视图。
具体实施方式
图2是示出了短期仲裁参数的产生以及利用仲裁参数的短期总线的定时图。下面参考图3中的仲裁参数产生电路300来描述图2。
图3是根据本发明第一实施例的仲裁参数产生电路的方框图。
参考图3，仲裁参数产生电路300包括计数器305、短期仲裁参数存储单元310、短期参考时间测量单元315、长期仲裁参数控制单元330、和长期参考时间测量单元350。
下面结合图7到9所示的产生仲裁参数的方法，来描述图3中的仲裁参数产生电路300的工作，其中图7是示出了根据本发明第一实施例的产生仲裁参数的方法的流程图，图8是图7的步骤720的详细视图，图9是图7的步骤740的详细视图。
响应于时钟信号而产生用于判定存储短期仲裁参数的时间的短期参考时间信号(步骤710)。
只要短期参考时间结束，短期参考时间测量单元315响应于时钟信号HCLK而产生短期参考时间信号SREFT。短期参考时间表示短期仲裁参数SAP在短期仲裁参数存储单元310中存储的时间周期。
时钟信号HCLK是其上安装了仲裁参数产生电路300的SOC的系统时钟。
接收占用系统总线的请求信号和允许占用系统总线的确认信号，并响应于短期参考时间信号而产生短期仲裁参数(步骤720)。
更具体地，步骤720包括向上计数第一逻辑电平的请求信号，向下计数第一逻辑电平的确认信号，并输出所计数的信号作为短期仲裁参数(步骤810)，并响应于短期参考时间信号而复位所计数的信号，根据其逻辑电平计数请求信号和确认信号(步骤820)。
图3中的计数器305和短期仲裁参数存储单元310执行步骤720。计数器305接收为了使主块能占用系统总线而产生的请求信号REQ，和系统总线仲裁器为了允许主块占用系统总线而产生的确认信号GRA。计数器305当请求信号REQ在第一逻辑电平时向上计数，当确认信号GRA在第一电平时向下计数，并响应于短期参考时间信号SREFT而复位。
这里，第一逻辑电平可为高逻辑电平或低逻辑电平。然而，可假设在这里第一逻辑电平为高逻辑电平。
短期仲裁参数存储单元310接收并存储在响应于短期参考时间信号SREFT而复位计数器305之前所计数的计数值，作为短期仲裁参数SAP。当产生了短期参考时间信号SREFT时，短期仲裁参数存储单元310接收并存储计数器305的输出。计数器305将产生短期参考时间信号SREFT之前所计数的计数值，提供给短期仲裁参数存储单元310，并且如果产生了短期参考时间信号SREFT，则将计数器305复位。
下面参考图2更详细地描述操作。
仲裁参数产生电路300根据请求信号REQ和确认信号GRA而产生仲裁参数，当系统总线仲裁器编程优先权或占用值时利用仲裁参数，从而允许系统总线的有效工作。
在图2中，在SOC中存在两个主块。第一主块产生请求信号REQ1，第二主块产生请求信号REQ2。第一主块接收确认信号GRA1，第二主块接收确认信号GRA2。
第一主块输出请求信号REQ1，以在第一和第二时钟信号HCLK之间和第四到第八时钟信号HCLK之间占用系统总线。如果请求信号REQ1在逻辑高电平，则假设要产生请求信号REQ1。
第一主块在第二和第三时钟信号HCLK之间和第五时钟信号从系统总线仲裁器接收确认信号GRA1，并通过利用比确认信号GRA1晚一个时钟的系统总线来执行T0和T2的数据处理。
当第一主块响应于时钟信号HCLK的上升沿而产生请求信号REQ1时，计数器305向上计数1，而当第一主块响应于时钟信号HCLK的上升沿而产生确认信号GRA1时，计数器305向下计数1，从而计数器305产生短期仲裁参数SAP。
也就是说，通过从逻辑高电平的请求信号REQ的数目中减去逻辑高电平的确认信号GRA的数目，可计算出短期仲裁参数SAP。
当第一主块在第一和第二时钟信号HCLK之间产生请求信号REQ，并在第二和第三时钟信号HCLK之间接收确认信号GRA时，短期仲裁参数SAP为“1+(1-1)-1＝0”。当第一主块在第四和第八时钟信号HCLK之间产生请求信号REQ，并在第五时钟信号HCLK接收确认信号GRA时，短期仲裁参数SAP为“1+(1-1)+1+1+1＝4”，并且因此短期仲裁参数SAP在第九时钟信号HCLK变为4。
这里，短期仲裁参数SAP表示等待接收确认信号GRA以使得主块能利用系统总线执行数据传送的时钟信号HCLK的累积值。在对于例如短期参考时间的预定时间计算了每一主块的短期仲裁参数SAP，并将所计算的短期仲裁参数SAP存入短期参数存储单元310之后，可判定在预定时间周期中，哪个主块等待确认信号GRA的时间更长。
所以，有可能通过比较主块之间的短期仲裁参数SAP，而发现考虑到系统总线仲裁器的优先权或占用值而需要更多确认信号GRA的主块(也就是说，考虑到将传送的数据量，其优先权或占用值相对较低的主块)。由于对于每一主块计算短期仲裁参数SAP，所以需要多个短期仲裁参数存储单元310来存储每一主块的短期仲裁参数SAP。
图4是示出了短期参考时间和长期参考时间的视图。
短期参考时间表示从计数器305产生短期仲裁参数SAP的时间、由短期参考时间测量单元315的短期计数器320的位宽决定短期参考时间的长度。
也就是说，只要短期参考时间结束，就产生短期参考时间信号SREFT。在每2m个时钟信号HCLK周期时或之前，产生短期参考时间信号SREFT。其中“m”表示短期计数器320的位宽。也就是说，在最大每2m个时钟信号HCLK周期时，产生短期参考时间信号SREFT。
例如，如果时钟信号HCLK的周期为7.5ns，且使用了短期计数器320，短期参考时间持续32.2秒。这里，在短期参考时间期间，计算短期仲裁参数SAP的结果为32位，其在图4的短期参考时间信号SREFT所指示的时间被存入短期仲裁参数存储单元310。仅可从计数器305的输出中选择短期仲裁参数SAP的高p位，且被存入短期仲裁参数存储单元310，从而减小短期仲裁参数存储单元310的尺寸。尽管只有短期仲裁参数SAP的高p位作为短期仲裁参数被存入短期仲裁参数存储单元310中，但误码率非常小。
短期参考时间测量单元315包括短期比较单元325，用于对时钟信号HCLK计数，预先存储响应于短期参考时间信号SREFT而存储短期计数器320和短期仲裁参数SAP的时间作为短期参考时间，并且当短期计数器320的输出达到短期参考时间时，产生短期参考时间信号SREFT。
也就是说，在短期比较单元325中存储有关短期参考时间的信息，并且短期比较单元325比较短期计数器320的输出和有关短期参考时间的信息，并且如果短期参考时间已结束，则产生短期参考时间信号SREFT。所以，通过改变有关短期比较单元325中存储的短期参考时间的信息，可调整短期参考时间信号SREFT的时间。响应于短期参考时间信号SREFT而复位短期计数器320。
通过利用在图4的第一短期参考时间期间产生的短期仲裁参数SAP，可预先调整系统总线仲裁器的优先权或占用值，然后可在第二短期参考时间期间获得短期仲裁参数SAP。
所以，通过利用短期仲裁参数SAP，系统总线仲裁器可迅速响应在短时间内快速改变的主块的数据传送请求，并通过调整优先权或占用值而管理系统总线环境的改变。
如果将由第一短期参考时间期间产生的短期仲裁参数所调整的系统总线仲裁器的优先权或占用值应用到SOC，则可在第二短期参考时间期间提供适于改变的系统总线环境的有效系统总线仲裁方案。
响应于短期参考时间信号而产生用于判定积累短期仲裁参数的时间的长期参考时间信号(步骤730)。响应于长期参考时间信号，在预定时间内连续积累短期仲裁参数，然后输出所积累的短期仲裁参数作为长期仲裁参数(步骤740)。
更具体地，步骤740包括连续积累短期仲裁参数，并输出所积累的短期仲裁参数作为长期仲裁参数(步骤910)，以及响应于长期参考时间信号而复位所积累的短期仲裁参数，积累短期仲裁参数并输出所积累的短期仲裁参数作为长期仲裁参数(步骤920)。
长期仲裁参数控制单元330和长期参考时间测量单元350分别执行步骤730和740。
长期仲裁参数控制单元330在预定时间内连续积累从短期仲裁参数控制单元310输出的短期仲裁参数SAP，输出所积累的短期仲裁参数SAP作为长期仲裁参数LAP，并响应于预定的长期参考时间信号LREFT而复位。
更具体地，长期仲裁参数控制单元330包括加法器340，用于连续积累从短期仲裁参数存储单元310输出的短期仲裁参数SAP；寄存器335，用于存储加法器340的输出，并响应于长期参考时间信号LREFT而复位；以及长期仲裁参数存储单元345，用于响应于长期参考时间信号LREFT而存储寄存器335的输出作为长期仲裁参数LAP。
当预定的长期参考时间结束时，长期参考时间测量单元350响应于短期参考时间信号SREFT而产生长期参考时间信号LREFT。
更具体地，长期参考时间测量单元350包括长期计数器355，用于对响应于长期参考时间信号LREFT而复位的短期参考时间信号SREFT的产生次数计数；以及长期比较单元360，用于存储将长期仲裁参数LAP存入长期仲裁参数存储单元345的时间作为长期参考时间，并在长期计数器355的输出达到长期参考时间时，产生长期参考时间信号LREFT。
在产生短期参考时间信号SREFT的时间的每2n-p倍时或之前，产生长期参考时间信号。其中“n”表示加法器340的位宽，“p”表示从短期仲裁参数存储单元310输出的短期仲裁参数SAP的位数。也就是说，在短期参考时间信号SREFT周期的最大每2n-p倍时，产生长期参考时间信号LPEFT。
通过在远远长于短期参考时间的长期参考时间期间，通过积累在每一短期参考时间产生的短期仲裁参数SAP，来产生图3中的长期仲裁参数LAP。
参考图4，长期参考时间对应于若干个短期参考时间的组合，并在长期参考时间结束之后，产生长期参考时间信号LREFT。
例如，如果在短期仲裁参数存储单元310中存储的短期仲裁参数SAP是32位中的高8位，“p”为8。基于与归一化(normalization)到短期仲裁参数SAP的224倍相同的原理，仅存储短期仲裁参数SAP的高8位。
如果使用高16位的加法器340以获得长期仲裁参数LAP，“n”是16。那么，可在短期参考时间的2n-p倍，即短期参考时间的28倍期间积累短期仲裁参数SAP。
所以，如果时钟信号HCLK的周期为7.5ns，短期参考时间为32.2秒，长期参考时间为8243.2秒。也就是说，长期参考时间测量单元350的长期计数器355可对28个短期参考时间信号SREFT的输入计数，并在长期比较单元360存储有关长期参考时间的信息。长期比较单元360比较长期计数器355的输出和有关长期参考时间的信息，并在长期参考时间结束之后，产生长期参考时间信号LREFT。从而，通过改变有关长期比较单元360中存储的长期参考时间的信息，可调整产生长期参考时间信号LREFT的时间。响应于长期参考时间信号LREFT而复位长期计数器355。
在8243.2秒期间，由加法器340将短期仲裁参数SAP存入寄存器335，当产生了长期参考时间信号LREFT时，将所存储的短期仲裁参数SAP作为长期仲裁参数LAP存入长期仲裁参数存储单元345。响应于长期参考时间信号LREFT而复位寄存器335。
由于通过积累短期仲裁参数SAP而获得了长期仲裁参数LAP，所以能呈现SOC的应用领域中的通用仲裁状态，并判定系统总线仲裁器的优先权。另外，基于主块的数据传送的一般请求，可合理地设置系统总线仲裁器的优先权或占用值。
图5是根据本发明第二实施例的总线利用参数产生电路的方框图。
下面参考图10到12所示的产生总线利用参数的方法来说明总线利用参数产生电路500的工作。
图10是示出了根据本发明第二实施例的产生仲裁参数的方法的流程图。
图11是图10的步骤1020的详细视图。
图12是图10的步骤1040的详细视图。
响应于时钟信号而产生用于判定存储短期总线利用参数的时间的短期参考时间信号(步骤1010)。步骤1010描述了图5中的短期参考时间测量单元515的工作。短期参考时间测量单元515具有与图3中的短期参考时间测量单元315相同的配置，并以与图3中的短期参考时间测量单元315相同的方式工作。所以，将不再重复对短期参考时间测量单元515的描述。
当通过系统总线传送数据时，响应于时钟信号和短期参考时间信号而对数据向上计数，并将向上计数后的数据作为短期总线利用参数输出(步骤1020)。
具体说，步骤1020包括当通过系统总线传送数据时响应于时钟信号而对数据向上计数，并将向上计数后的数据作为短期总线利用参数输出(步骤1110)，和当通过系统总线传送数据时，响应于短期参考时间信号而复位向上计数后的数据，并响应于时钟信号而对已复位的数据向上计数(步骤1120)。
计数器505和短期总线利用参数存储单元510执行图10的步骤1020的操作。
当通过系统总线传送数据时，计数器505响应于时钟信号HCLK而对数据向上计数，并响应于短期参考时间信号SREFT而复位。短期总线利用参数存储单元5 10响应于短期参考时间信号SREFT而接收和存储在复位计数器505之前计数的数据作为短期总线利用参数SBUP。
图2中的T0和T2表示第一主块通过利用系统总线而执行的数据传送，T1表示第二主块通过利用系统总线而执行的数据传送。
通过将发生数据传送的第三到第六时钟信号HCLK的每个1相加，可计算短期总线利用参数SBUP。所以，短期总线利用参数SBUP表示通过系统总线执行的数据传送的总数。
参考图2，通过将第三到第六时钟信号HCLK的每个1相加，可得出短期总线利用参数SBUP为“1+1+1+1＝4”。这里，短期总线利用参数SBUP表示通过系统总线执行的数据传送的数目，并呈现系统总线工作得如何有效。
短期总线利用参数SBUP越大，系统总线工作得越有效。所以，包含总线利用参数产生单元500的SOC的用户可以通过实时参考短期总线利用参数SBUP，而知道系统总线工作得如何有效，以及哪个主块需要更多系统总线。
响应于短期标准信号而产生用于判定积累短期总线利用参数的时间的长期参考时间信号(步骤1030)。由图5中的短期参考时间测量单元515执行步骤1030的操作。图5中的长期参考时间测量单元550具有与图3中的长期参考时间测量单元350相同的配置，并因此不再重复详细描述。
响应于长期参考时间信号而在预定时间期间连续积累短期总线利用参数SBUP，并输出所积累的短期总线利用参数SBUP作为长期总线利用参数(步骤1040)。
步骤1040包括连续积累短期总线利用参数，并输出所积累的短期总线利用参数作为长期总线利用参数(步骤1210)，以及响应于长期参考时间信号而复位所积累的短期总线利用参数，积累短期总线利用参数，并输出所积累的短期总线利用参数作为长期总线利用参数(步骤1220)。
步骤1040说明了图5中的长期总线利用参数控制单元530的操作。长期总线利用参数控制单元530的配置和操作与长期仲裁控制单元330的配置和操作相似，因此不再重复具体描述。
由于通过将短期总线利用参数SBUP相加而获得长期总线利用参数LBUP，所以其能呈现在SOC的一个应用领域中的一般仲裁状态，并能判定系统总线仲裁器的优先权。另外，可基于对主块的数据传送的一般请求而合理设置总线仲裁器的优先权或占用值。
图6是根据本发明第三实施例的系统整合芯片SOC的方框图。
参考图6，SOC 600包括系统总线610、通过系统总线610传输数据的第一到第n主块660到680、以及控制主块660到680对系统总线610的占用的仲裁器620，还包括总线利用参数控制电路650、短期参考时间测量单元630和长期参考时间测量单元640。第一到第n主块660到680分别包括仲裁参数控制电路665到685。
总线利用参数控制电路650响应于预定的短期参考时间信号SREFT而在预定的短期参考时间期间测量经由系统总线610执行数据传送的数目DBT，并产生所测量的数目DBT作为短期总线利用参数。而且，总线利用参数控制电路650响应于预定的长期参考时间信号LREFT而在预定的长期参考时间期间产生所积累的短期总线利用参数作为长期总线利用参数。
总线利用参数控制电路650包括图5中的总线利用参数产生电路500中除了短期参考时间测量单元515和长期参考时间测量单元550之外的元件。总线利用参数控制电路650接收分别来自短期参考时间测量单元630和长期参考时间测量单元640的短期参考时间信号SREFT和长期参考时间信号LREFT，并执行与图5中的总线利用参数产生电路500相同的操作。所以，不再重复对总线利用参数控制电路650的操作的具体描述。
响应于时钟信号，短期参考时间测量单元630产生在每一短期参考时间所产生的短期参考时间信号SREFT。只要预定的长期参考时间结束，长期参考时间测量单元640响应于短期参考时间信号而产生长期参考时间信号LREFT。
短期参考时间测量单元630与图3和5中的短期参考时间测量单元315和515相同。长期参考时间测量单元640与图3和5中的长期参考时间测量单元350和550相同。所以，不再重复对它们的具体描述。
第一到第n主块660、670和680分别包括第一、第二和第n仲裁参数控制电路665、675和685。第一、第二和第n仲裁参数控制电路665、675和685以相同方式运行，因此只描述第一仲裁参数控制电路665。
第一仲裁参数控制电路665接收为了使主块660能占用系统总线610而产生的请求信号REQ1，和为了使仲裁器620允许主块660占用系统总线610而产生的确认信号GRA1。第一仲裁参数控制电路665还响应于短期参考时间信号SREFT而对在第一逻辑电平产生的请求信号REQ1和确认信号GRA1的数目计数并产生短期仲裁参数，并且响应于长期参考时间信号LREFT而在预定时间期间连续积累短期仲裁参数并产生所积累的短期仲裁参数做为长期仲裁参数。
仲裁参数控制电路665包括图3中的仲裁参数产生电路中除了短期参考时间测量单元315和长期参考时间测量单元350之外的元件。仲裁参数控制电路665接收来自短期参考时间测量单元630和长期参考时间测量单元640的短期参考时间信号SREFT和长期参考时间信号LREFT，并执行与图3中的仲裁参数产生电路300相同的操作。所以，不再重复对其操作的具体描述。
图6的SOC 600包括图3中的仲裁参数产生电路300和图5中的总线利用参数产生电路500，以获得能用于调整系统总线仲裁器620的优先权或占用值的参数，并允许多个主块660、670和680基于所获得的参数而有效占用系统总线610。
如上所述，参数产生电路和产生参数的方法提供了在对仲裁器的优先权或占用值的判定中使用的参数，以使得具有多个主块的系统整合芯片SOC能有效占用系统总线。
尽管已参考优选实施例详细描述了本发明，但本领域普通技术人员应明白在不脱离所附权利要求及其等效限定的本发明的精神和范围之内，可对本发明进行各种形式和细节的改变。

Claims (31)

1.一种仲裁参数产生电路，包括：
计数器，用于接收为了使主块占用系统总线而产生的请求信号和为了使仲裁器允许该主块占用系统总线而产生的确认信号，所述计数器当请求信号在第一逻辑电平时向上计数，当确认信号在第一逻辑电平时向下计数，并响应于预定的短期参考时间信号而复位；
短期仲裁参数存储单元，用于接收并存储所计数的信号作为短期仲裁参数，直至计数器响应于短期参考时间信号而复位为止；
短期参考时间测量单元，用于只要短期参考时间结束，就响应于时钟信号而产生短期参考时间信号，其中短期参考时间表示在短期仲裁参数存储单元中存储短期仲裁参数的时间周期；
长期仲裁参数控制单元，用于连续积累从短期仲裁参数存储单元输出的短期仲裁参数，输出所积累的短期仲裁参数作为长期仲裁参数，并响应于长期参考时间信号而复位；以及
长期参考时间测量单元，用于只要长期参考时间结束，就响应于短期参考时间信号而产生长期参考时间信号。
2.根据权利要求1的仲裁参数产生电路，其中长期仲裁参数控制单元包括：
加法器，用于连续积累从短期仲裁参数存储单元输出的短期仲裁参数；
寄存器，用于存储加法器的输出，并响应于长期参考时间信号而复位；以及
长期仲裁存储单元，用于响应于长期参考时间信号而存储寄存器的输出作为长期仲裁参数。
3.根据权利要求2的仲裁参数产生电路，其中长期参考时间测量单元包括：
长期计数器，用于对短期参考时间信号的产生数目计数，并响应于长期参考时间信号而复位；以及
长期比较单元，用于预先存储将长期仲裁参数存入长期仲裁参数存储单元的时间作为长期参考时间，并在长期计数器的输出达到长期参考时间时，产生长期参考时间信号。
4.根据权利要求2的仲裁参数产生电路，其中在产生短期参考时间信号的时间的每2n-p倍时或之前，产生长期参考时间信号，其中n表示加法器的位宽，p表示从短期仲裁参数存储单元输出的短期仲裁参数的位数。
5.根据权利要求1的仲裁参数产生电路，其中短期参考时间测量单元包括：
短期计数器，用于对时钟信号计数，并响应于短期参考时间信号而复位；以及
短期比较单元，用于预先存储将短期仲裁参数存入短期仲裁参数存储单元的时间作为短期参考时间，并在短期计数器的输出达到短期参考时间时，产生短期参考时间信号。
6.根据权利要求5的仲裁参数产生电路，其中在时钟信号周期的每2m倍时或之前，产生短期参考时间信号，其中m表示短期计数器的位宽。
7.根据权利要求1的仲裁参数产生电路，其中通过从第一逻辑电平的请求信号的产生数目减去第一逻辑电平的确认信号的产生数目而计算出短期仲裁参数。
8.根据权利要求1的仲裁参数产生电路，其中短期仲裁参数仅是从计数器输出中选择的高p位。
9.一种总线利用参数产生电路，包括：
计数器，用于当经由系统总线传送数据时，响应于时钟信号而对数据向上计数，并响应于预定的短期参考时间信号而复位；
短期总线利用参数存储单元，用于接收和存储向上计数的数据作为短期总线利用参数，直至计数器响应于短期参考时间信号而复位为止；
短期参考时间测量单元，用于只要短期参考时间结束，就产生短期参考时间信号，短期参考时间表示在短期总线利用参数存储单元中存储短期总线利用参数的时间周期；
长期总线利用参数控制单元，用于在预定时间内连续积累从短期总线利用参数存储单元中输出的短期总线利用参数，输出所积累的短期总线利用参数作为长期总线利用参数，并响应于预定的长期参考时间信号而复位；以及
长期参考时间测量单元，用于只要长期参考时间结束，就响应于短期参考时间信号而产生长期参考时间信号。
10.根据权利要求9的总线利用参数产生电路，其中长期总线利用参数控制单元包括：
加法器，用于连续积累从短期总线利用参数存储单元输出的短期总线利用参数；
寄存器，用于存储加法器的输出，并响应于长期参考时间信号而复位；以及
长期总线利用参数存储单元，用于响应于长期参考时间信号而存储寄存器的输出作为长期总线利用参数。
11.根据权利要求10的总线利用参数产生电路，其中长期参考时间测量单元包括：
长期计数器，用于对短期参考时间信号的产生数目计数，并响应于长期参考时间信号而复位；以及
长期比较单元，用于预先存储将长期仲裁参数存入长期仲裁参数存储单元的时间作为长期参考时间，并在长期计数器的输出达到长期参考时间时，产生长期参考时间信号。
12.根据权利要求10的总线利用参数产生电路，其中在产生短期参考时间信号的时间的每2n-p倍时或之前，产生长期参考时间信号，其中n表示加法器的位宽，p表示从短期总线利用参数存储单元输出的短期总线利用参数的位数。
13.根据权利要求9的总线利用参数产生电路，其中短期参考时间测量单元包括：
短期计数器，用于对时钟信号计数，并响应于短期参考时间信号而复位；以及
短期比较单元，用于预先存储将短期仲裁参数存入短期仲裁参数存储单元的时间作为短期参考时间，并在短期计数器的输出达到短期参考时间时，产生短期参考时间信号。
14.根据权利要求13的总线利用参数产生电路，其中在时钟信号周期的每2m倍时或之前，产生短期参考时间信号，其中m表示短期计数器的位宽。
15.根据权利要求9的总线利用参数产生电路，其中短期总线利用参数等于经由系统总线的数据传送的数量。
16.根据权利要求9的总线利用参数产生电路，其中短期总线利用参数仅是从计数器的输出中选择的高p位。
17.一种包括系统总线、经由系统总线传送数据的第一到第n主块、以及控制所述主块对系统总线的占用的仲裁器的系统整合芯片，该系统整合芯片包括：
总线利用参数控制电路，用于响应于预定的短期参考时间信号，而测量在预定的短期参考时间内经由系统总线的数据传送的数量，产生所测量的数量作为短期总线利用参数，并响应于预定的长期总线利用参数信号而产生在预定时间期间所积累的短期总线利用参数作为长期总线利用参数；
短期参考时间测量单元，用于只要短期参考时间结束，就响应于时钟信号而产生短期参考时间信号；
长期参考时间测量单元，用于只要预定的长期参考时间结束，就响应于短期参考时间信号而产生长期参考时间信号，
其中第一到第n主块的每一个包括仲裁参数控制电路，用于接收为了使主块能占用系统总线而产生的请求信号和为了使仲裁器允许该主块占用系统总线而产生的确认信号，响应于短期参考时间信号而对在第一逻辑电平的请求信号和确认信号的产生数目计数，产生短期仲裁参数，响应于长期参考时间信号而在预定时间内连续积累短期仲裁参数，并产生所积累的短期仲裁参数作为长期仲裁参数。
18.根据权利要求17的系统整合芯片，其中总线利用参数控制电路包含：
总线计数器，用于当经由系统总线传送数据时，响应于时钟信号而对数据向上计数，并响应于短期参考时间信号而复位；
短期总线利用参数存储单元，用于响应于短期参考时间信号而接收和存储向上计数的数据作为短期总线利用参数，直至总线计数器复位为止；以及
长期总线利用参数控制单元，用于在预定时间期间连续积累从短期总线利用参数存储单元中输出的短期总线利用参数，输出所积累的短期总线利用参数作为长期总线利用参数，并响应于预定的长期参考时间信号而复位。
19.根据权利要求18的系统整合芯片，其中长期总线利用参数控制单元包括：
总线加法器，用于连续积累从短期总线利用参数存储单元输出的短期总线利用参数；
总线寄存器，用于存储加法器的输出，并响应于长期参考时间信号而复位；以及
长期总线利用参数存储单元，用于响应于长期参考时间信号而存储寄存器的输出作为长期总线利用参数。
20.根据权利要求17的系统整合芯片，其中仲裁参数控制电路包括：
计数器，用于接收请求信号和确认信号，当请求信号在第一逻辑电平时向上计数，当确认信号在第一逻辑电平时向下计数，并响应于预定的短期参考时间信号而复位；
短期仲裁参数存储单元，用于响应于短期参考时间信号而接收并存储所计数的信号作为短期仲裁参数，直至计数器复位为止；以及
长期仲裁参数控制单元，用于连续积累从短期仲裁参数存储单元输出的短期仲裁参数，输出所积累的短期仲裁参数作为长期仲裁参数，并响应于预定的长期参考时间信号而复位；
21.根据权利要求20的系统整合芯片，其中长期仲裁参数控制单元包括：
加法器，用于连续积累从短期仲裁参数存储单元输出的短期仲裁参数；
寄存器，用于存储加法器的输出，并响应于长期参考时间信号而复位；以及
长期仲裁存储单元，用于响应于长期参考时间信号而存储寄存器的输出作为长期仲裁参数。
22.一种产生仲裁参数的方法，所述仲裁参数用于判定经由系统总线传送数据的主块的优先权，该方法包括：
(a)响应于时钟信号而产生用于判定存储预定的短期仲裁参数的时间的短期参考时间信号；
(b)接收为了使主块占用系统总线而产生的请求信号和为了使仲裁器允许该主块占用系统总线而产生的确认信号，并响应于短期参考时间信号而产生短期仲裁参数；
(c)响应于短期参考时间信号而产生用于判定存储预定的长期仲裁参数的时间的长期参考时间信号；以及
(d)响应于长期参考时间信号，在预定时间内连续积累短期仲裁参数，并输出所积累的短期仲裁参数作为长期仲裁参数。
23.根据权利要求22的方法，其中步骤(b)还包括：
(b1)当请求信号在第一逻辑电平时向上计数，当确认信号在第一逻辑电平时向下计数，并输出计数值作为短期仲裁参数；以及
(b2)响应于短期参考时间信号而将所计数的信号复位，并根据其逻辑电平对请求信号和确认信号计数。
24.根据权利要求22的方法，其中通过从第一逻辑电平的请求信号的产生数目减去第一逻辑电平的确认信号的产生数目而计算出短期仲裁参数。
25.根据权利要求22的方法，其中步骤(d)还包括：
(d1)连续积累短期仲裁参数，并输出所积累的短期仲裁参数作为长期仲裁参数；以及
(d2)响应于长期参考时间信号而将所积累的短期仲裁参数复位，连续积累短期仲裁参数，并输出所积累的短期仲裁参数作为长期仲裁参数。
26.根据权利要求22的方法，其中以比长期参考时间信号短的间隔产生短期参考时间信号。
27.一种产生总线利用参数的方法，所述总线利用参数用于判定经由系统总线传送数据的主块的优先权，该方法包括：
(a)响应于时钟信号而产生用于判定存储预定的短期总线利用参数的时间的短期参考时间信号；
(b)只要通过系统总线传送数据，就响应于时钟信号和短期参考时间信号而对数据向上计数，并输出所计数的数据作为短期总线利用参数；
(c)响应于短期参考时间信号而产生用于判定积累短期总线利用参数的时间的长期参考时间信号；以及
(d)响应于长期参考时间信号而在预定时间内连续积累短期总线利用参数，并输出所积累的短期总线利用参数作为长期总线利用参数。
28.根据权利要求27的方法，其中步骤(b)还包括：
(b1)当通过系统总线传送数据时，响应于时钟信号而对数据向上计数，并输出所计数的数据作为短期总线利用参数；以及
(b2)响应于短期参考时间信号而将所计数的数据复位，当通过系统总线传送数据时响应于时钟信号而对已复位的数据向上计数，并输出所计数的数据作为短期总线利用参数。
29.根据权利要求24的方法，其中短期总线利用参数是经由系统总线的数据传送的数量。
30.根据权利要求27的方法，其中步骤(d)还包括：
(d1)连续积累短期总线利用参数，并输出所积累的短期总线利用参数作为长期总线利用参数；以及
(d2)响应于长期参考时间信号而将所积累的短期总线利用参数复位，连续积累已复位的短期总线利用参数，并输出所积累的短期总线利用参数作为长期总线利用参数。
31.根据权利要求27的方法，其中以比长期参考时间信号短的间隔产生短期参考时间信号。
CNB2003101010892A 2002-10-14 2003-10-14 用于判定主块优先权的参数产生电路及产生参数的方法 Expired - Fee Related CN100341011C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR62571/2002 2002-10-14
KR10-2002-0062571A KR100455396B1 (ko) 2002-10-14 2002-10-14 마스터 블록들의 우선 순위를 결정하는 파라미터 발생회로 및 파라미터 발생 방법.
KR62571/02 2002-10-14

Publications (2)

Publication Number Publication Date
CN1497721A true CN1497721A (zh) 2004-05-19
CN100341011C CN100341011C (zh) 2007-10-03

Family

ID=32064946

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101010892A Expired - Fee Related CN100341011C (zh) 2002-10-14 2003-10-14 用于判定主块优先权的参数产生电路及产生参数的方法

Country Status (5)

Country Link
US (1) US7028121B2 (zh)
JP (1) JP4425598B2 (zh)
KR (1) KR100455396B1 (zh)
CN (1) CN100341011C (zh)
TW (1) TWI243327B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012881A (zh) * 2010-11-29 2011-04-13 杭州中天微系统有限公司 基于总线监控器的系统芯片总线优先级动态配置装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004126873A (ja) * 2002-10-01 2004-04-22 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム
KR101030509B1 (ko) * 2004-01-30 2011-04-25 삼성전자주식회사 버스 요구 신호 발생 장치 및 그를 포함한 시스템
TWI296084B (en) * 2004-11-30 2008-04-21 Realtek Semiconductor Corp Bus arbiter, bus device, and bus arbitrating method
US7596647B1 (en) * 2006-09-18 2009-09-29 Nvidia Corporation Urgency based arbiter
US8171448B2 (en) * 2006-09-19 2012-05-01 International Business Machines Corporation Structure for a livelock resolution circuit
US7500035B2 (en) * 2006-09-19 2009-03-03 International Business Machines Corporation Livelock resolution method
KR101841964B1 (ko) 2011-02-22 2018-05-15 삼성전자주식회사 인터커넥터를 포함하는 시스템 온 칩 및 그것의 제어 방법
KR101861768B1 (ko) * 2011-09-16 2018-05-28 삼성전자주식회사 시스템 온칩, 이를 포함하는 전자 시스템, 및 그 동작 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4463445A (en) * 1982-01-07 1984-07-31 Bell Telephone Laboratories, Incorporated Circuitry for allocating access to a demand-shared bus
US5167019A (en) * 1989-06-23 1992-11-24 Digital Equipment Corporation Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network
US5241632A (en) * 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter
US5598542A (en) * 1994-08-08 1997-01-28 International Business Machines Corporation Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
JP2924762B2 (ja) * 1996-02-28 1999-07-26 日本電気株式会社 アダプティブフィルタ及びその適応化方法
US5956493A (en) * 1996-03-08 1999-09-21 Advanced Micro Devices, Inc. Bus arbiter including programmable request latency counters for varying arbitration priority
US5862355A (en) * 1996-09-12 1999-01-19 Telxon Corporation Method and apparatus for overriding bus prioritization scheme
US6385678B2 (en) * 1996-09-19 2002-05-07 Trimedia Technologies, Inc. Method and apparatus for bus arbitration with weighted bandwidth allocation
US5862353A (en) * 1997-03-25 1999-01-19 International Business Machines Corporation Systems and methods for dynamically controlling a bus
GB9719047D0 (en) * 1997-09-08 1997-11-12 Sgs Thomson Microelectronics Arbitration system
US6088751A (en) * 1998-02-12 2000-07-11 Vlsi Technology, Inc. Highly configurable bus priority arbitration system
US6574688B1 (en) * 1999-01-05 2003-06-03 Agere Systems Inc. Port manager controller for connecting various function modules
JP2000267992A (ja) * 1999-03-15 2000-09-29 Matsushita Electric Ind Co Ltd マルチバス制御装置
US6374319B1 (en) * 1999-06-22 2002-04-16 Philips Electronics North America Corporation Flag-controlled arbitration of requesting agents
US6246256B1 (en) * 1999-11-29 2001-06-12 Broadcom Corporation Quantized queue length arbiter
JP4554016B2 (ja) * 2000-01-20 2010-09-29 富士通株式会社 バス使用効率を高めた集積回路装置のバス制御方式
DE60026908D1 (de) * 2000-07-05 2006-05-18 St Microelectronics Srl Arbitrierungsverfahren und Schaltungsarchitektur dazu

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012881A (zh) * 2010-11-29 2011-04-13 杭州中天微系统有限公司 基于总线监控器的系统芯片总线优先级动态配置装置
CN102012881B (zh) * 2010-11-29 2012-09-05 杭州中天微系统有限公司 基于总线监控器的系统芯片总线优先级动态配置装置

Also Published As

Publication number Publication date
JP2004133946A (ja) 2004-04-30
TWI243327B (en) 2005-11-11
US20040073732A1 (en) 2004-04-15
KR20040033472A (ko) 2004-04-28
US7028121B2 (en) 2006-04-11
KR100455396B1 (ko) 2004-11-06
JP4425598B2 (ja) 2010-03-03
TW200405973A (en) 2004-04-16
CN100341011C (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
CN100341011C (zh) 用于判定主块优先权的参数产生电路及产生参数的方法
CN1220142C (zh) 存储控制装置以及大规模集成电路
CN1237455C (zh) 数据传输控制装置、电子设备、及数据传输控制方法
CN1191531C (zh) 总线系统
CN1797953A (zh) 时序调整方法和装置
CN1664753A (zh) 用于集成设备中功率节流的快速频率切换的方法和系统
CN1292360C (zh) 一种实现自动读写内部集成电路设备的装置和方法
CN1877491A (zh) 多核处理器的混合模式运行方法及其装置以及电源管理模式设定方法
CN1706143A (zh) 突发通信的时钟恢复方法
CN1515420A (zh) 打印机系统及其动作控制方法
CN1841350A (zh) 仲裁器和控制仲裁器的方法以及信息处理装置
CN1570907A (zh) 多处理器系统
CN1808412A (zh) 总线仲裁方法和半导体装置
CN1551592A (zh) 数据传输控制装置、电子设备及数据传输控制方法
CN1205145A (zh) 信息包收发装置及信息包接收装置
CN1811591A (zh) 医用ccd摄像机及相应的x光机曝光控制方法
CN1959661A (zh) 一种总线接口装置和方法
CN1527386A (zh) 具有结构简单的温度检测电路的半导体集成电路
CN101068443A (zh) 扇区前向负载的度量方法及装置、控制方法及装置
CN101034383A (zh) 一种实现软/硬件复用的dma控制器和传输方法
CN1199120C (zh) 具有共享一个共用存储器的多个处理器的装置
CN1199243A (zh) 模块合成装置及模块合成方法
CN1656754A (zh) 分组传送电路和分组传送方法
CN1688889A (zh) 具有自动范围设定功能的脉冲宽度测量装置
CN1607767A (zh) 基于网络处理器的流量控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071003

Termination date: 20141014

EXPY Termination of patent right or utility model