CN1482849A - 电路板的制法 - Google Patents
电路板的制法 Download PDFInfo
- Publication number
- CN1482849A CN1482849A CNA021431035A CN02143103A CN1482849A CN 1482849 A CN1482849 A CN 1482849A CN A021431035 A CNA021431035 A CN A021431035A CN 02143103 A CN02143103 A CN 02143103A CN 1482849 A CN1482849 A CN 1482849A
- Authority
- CN
- China
- Prior art keywords
- substrate
- making
- weld
- insulating properties
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
一种电路板的制法,是在一基板的表面所布设的电路布局(Conductive Traces)终端所形成的各焊垫或焊指上敷设适量的光阻剂;接而,涂覆一拒焊材质层至该基板表面上,以遮覆住该基板表面上未敷设有该光阻剂的区域,而令该光阻剂外露出该拒焊材质层,并使该光阻剂外露的表面与该拒焊材质层外露的表面齐平;最后,以化学蚀刻方式移除该光阻剂,以露出该电路布局终端的焊垫或焊指。如此制成的电路板,得有效简化电路板制程且降低生产成本,并利用光阻剂得精确该拒焊材质层开设出用以外露该焊垫或焊指开孔,使制成品的良率提升。
Description
技术领域
本发明是关于一种电路板(Circuit Carrier)的制法,特别是关于一种适用制造基板或印刷电路板(Printed Circuit Board,PCB)的方法。
背景技术
现有集成电路封装用的基板或一般印刷电路板的制法,是在一基板上压合至少一铜箔,使其图案化(Patterning),在形成预定的电路布局后,再敷设一拒焊剂层(绿漆)以覆盖该基板上的铜质电路,其中,先将拒焊剂用丝网印刷、滚筒式涂布等方式涂覆在该基板上,经烘干、冷却后,利用曝光显影等技术去掉部分不需保留的拒焊剂层,而后施以高温烘烤,使保留的拒焊剂层完全固化,形成保护电路的保护层,避免电路因氧化或焊接短路而影响其电性导接功能。
然而,这种电路板的制造方法有很多缺点。例如,往往需执行多次网版印刷或滚筒式涂布程序才能形成拒焊剂层所需的厚度,使制程复杂性增加;且拒焊剂层的厚度不易控制,导致电路板的电性品质不稳。再者,在电路板进行高温烘烤过程中,由于拒焊剂与电路板基板的热膨胀系数(Coefficient of Thermal Expansion,CTE)不同,常常会因拒焊剂与基板间产生的应力,使电路板发生翘曲(Warpage)现象。此外,涂覆拒焊剂至基板的过程中,空气极易渗入拒焊剂层内,形成气泡(Void),在后续制程中可能导致气爆(Popcorn)现象;拒焊剂与基板上的铜质电路结合程度较差,易引发分层(Delamination)现象,从而影响电路板的品质及可靠性。
有鉴于此,随之产生了另一种印刷电路板的制造方法:这种印刷电路板1的制法步骤,如附图3A至附图3E所示。首先,如附图3A所示,制备一表面上形成有铜质电路11的基板10,该基板10开设有多个其内壁上镀有铜层的贯孔(Via)12。该基板10是以多功能环氧树脂(Multi-function Epoxy Resin)等材质制成。
接着,如附图3B所示,将一预定厚度的防焊材料14涂覆至一铝箔13上,并将该防焊材料14压合至该基板10形成有电路11的表面上,施以预定的压力及烘烤温度,使防焊材料14固化,并紧密填满该基板10上的贯孔12及其它微孔,从而形成防焊保护层。该防焊材料14可以用多功能环氧树脂添加有机溶剂制成,使其具有与该基板10相同或相近的热膨胀系数。
再者,如附图3C所示,在该铝箔13外露的表面上敷设一光阻剂(Photo Resist)层15,再使用曝光(Exposure)显影方式,将铝箔13上不需要光阻剂层部位上的光阻剂去除。
然后,如附图3D所示,利用化学溶剂以蚀刻(Etching)的方式去除剩余的光阻剂层15以及使该铝箔13外露出该光阻剂层15,并暴露出防焊材料14;再利用电浆(Plasma)蚀刻方法去除外露出该铝箔13的防焊材料14,以暴露部分电路11,该电路11的外露部份是作为植接焊球用的焊垫(Pad)或连接焊线用的焊指(Finger)。
最后,如附图3E所示,利用化学溶剂去除覆盖在防焊材料14上剩余的铝箔13,以完全露出该防焊材料14的防焊保护层。
以此方法形成的电路板1,能够克服前述的现有电路板制法中的诸多缺点。例如,仅以单一涂覆程序即可达预定厚度的防焊材料14,能降低制程的复杂性及成本。再者,由于防焊材料14与电路板基板10的热膨胀系数相同或相近,故可避免电路板1因防焊材料14与基板10间产生的应力而发生翘曲现象,维持电路板1的结构良率。此外,防焊材料14以加温加压方式压合至基板10上,有助于使防焊材料14紧密附着在基板10上的铜质电路11,同时气泡也不易渗入防焊材料14中,可有效避免电路板1发生气爆、脱层等现象,确保电路板1的品质及可靠性。
然而,这种电路板1的制造方法仍具有诸多缺点而亟待改进。首先,该电路板1的制法过程相当复杂;需先在基板10上形成由防焊材料14、铝箔13及光阻剂层15组成的多层结构,再以曝光显影化学蚀刻等方式逐一去除该光阻剂层15与铝箔13,使作为防焊保护层的防焊材料14外露,然后利用电浆蚀刻方式去除部份防焊材料14,以形成贯穿该防焊材料14的开孔,从而令基板10上的电路11上作为焊垫或焊指的部位外露出该防焊材料14;如此复杂的制程相当耗费时间及成本。
再者,该电路板1的防焊材料14上所开设的开孔定位性不佳,无法精确露出基板10的电路11上欲作为焊垫或焊指的部位。由在基板10的电路11被防焊材料14、铝箔13及光阻剂层15所遮覆,通常需借助X射线(X-ray)以透视内层而定出光学定位点(Fiducial Mark),即该光阻剂层15欲曝光显影的位置;然而,此X射线技术可能导致定位上高达±75μm的误差,而使接续铝箔13及防焊材料14的蚀刻也随之产生偏差,无法精确露出焊垫或焊指的部位,使制成品的良率难以提升。
此外,上述电路板1的防焊材料14是以电浆蚀刻方式开设露出焊垫或焊指的开孔,如此形成的开孔为焊料罩幕定义(Solder MaskDefine,SMD)开孔,其特征为该开孔的面积小于下方电路11的面积(如附图3E所示),且该电路11的部份是被防焊材料14所遮覆而未露出;因此,相邻的开孔间有未外露的部分电路11,因此无法进一步缩短相邻开孔(焊垫或焊指)间的距离,使植设焊球或焊设焊线之间距(Pitch)无法进一步缩小,不利于布设高密度焊球或焊线的结构,使电路板1无法进一步提高性能。
因此,如何发展出一种电路板的制法能够屏除上述不足,是目前急待解决的课题。
发明内容
本发明的目的在于提供一种电路板的制法,可有效简化电路板制程且降低生产成本,并得精确露出电路板上欲外露的电路部位,使制成品的良率提升。
本发明的另一目的在于提供一种电路板的制法,使电路板上电路露出的部位彼此间的距离缩小(Fine Pitch),使得电路板上能够布设高密度电性连接结构(如焊球、焊线等)的高端产品。
为达成上述及其它目的,本发明的一种电路板的制法是包括下列步骤:制备一基板,在其至少一表面上形成有预定的电路布局,且该电路布局形成有多个终端;并将适量的光阻剂敷设至各该电路布局的终端;涂布一拒焊材质层至该基板形成有电路布局的表面上,以遮住该基板表面上未敷设有该光阻剂的区域,而令该光阻剂外露出该拒焊材质层,并使该光阻剂外露的表面与该拒焊材质层外露的表面齐平,其中,该拒焊材质层外露的表面是相对于其与该基板接合的表面;以及移掉该光阻剂,露出该电路布局的终端。
以上所述本发明的制法所形成的电路板,可作为集成电路封装用的基板或一般印刷电路板之用,它有以下优点。首先,该电路板的制程相当简单,仅以单一步骤涂覆拒焊材质层至基板上而形成用以保护基板上电路的防焊保护层;不同于现有技术,需要先在基板上形成多层结构的防焊材料、铝箔及光阻剂层,再以曝光显影、化学蚀刻等方式逐一去除光阻剂层与铝箔,使防焊保护层的防焊材料外露等复杂的程序。又在本发明的制法中,基板上的电路终端欲外露的部位(即焊垫或焊指),是先用光阻剂等绝缘性材质覆盖的,且该欲外露的部位不被拒焊材质层所遮盖,因此仅需去除该绝缘性材质,就可露出焊垫或焊指的部位;不同于现有技术,需将覆盖在电路上的光阻剂层、铝箔及防焊材料逐一去除以露出焊垫或焊指;因此,本发明的制法能够有效简化电路板制程的复杂性且降低生产成本。
再者,使用本发明电路板的制法,能够精确露出电路板上电路欲外露的部位;本发明以光阻剂等绝缘性材质直接覆盖住基板上的电路终端欲外露的部位(焊垫或焊指),而后再移除该绝缘性材质以露出焊垫或焊指;因此该绝缘性材质能够直接精确地涂布在欲外露的焊垫或焊指上,而使露出的电路终端部位即为准确的焊垫或焊指,如此可避免现有技术中定位上的误差,使制成品的良率得以提升。
同时,形成在拒焊材质层的开孔若为非焊料罩幕定义(Non-SolderMask Define)开孔,可以令基板上的电路终端完全露出在开孔中。与上述的焊料罩幕定义开孔技术相比较,本发明所形成的非焊料罩幕定义开孔,则使相邻的电路终端(焊垫或焊指)间仅间隔有拒焊材质层部份,因此可以通过去除该间隔的拒焊材质层部份的方式而进一步缩小相邻焊垫或焊指的间距,使本发明所制成的电路板能够布设更高密度的焊球或焊线,进而符合高端产品的需求。
附图说明
为让本发明的上述目的、特征以及优点能更明显易懂,将与较佳实施例,并配合附图,详细说明本发明的实施例,所附图标的内容简述如下:
附图1A至附图1C是显示本发明实施例1的电路板的制法过程剖面示意图;
附图2A至附图2C是显示本发明实施例2的电路板的制法过程剖面示意图;以及
附图3A至附图3E是现有电路板的制法过程剖面示意图
具体实施方式
以下即配合所附的附图1A至附图1C及附图2A至附图2C详细说明本发明所说明的电路板的制法的实施例,以上附图均为简化的图例,仅以示意方式显示与本发明有关的构件单元,且这些构件单元并非以实际数量或尺寸比例绘制,实际的电路板结构布局应更加复杂。
实施例1
附图1A至附图1C是显示本发明实施例1的电路板的制法过程示意图。
首先,如附图1A所示,制备一基板20,在其一表面上或相对的两表面上形成有预定的电路布局21,且该电路布局21形成有多个终端210,该终端210是作为植接焊球用的焊垫(Pad),或连接焊线用的焊指(Finger)。同时,将一绝缘性材质22,如光阻剂(Photo Resist)敷设至各该电路布局21的终端210。
该基板20可用多功能环氧树脂等材质制成,并开设有多个贯穿基板20的贯孔(Via)23。该电路布局21是利用现有技术以图案化(Patterning)形式压合至基板20上的铜箔,而形成布设在该基板20表面上的导电线路或迹线(Conductive Traces),且各该贯孔23内壁上也镀有铜层211。该基板20及电路布局21的结构及制法均为现有技术,在此不再重复。
接着,如附图1B所示,以印刷(Printing)或模压(Molding)方式,涂布一拒焊材质层24至该基板20形成有电路布局21的表面上,以遮盖住该基板20表面上未敷设有该绝缘性材质22的区域;其中,该绝缘性材质22不会被该拒焊材质层24遮覆,因此会外露出该拒焊材质层24,且该绝缘性材质22的外露表面220是与该拒焊材质层24的外露表面240齐平,而该拒焊材质层24的外露表面240是相对于其与该基板20接合的表面241。该印刷及模压技术俱为现有技术,在此不予重复说明。
该拒焊材质层24需足以完全覆盖住该基板20形成有电路布局21的表面上未以该绝缘性材质22遮覆的区域,并使该拒焊材质层24完全填充基板20的贯孔23及其它微孔等,可以与该基板20紧密接合,如此则令该拒焊材质层24成为一用以保护电路布局21的拒焊保护层。该拒焊材质层24是具有与该基板20相同或相近的热膨胀系数(Coefficient of Thermal Expansion,CTE);例如,若该基板20以多功能环氧树脂材质形成,则该拒焊材质层24可以使用相同的多功能环氧树脂添加有机溶剂制成。
最后,如附图1C所示,利用化学溶剂蚀刻(Etching)方式去除该绝缘性材质22,以形成多个贯穿该拒焊材质层24的开孔25,借此令该电路布局21上被该绝缘性材质22覆盖的终端210,外露在该拒焊材质层24的开孔25中;该外露的终端210是作为植球用的焊垫或焊线用的焊指,或另外电镀上其它防止铜氧化的金属。该化学溶剂蚀刻技术是属于现有技术,在此不予重复说明;但不以此为限,其它能够去除该绝缘性材质22的方法也适用于本发明。
上述本发明的制法所形成的电路板2,可作为集成电路封装用的基板或一般印刷电路板之用,它有诸多优点。首先,该电路板2的制程相当简单,仅以单一步骤涂布拒焊材质层24至基板20上,就可形成用以保护基板20上电路21的防焊保护层;不象现有技术,需先在基板上形成多层结构的防焊材料、铝箔及光阻剂层,再以曝光显影、化学蚀刻等方式逐一去除光阻剂层与铝箔,再外露出防焊材料等复杂的程序。又本发明的制法中,基板20上的电路21终端210欲外露的部位(即焊垫或焊指),是先用光阻剂等绝缘性材质22覆盖,且该欲外露的部位不被拒焊材质层24所遮盖,因此仅需去除该绝缘性材质22,就可露出焊垫或焊指的部位;不同于现有技术,要将覆盖在电路上的光阻剂层、铝箔及防焊材料逐一去除后,再露出焊垫或焊指;因此,本发明的制法可有效简化电路板制程且降低生产成本。
再者,使用本发明的电路板2的制法能够精确露出电路板上电路欲外露的部位;本发明以光阻剂等绝缘性材质22直接覆盖住基板20上的电路21的终端210欲外露的部位(焊垫或焊指),然后再去除该绝缘性材质22以露出焊垫或焊指;因此该绝缘性材质22能够直接、精确地涂布在欲外露的焊垫或焊指上,从而使露出的电路21终端210部位即是准确的焊垫或焊指,可以避免现有技术中定位上的误差,使制成品的良率得以提升。
实施例2
附图2A至附图2C是显示本发明实施例2的电路板的制法过程示意图。此实施例是与实施例1的发明大致相同,因此以相同图标示之。
首先,如附图2A所示,制备一基板20,在表面上或相对的两表面上形成有预定的电路布局21,且该电路布局21形成有多个终端210;并将一光阻剂的绝缘性材质22敷设至各该电路布局21的终端210,以使该终端210完全为该绝缘性材质22所包盖住。
接着,如附图2B所示,涂布一拒焊材质层24至该基板20形成有电路布局21的表面,以覆盖该基板20表面上未用该绝缘性材质22遮盖的区域,并使该绝缘性材质22外露出该拒焊材质层24,且该绝缘性材质22的外露表面220是与该拒焊材质层24的外露表面240齐平。
最后,如附图2C所示,去除该绝缘性材质22,令该电路布局21上被该绝缘性材质22覆盖的终端210完全外露。该外露的电路布局21终端210是作为植球用的焊垫或焊线用的焊指,或另外电镀上其它防止铜氧化的金属。
本实施例的特点为,电路布局21的终端210是预先以绝缘性材质(光阻剂)22完全包盖住,然后,将绝缘性材质22去除,在拒焊材质层24开设开孔25时,使该电路21终端210完全露出在该开孔25中,如此具有完全外露的电路21终端210的开孔型态为非焊料罩幕定义(Non-Solder Mask Define)开孔,这种开孔型态是无法用现有电浆蚀刻技术而实现的。
本实施例,除可实现实施例1所提供的诸多优点外,还可使电路板上电路露出的部位彼此间的距离缩小(Fine Pitch)。由于本发明无需使用现有的电浆蚀刻技术,使得拒焊材质层24能够开设有非焊料罩幕定义开孔25,令基板20上的电路21终端210完全露出在开孔25中。在焊料罩幕定义开孔中,由于部份的电路终端被防焊材料所遮覆,使相邻开孔间必相隔一定的距离,从而无法进一步缩小外露焊垫或焊指的间距;本发明所形成的非焊料罩幕定义开孔25,则使相邻的电路21终端210(焊垫或焊指)间仅间隔有拒焊材质层部份,故能够以去除该间隔的拒焊材质层部份的方式进一步缩小相邻焊垫或焊指的间距,使本发明所制成的电路板2上能布设更高密度的焊球或焊线,符合高端产品的需求。
Claims (10)
1.一种电路板的制法,其特征在于,该制法包括下列步骤:制备一基板,在其至少一表面上形成有预定的电路布局,且该电路布局形成有多个终端;并将一绝缘性材质敷设至各该电路布局的终端;涂布一拒焊材质层至该基板形成有电路布局的表面上,以遮盖住该基板表面上未敷设有该绝缘性材质的区域,令该绝缘性材质外露出该拒焊材质层,并使该绝缘性材质外露的表面与该拒焊材质层外露的表面齐平,其中,该拒焊材质层外露的表面是相对于其与该基板接合的表面;以及去除该绝缘性材质,以露出该电路布局的终端。
2.如权利要求1所述制法,其特征在于,该绝缘性材质是光阻剂。
3.如权利要求1所述的制法,其特征在于,该绝缘性材质是遮盖住部份该电路布局的终端。
4.如权利要求1所述的制法,其特征在于,该绝缘性材质是完全包覆住该电路布局的终端。
5.如权利要求1所述的制法,其特征在于,该电路布局的终端是作为焊垫或焊指之用。
6.如权利要求1所述的制法,其特征在于,该拒焊材质层是具有与该基板相同或相近的热膨胀系数。
7.如权利要求1所述的制法,其特征在于,该拒焊材质层是以印刷方式涂布至该基板的表面上。
8.如权利要求1所述的制法,其特征在于,该拒焊材质层是以模压方式涂布至该基板的表面上。
9.如权利要求1所述的制法,其特征在于,该拒焊材质层是完全覆盖住该基板表面上未敷设有该绝缘性材质的区域,并使该拒焊材质层与该基板表面上紧密接合。
10.如权利要求1所述的制法,其特征在于,是以化学溶剂蚀刻方式去除该绝缘性材质。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA021431035A CN1482849A (zh) | 2002-09-13 | 2002-09-13 | 电路板的制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA021431035A CN1482849A (zh) | 2002-09-13 | 2002-09-13 | 电路板的制法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1482849A true CN1482849A (zh) | 2004-03-17 |
Family
ID=34148195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA021431035A Pending CN1482849A (zh) | 2002-09-13 | 2002-09-13 | 电路板的制法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1482849A (zh) |
-
2002
- 2002-09-13 CN CNA021431035A patent/CN1482849A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382096B2 (ja) | バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 | |
RU2327311C2 (ru) | Способ встраивания компонента в основание | |
CN1107336C (zh) | 多层电路基片及其制造方法 | |
CN102119588B (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
CN1419401A (zh) | 印刷电路板的焊盘及其形成方法 | |
US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
US20050140019A1 (en) | Semiconductor multilayer wiring substrate of coaxial wiring structure and method of fabricating the same | |
KR100671541B1 (ko) | 함침 인쇄회로기판 제조방법 | |
CN1234261C (zh) | 电路板的制法 | |
CN1482849A (zh) | 电路板的制法 | |
TWI573502B (zh) | 基板結構及其製作方法 | |
JPH10335831A (ja) | 多層プリント配線板及び該製造方法 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
JP3414653B2 (ja) | 多層基板の製造方法および多層基板 | |
CN1462172A (zh) | 具固定防焊层的印刷电路板 | |
CN1090892C (zh) | 双面导电金属箔型电路板的制造方法及其产品 | |
GB2203290A (en) | Manufacture of printed circuit boards | |
JPH08228066A (ja) | 電子部品搭載基板およびその製造方法 | |
JP7505963B2 (ja) | 印刷配線板 | |
US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
JP2004134467A (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
US20220232697A1 (en) | Circuit board with at least one embedded electronic component and method for manufacturing the same | |
CN111465167B (zh) | 基板结构及其制作方法 | |
TW560231B (en) | Fabrication method of circuit board | |
KR100871034B1 (ko) | 인쇄회로기판의 페이스트 범프 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |