CN1442890A - 引线框的制造方法 - Google Patents

引线框的制造方法 Download PDF

Info

Publication number
CN1442890A
CN1442890A CN 03119856 CN03119856A CN1442890A CN 1442890 A CN1442890 A CN 1442890A CN 03119856 CN03119856 CN 03119856 CN 03119856 A CN03119856 A CN 03119856A CN 1442890 A CN1442890 A CN 1442890A
Authority
CN
Grant status
Application
Patent type
Prior art keywords
region
area
width
side
top
Prior art date
Application number
CN 03119856
Other languages
English (en)
Inventor
稻继达也
Original Assignee
新光电气工业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

设有以下步骤:冲压金属板的预定区域来形成多个开口区,把挤压边缘区(确定在金属板开口区的两个侧边区附近)推压成减少一定厚度而形成挤压区,冲压除预定两侧区以外的挤压区的中心区以及在金属板开口区的周边区(其中没有挤压区)附近的区域,由此确定侧面区和中心区的宽度W3来保证引线区之间的间隔,也确定了顶端区宽度和底区宽度;以及冲压顶端区的预定区域来确定顶端区。

Description

引线框的制造方法

发明背景1)发明领域本发明涉及了一种引线框制造方法,尤其是涉及了制造用于如QFN、SON等无线头组件的引线框的方法。

2)有关技术的描述近年来,作为提供多媒体器件关键技术的LSI(大规模集成电路)技术的发展已朝着更高速度和更大容量的数据传输稳步推进。作为LSI和电子器件之间界面的更高密度的封装技术也随着这种发展而推进。

作为相应于高密度封装技术的组件,至今已发展了各种组件。作为采用引线框来高密度封装的组件,例如,已经知道有了无线头组件,如QFN(方平的无线头组件)、SON(小型的无线头组件)等,其中引线不伸到外面。

图1A是表示了一个半导体器件例子的剖视图,其中一个IC(集成电路)芯片装在无线头组件上,图1B是沿图1A中II-II线所取的剖面放大图。图2A是表示了在无线头组件中所用引线框的引线区例子,以及图2B是沿图2A中III-III线所取的剖视图。

如图1A所示,在具有QFN结构的半导体器件110中,一个IC芯片104装在一个模具垫板102上,以及这个IC芯片104的连接电极与引线区100通过一条导线108相互电连接。然后,用覆盖到引线区100的顶端区的模制树脂106密封这个IC芯片104。

此时,在具有QFN结构的半导体器件110中,引线区100的上面和侧面均被模制树脂覆盖。所以,如果这个引线区100的截面形状是直角形状,埋在模制树脂106中的引线区100可能从模制树脂106中脱落。

所以,如图2A和2B所示,把引线框的引线区100截面结构形状做成台阶形状,正面(与IC芯片连接电极连接的表面)的宽度比背面(与线路基板等连接的表面)的宽度厚。

结果是,如图1B所示,模制树脂106埋插到引线区100的侧面中。因此,由所谓的锚定效果可以防止引线区100从模制树脂106中脱落。

在先有技术中,作为具有上述截面结构的引线区100的形成方法,主要是采用湿法蚀刻。如果采用湿法蚀刻,在金属板的两侧形成基本相同的电阻膜图案,然后采用电阻膜图案作为掩模,用药剂从两侧蚀刻金属板。此时,如果金属板前后面的蚀刻不在相同条件下进行,例如设定条件使得过量地进行背面的蚀刻,则可以形成正面宽度比背面宽度厚的引线区。

但是,用湿法蚀刻加工金属板的方法具有成本高和加工速度慢的缺点。因此,逐渐应用了采取模具的模压方法,它可能得到低成本和高加工速度。

图3A到3C是表示了用模压(先前技术)在引线区中形成台阶形状的方法的视图。图3A是沿着图3C中IV-IV线所取的剖视图。

在用先前冲压技术在引线区中形成台阶形状的方法中,如图3A到3C所示,首先用模压方法冲压金属板的预定区,形成在两个侧面区的预定区域中具有挤压边缘区100a的引线区100。然后如图3B所示,准备具有一个冲头112和一个支承件114的模具,然后采用模具的冲头112推压挤压边缘区100a,以减少厚度。因此,从引线区100的两个侧面区到中心区形成台阶形状。

按此方式,在先前技术中,在引线区100的两个侧面上的预定区域中提供挤压边缘区100a,然后用模具的冲头112推压/挤压这个挤压边缘区100a,把引线区形成为台阶形状。

图4A到4D是几个视图,表示了由先前模压技术在引线区中形成台阶形状的方法中存在问题。如图4A和4C所示,如果把由冲头112挤压的挤压边缘区100a的挤压深度设定得较浅(如约为金属板厚度的1/3)时形成挤压区100b,则在引线区100正面S(与IC芯片连接电极连接的表面)上金属的扩展小,因此不能保证足够的结合面积。另外,如图4A中一个A区中所示,如果挤压深度浅,仅挤压区100b的上区沿侧向延伸,形成一个剃齿形状,因此不能得到具有所希锚定效果的形状。

相反,如图4B和4D所示,如果把由冲头112挤压的挤压边缘区100a的挤压深度设定得较深(如约为金属板厚度的1/2或更多)时形成挤压区100c,则在引线区100正面S上可以保证足够的结合面积,不过有这样的可能性:被冲头112推压/扩展的挤压区100c过分扩展而相互接触。

作为上述问题的对策有这样一个方法:冲压挤压边缘区100a直到多个引线区100相互接触或相互接近的深度,由此形成挤压区100c,然后用模具的冲头冲压多个相邻挤压区100c的顶端区(图4D中虚线包围的区域),使得多个引线区100可以保证它们之间所希望的间隔。

但是,因为被冲头冲压的区域不连结在一起,在冲压之后,冲压金属残留物自由地分成两片。结果是,冲压金属残留物不粘在模具支承件的侧面上,而是粘在冲头上,由此产生了所谓金属残留物咬底的问题。

此外,将提到引线区100的挤压边缘区100a的宽度。如果挤压边缘区100a的宽度窄,则挤压区的顶端区易于形成上述的剃齿形状。如果挤压区100a的宽度宽,则不能充分保证相邻引线区100之间的间隔,因为引线区的节距事先已确定。也就是说,非常困难设定挤压边缘区的宽度100a,使得有可能得到具有所希截面形状的引线区100。

发明概述本发明的目的是提供一种引线框制造方法,能够采用模压制造一个用于无线头组件和具有希望截面形状引线区的引线框而不引起任何问题。

本发明提供了一个引线框制造方法,用模压制造具有引线区的一个引线框,引线区像一把梳子的齿从一个框区向内伸出,每个引线区具有一个与框区连接的底区、一个与底区连接的中心区、以及一个与中心区两侧面连接的厚度小于其他区域的侧面区,模压包括的步骤为:依靠模压,冲压金属板的预定区域,形成沿着引线区延伸方向延伸的多个开口区;依靠模压,把挤压边缘区(确定在开口区附近的金属板预定区域中)推压成减少一定厚度,由此形成从挤压边缘区到开口区内部延伸的挤压区;依靠模压,冲压除预定两侧区以外的挤压区的中心区以及在开口区的周边区(其中没有挤压区)附近的金属板预定区,由此确定侧面区和中心区的宽度来保证引线区之间的间隔,也确定了与中心区连接的顶端区宽度和底区宽度;以及依靠模压,冲压顶端区的预定区域来确定顶端区。

如上所述,在先前技术中,先在两个中心的侧面区中形成具有挤压边缘区的引线区,然后挤压这个挤压边缘区来形成台阶形状。所以,存在一个问题:如果挤压深度设得稍浅,则不能得到所希望的形状,而如果挤压深度设得稍深,则不能保证多个引线区之间所希望的间隔。

在本发明中,如图5A到5F以及图6A到6H举例说明,首先依靠模压,冲压金属板20的预定区域来形成多个开口区20a,开口区始终和精确地沿着引线区的延伸方向延伸。例如,然后依靠模压,推压挤压边缘区20x(确定在金属板20开口区20a中心的两个边区附近)从开口区20a的两个边区扩展到内部,由此形成挤压区21。

然后,依靠模压,冲压挤压区21的预定中心区,以及在开口区20a的周边区(其中没有挤压区21)附近金属板20的预定区域。因此,可以确定引线区的顶端区30a的宽度W2、具有侧面区30c的中心区30b的宽度W3和底区30d的宽度W4,同时保证了多个相邻引线区之间的间隔W6。然后,依靠模压,冲压顶端区30a的预定区域并从金属板20切除,由此制造引线框40。

按这个方式,在本发明中,在金属板20中形成预定的开口区20a,然后挤压各个挤压边缘区20x(确定在开口区20a的两个边区附近)来扩展到开口区20a的内部,由此形成挤压区21。然后,依靠模压,冲压金属板的预定区域,确定引线区30的相关区域的宽度,并且保证多个引线区之间的间隔。

因此,形成了引线区30,每个引线区包括底区30d、在两侧面上具有侧面区30c的中心区30b、以及顶端区30a,并且挤压区21的一部分作为引线区30的侧面区30c。所以,例如形成了台阶形状,从侧面区30c到中心区30b延伸。

如果这样做,当挤压金属板20的挤压边缘区20x时,不需要考虑保证多个引线区之间的间隔。因此,设定深的挤压边缘区20x深度,可以增加挤压区21的面积。所以,在引线区30中可以保证足够的结合面积,也易于形成具有足够锚定效果的台阶形状,从引线区30的中心区30b到侧面区30c延伸。另外,在形成挤压区21之后,冲压金属板的预定区域来保证多个引线区之间的间隔。所以,没有多个引线区相互接触的可能性。

在以上引线框制造方法中,最好是,在确定侧面区和中心区的宽度来保证引线区之间间隔,以及确定顶端区宽度和底区宽度的步骤中,应该采用具有冲头和支承件的一个模具来进行模压,由冲头冲压得到的冲压金属残留物应该具有这样的形状:使得冲压金属残留物的周边侧面区在整个表面上与模具支承件的侧面区接触。

按这个方式,在形成开口区20a和挤压区21之后,确定引线区的相关区域宽度和多个引线区之间的间隔的步骤中,冲压金属板成这样的形状(图6A中粗框面积21a),使得冲压金属残留物在整个周边侧面区上与模具22b的支承件28b侧面接触。因此,可以消除产生金属残留物咬底的可能性。结果是,可以防止产生引线框上的不良凹坑,因此可以制造具有高可靠性的引线框。

在这个情形中,引用了以上附图编号和符号来使得易于理解本发明,但不应该把它们解释为用于限制本发明。

附图简述图1A是一个表示半导体器件例子的剖视图,其中一个IC芯片装在无线头组件上,图1B是沿着图1A中II-II线所取的放大剖视图;图2A是一个剖视图,表示了用于无线头组件的一个引线框的引线区例子,图2B是沿着图2A中III-III线所取的剖视图;图3A到3C是一些视图,表示了用模压(先前技术)在引线区中形成台阶形状的方法;图4A到4D是一些视图,表示了用先前模压技术在引线区中形成台阶形状的方法中存在的问题;图5A到5F是不完全的平面视图或不完全的剖视图(#1),表示了按照本发明第一个实施例的引线框制造方法;图6A到6H是不完全的平面视图或不完全的剖视图(#2),表示了按照本发明第一个实施例的引线框制造方法;图7是不完全的平面视图,表示了采用本发明第一个实施例的引线框制造方法制造的引线框;图8是不完全的平面视图,表示了采用本发明第一个实施例的引线框制造方法制造的引线框的变化形式;以及图9A到9D是不完全的平面视图或不完全的剖视图,表示了按照本发明第二个实施例的引线框制造方法。

优选实施例描述将参照以下附图说明本发明的实施例。

(第一个实施例)图5A到5F和图6A到6H是一些视图,表示了按照本发明第一个实施例的引线框制造方法。

在按照本发明第一个实施例的引线框制造方法中,如图5A、5D和5F所示,首先准备金属板20和一个模具22,例如,如Fe-Ni合金板、Cu合金板之类和厚度约0.2mm的金属板。这个模具22基本上由第一冲头24、夹持件26和支承件28组成。

然后,把金属板20插入夹持件26和支承件28之间,然后用第一冲头24推压金属板20的预定区域来冲压金属板20,或者减少金属板20的厚度。因此,可以制造引线框。采用第一冲头24来形成初步冲压区,它分别大致确定了引线框中引线区的中心区和两个侧面区的厚度。

把金属板20插入模具22中,然后用第一冲头24推压/冲压金属板20。因此。如图5A所示,形成多个初步冲压区20a(开口区域),它们始终和精确地沿着金属板20引线区延伸的方向延伸,并且定位成几乎相互平行。因此,确定了引线区中具有两个侧面区的中心区大致宽度W1。

或者,如图5D所示,可以形成多个初步冲压区20I(开口区域),它们始终和精确地沿着金属板20引线区延伸的方向延伸,并且定位成相互不平行。

例如在图5A中,初步冲压区的宽度20a设为约0.1mm,其长度设为约1mm,其节距设为约0.3mm,以及W1设为约0.20mm。在此情形中,图5F表示了:在依靠第一冲头24冲压金属板20形成初步冲压区20a之后得到的外观。

另外,在图5A和5D中用虚线指出的形状表示了要最后形成的引线区的大致形状。在图5A中形成相互平行的引线区,而在图5D中形成相互不平行的引线区。

然后,如图5B所示,在初步冲压区20a中心的两个边区附近的金属板20中确定挤压边缘区(图5B中的阴影线区)20x。例如,挤压边缘区20x的尺寸b可以设为约0.06mm,尺寸a可以设为约0.04mm。挤压边缘区20x面积的形状和尺寸并不限于这些。根据各种引线框可以适当调整形状和尺寸。例如,挤压边缘区20x的形状可以成梯形之类。

然后,如图5E所示,准备一个模具22a,它具有一个第二冲头24a、一个具有与第二冲头相应的开口区的夹持件26a、以及一个没有开口区的支承件28a。在这个情形中,图5E表示了用第二冲头24a冲压金属板20之后得到的外观。模具22a的第二冲头24a推压图5B中的挤压边缘区20x,以减少其厚度并扩展到初步冲压区20a之内。如果从平面视图看,每个第二冲头24a的形状为包括两个挤压边缘区20x的四边形。

然后,如图5C和5E所示,把其中形成了初步冲压区20a的金属板20插入模具22a,然后用第二冲头24a推压上述金属板20的挤压边缘区20x。因此,位于初步冲压区20a的两个边区附近中的挤压边缘区20x厚度减少约一半(如约0.1mm),它们也朝着初步冲压区20a之内扩展,使得它们的端区相互接触。

按这个方式,在初步冲压区20a的预定中心区及其附近区域中形成厚度小于其他区域的挤压区21(图5C中的阴影线区域)。在这个情形中,金属板20的挤压边缘区20x的挤压深度可以设为这样的程度:使得初步冲压区20a的两个边区相互不接触(小于金属板20厚度的一半)。

在这个步骤中形成的挤压区21的一部分以后作为引线区的中心区的两个侧面区。因为两个侧面区的厚度减少到小于中心区,因而形成一个台阶形状之类。在这个情形中,如以下说明,把与挤压区21接触的第二冲头24a的冲压面24s的形状做成一个三维形状之类,可以形成各种引线区截面形状。

按这种方式,在金属板20的预定区域中形成初步冲压区20a,然后用第二冲头24a推压挤压边缘区20x作扩展来形成挤压区21。因为用以后的步骤冲压挤压区21的预定区域,来保证多个相邻引线区之间的间隔,因此在这个步骤中不需要考虑保证多个相邻引线区之间的间隔。

也就是说,即使设定了挤压区21深的挤压深度,也不会引起缺陷。因此,不仅可以保证足够的结合面积,而且把挤压区21的截面形状做成具有足够锚定效果的台阶形状等。

然后,如图6D所示,准备一个模具22b,它具有一个第三冲头24b、一个具有与第三冲头相应的开口区的夹持件26b、以及一个支承件28b。在这个情形中,图6D表示了在由第三冲头24b推压/冲压金属板20之后得到的外观。如果从平面视图看,每个第三冲头24b具有由图6A中粗框面积21a表示的形状,并且确定了引线区的顶端区宽度W2、具有两个侧面区的中心区宽度W3、以及底区宽度W4,也确定了在多个相邻引线区的顶端区之间的间隔W5、在具有侧面区的中心区之间的间隔W6、以及底区之间的间隔W7。

然后,如图6D所示,把成为图5C中形状的金属板20插入这个模具22b中,然后用第三冲头24b冲压金属板20的粗框面积21a。因此,如图6B所示,在金属板20中形成冲压区20b,确定了引线区的顶端区30a、侧面区30c、每个具有侧面区30c的中心区30b、以及底区30d。同时,确定了多个相邻引线区的顶端区30a之间的间隔W5、具有侧面区30c的中心区30b之间的间隔W6、以及底区30d之间的间隔W7。另外,同时从侧面区30c到中心区30b形成了台阶形状,因为引线区的侧面区30c已经被推压,其厚度变得小于中心区30b。

例如,引线区的顶端区30a和底区30d的宽度W2和W4均可分别设为约0.15mm,中心区30b和侧面区30c的总宽度W3设为约0.20mm(侧面区30c的宽度设为约0.04mm)。另外,多个相邻引线区的顶端区30a和底区30d之间的间隔W5和W7分别设为约0.24mm,侧面区30c之间的间隔W6设为约0.16mm。

按这种方式,冲压厚度已减少的挤压区21(图5C中的阴影区域)的预定区域,可以保证多个相邻引线区之间间隔的最短间隔(在侧面区30c之间的间隔W6)在一个希望尺寸上。由此,如以上说明,因为可以设定挤压区21的深的挤压深度,可以保证足够的结合面积,也可以保证多个引线区之间希望的间隔。

此外,从引线区的侧面区30c到中心区30b,或者从中心区30b到侧面区30c延伸的截面形状(沿着图6B中I-I线所取的截面形状)成为台阶形状,例如,如图6E所示。因此,形成了易于防止引线区30从模制树脂中脱落的形状。

在上述例子中,举例说明了这样的模式,其中采用了与金属板接触的推压表面24s为平的第二冲头24a(图5E),由此从侧面区30c到中心区30b形成了台阶形状。如果第二冲头24a的推压表面24s成为三维形状,可以得到引线区的各种截面形状。

也就是说,例如,如果第二冲头24a的推压表面24s的预定区域成为台阶形状,则从侧面区30c到中心区30b可以形成一个三台阶形状,如图6F所示。相似地,如果第二冲头24a的推压表面24s成为一个预定的形状,从侧面区30c到中心区30b可以形成通过锥形表面的台阶形状,如图6G所示。或者是,可以形成一个两台阶形状,其侧面区30c的厚度朝其侧边增加,如图6H所示。不用说,除了上述形状,引线区的截面形状可以做成具有锚定效果的各种形状。

另外,如果把初步冲压区20a(图5A)、挤压区21(图5C)和冲压区20b(图6B)的相关尺寸适当调整和组合一起,可以容易地调整引线区相关区域的宽度、多个引线区之间的间隔、或者引线区的截面形状。所以,与先前技术不同,可以方便地设定用于把引线区截面做成希望形状的挤压边缘区尺寸。

此外,在用第三冲头24b冲压金属板20时,冲压金属残留物牢固地粘到支承件28b的侧面上,因为在图6A中的粗框面积21a,即冲压金属残留物的周边侧面区具有这样的形状:它在整个表面上与支承件28b的侧面接触。因此,因为可以消除冲压金属残留物粘在第三冲头24b上的可能性,防止了金属残留物咬底的产生。此时,即使采用在中心区附近分成两件的冲头作为第三冲头24b,相似地也可以防止金属残留物件咬底的产生。

然后,准备一个模具(图中未示),它具有一个第四冲头来冲压顶端区30a的预定区域。然后,依靠这个模具的第四冲头,冲压顶端区30a的预定区域,从金属板20切除顶端区30a。因此,如图6C所示,完成了一个具有引线区30的引线框40,每个引线区包括与一个框区40a连接的底区30d、具有侧面区30c的中心区30b、以及顶端区30a。

在这个情形中,切除中心区30b和顶端区30a之间的边界区域,可以去除所有的顶端区30a。另外,在从金属板20切除顶端区30a之前或之后,对顶端区30a进行压印加工可以扩展连接到IC芯片的结合面积。

如上所述,在按照本实施例的引线框制造方法中,在金属板20的预定区域中形成初步冲压区20a,然后推压位于初步冲压区20a的两个边区附近金属板20的挤压边缘区20x,扩展到初步冲压区20a之内,从而形成挤压区21。

然后,冲压挤压区21的预定中心区和金属板20的预定区域(靠近初步冲压区20a的周边区,其中没有挤压区21),由此确定引线区30的顶端区30a、具有侧面区30c的中心区30b、以及底区30d之间的各个间隔,以及多个相邻引线区之间的间隔。然后,从金属板20切除顶端区30a,可以制造引线框40。

如果这样做,可以保证足够的结合面积,因为可以设定深的挤压区深度,并且也可以保证多个引线区之间的所希望间隔,因为由冲压来形成多个引线区的间隔具有所希望的宽度。

另外,可以容易地得到从中心区30b到侧面区30c延伸的所希望台阶形状,因此可以防止引线区30从模制树脂脱落。另外,在用冲头冲压金属板20挤压区21的预定区域来确定引线区间隔的步骤中,把金属板冲压成使得冲压金属残留物与模具的支承件侧面在其整个周边侧面区上接触。所以,没有可能产生金属残留物咬底,也可以防止引线框中不良凹坑的产生。

此外,在本实施例的引线区30中,减少了引线区30的侧面区30c而不是其他区域的厚度来形成台阶形状,除了侧面区30c以外的其他区域厚度在成形之前与金属板20的厚度相同。所以,从改进引线区30的强度观点,这种结构也是有利的。

接着,参照以下一个不完全的平面视图来说明本实施例的引线框40的总外观。图7是一个不完全的平面视图,表示了按照本发明第一个实施例的引线框。图7所示的引线框40表示了把图6C中引线区30反向放置的状态。如图7所示,在本实施例的引线框40中,一个安装半导体芯片的四边形模具垫板40b设在一个框区40a的中心区中,然后由从框区40a角上延伸的支持杆40c支持这个模具垫板40b。然后,从框区40a朝模具垫板40b延伸多个如图6C所示的引线区30,像一把梳子的齿构成了引线框40。

在本实施例的引线框40中,半导体芯片装在模具垫板40b上,然后把半导体芯片的连接电极通过导线连接到引线区30的中心区30b。然后,涂敷模制树脂,直到中心区30b和底区30d之间的边界上,然后切除在底区30d和中心区30b之间的连接区,由此制造了半导体器件。

图8是一个不完全的平面视图,表示了按照本发明第一个实施例的一个变化方式的引线框。如图8所示,在第一个实施例的变化方式中的引线框40x具有一个结构:从图7所示的引线框40中取消模具垫板区40b。然后,与图7所示的引线框40相同,从框区40a朝内部延伸多个如图6C所示的引线区30,像一把梳子的齿构成了引线框40x。

在按照本实施例的变化方式的引线框40x中,把半导体芯片放在框区40a内的空心面积中的一个中心区40e位置上,由此制造半导体器件。换句话说,首先把一条带子粘贴到图8所示的引线框40x背面,然后在空心面积的中心区40e中把半导体芯片装在带子上。然后,通过导线把半导体芯片的连接电极电连接到引线区30的中心区30b。

然后,涂敷模制树脂,直到引线区30的中心区30b和底区30d之间的边界。因此,不仅引线区30,而且半导体芯片被模制树脂所固定。然后,撕去带子,也切除在底区30d和中心区30c之间的连接区,由此制造半导体器件。

按这种方式,采用本实施例中的引线框40、40x可以制造半导体器件,其中把半导体芯片封装在如QFN、SON之类的无线头组件中。引线框40、40x的引线区30的每个背面(与线路基板连接的表面)做成从中心区30b到侧面区30c的台阶形状等,如图6E到6H所示。结果是,可以达到足够的锚定效果,因此可以防止引线区30从模制树脂脱落。

(第二个实施例)图9A到9D是不完全的平面视图或不完全的剖视图,表示了按照本发明第二个实施例的引线框制造方法。第二个实施例与第一个实施例的一个不同点是:分别在引线区的顶端区和侧面区之间以及侧面区和底区之间设有一个颈区。在图9A到9D中,相同的符号加到与图5A到5E以及图6A到6H相同的元件上,它们的说明这里从略。

在第一个实施例中由第三冲头24b形成冲压区20b的步骤(图6A和6B)中,如果形成的冲压区20b沿侧向偏移,则顶端区30a和底区30d的两个边区的线以及侧面区30c和中心区30b之间边界区的挤压线分别没有对准在同一条线上,而是相互偏离。所以,这意味着引起这样一个缺点:其外观较差。第二个实施例用于克服这个缺点。

在按照本发明第二个实施例的引线框制造方法中,首先用与第一个实施例相同的方法形成如图5C所示的结构。然后,如图9D所示,准备一个模具22x,它具有一个第三冲头24x、一个具有相应于第三冲头24x的开口区的夹持件26x、以及一个支承件28b。

如果从平面视图看,第三冲头24x具有图9A中粗框面积21x指出的形状。采用第三冲头24x不仅像第一个实施例那样,确定了引线区的相关区域之间的宽度和间隔,而且也分别提供了在顶端区和侧面区之间以及侧面区和底区之间的颈区。

然后,如图9D所示,把做成图5C形状的金属板20插入这个模具22x中,然后用第三冲头24x冲压金属板20的粗框面积21x。因此,如图9B所示,在金属板20中形成冲压区20c。如同第一个实施例,分别确定了引线区的顶端区30a、侧面区30c、具有侧面区30c的中心区30b、以及底区30d的各个宽度,同时保证了多个相邻引线区之间的间隔。此外,在顶端区30a和侧面区30c之间的连接区中形成一个第一颈区31,以及在侧面区30c和底区30d之间的连接区中形成一个第二颈区31a。

然后,按照与第一个实施例相同的方法,用依靠模具的冲压方法,从金属板20切除顶端区30a的预定区域。在这个情形中,如同第一个实施例,可以在顶端区30a从金属板20切除之前或之后,对顶端区30a进行压印加工来扩展它们的面积。

因此,如图9C所示,完成了具有引线区30x的引线框40x,引线区用第二个实施例中的引线框制造方法来制造。

在第二个实施例的引线框40x中,在顶端区30a和侧面区30c之间的连接区上设有第一颈区31,在侧面区30c和底区30d之间的连接区上也设有第二颈区31a。

所以,如果因为在9A和9B的步骤中冲压区20c沿侧向偏移,顶端区30a和底区30d的两个端区的线没有与挤压线相符在同一条直线上,由于这些线在第一和第二颈区31、31a上被断开,因此这些线的偏移变得不易察觉。结果是,可以克服引线框外观差的缺点。

在这个情形中,如果在这些位置上形成突出到引线区之外的突出区,来替代形成第一和第二颈区31、31a,可以达到相似的优点。如同第一个实施例,可以采用具有模具垫板区的引线框,或者采用没有模具垫板区的引线框作为第二个实施例中的引线框。

Claims (4)

1.一个引线框制造方法,用模压制造具有引线区的一个引线框,引线区像一把梳子的齿从一个框区向内伸出,每个引线区具有一个与框区连接的底区、一个与底区连接的中心区、以及一个与中心区两侧面连接的厚度小于其他区域的侧面区,模压包括的步骤为:依靠模压,冲压金属板的预定区域,形成沿着引线区延伸方向延伸的多个开口区;依靠模压,把确定在开口区附近的金属板预定区域中的挤压边缘区推压成减少一定厚度,由此形成从挤压边缘区到开口区内部延伸的挤压区;依靠模压,冲压除预定两侧区以外的挤压区的中心区以及在开口区的没有挤压区的周边区附近的金属板预定区,由此确定侧面区和中心区的宽度来保证引线区之间的间隔,也确定了顶端区宽度和与中心区连接的底区宽度;以及依靠模压,冲压顶端区的预定区域来确定顶端区。
2.按照权利要求1的一个引线框制造方法,其中在形成挤压区的步骤中,挤压边缘区的厚度减少到至少为金属板厚度的一半左右,使得从开口区的两个端区延伸的金属区域相互接触。
3.按照权利要求1的一个引线框制造方法,其中在确定侧面区和中心区的宽度来保证引线区之间间隔,以及确定顶端区宽度和底区宽度的步骤中,采用具有冲头和支承件的一个模具来进行模压,由冲头冲压得到的冲压金属残留物具有这样的形状:使得冲压金属残留物的周边侧面区在整个表面上与模具支承件的侧面区接触。
4.按照权利要求1的一个引线框制造方法,其中在确定侧面区和中心区的宽度来保证引线区之间间隔,以及确定顶端区宽度和底区宽度的步骤中,同时在顶端区和侧面区之间的连接区中形成一个第一颈区,以及在侧面区和底区之间的连接区中形成一个第二颈区。
CN 03119856 2002-03-04 2003-03-04 引线框的制造方法 CN1442890A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002057897A JP2003258183A (ja) 2002-03-04 2002-03-04 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
CN1442890A true true CN1442890A (zh) 2003-09-17

Family

ID=27751043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03119856 CN1442890A (zh) 2002-03-04 2003-03-04 引线框的制造方法

Country Status (5)

Country Link
US (1) US6821820B2 (zh)
EP (1) EP1343205A3 (zh)
JP (1) JP2003258183A (zh)
KR (1) KR20030072228A (zh)
CN (1) CN1442890A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397599C (zh) 2003-10-06 2008-06-25 罗姆股份有限公司 引线框的制造方法、半导体装置的制造方法及半导体装置
CN100446234C (zh) 2003-11-19 2008-12-24 罗姆股份有限公司 引线框的制造方法及使用该方法的半导体装置的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710246B1 (en) 2002-08-02 2004-03-23 National Semiconductor Corporation Apparatus and method of manufacturing a stackable package for a semiconductor device
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package
US20050148111A1 (en) * 2003-12-30 2005-07-07 Texas Instruments Incorporated Method and system for producing resilient solder joints
JP3994095B2 (ja) 2004-06-23 2007-10-17 ローム株式会社 面実装型電子部品
KR100674746B1 (ko) 2005-10-20 2007-01-25 엘에스전선 주식회사 압착부가 형성된 리드프레임 및 그 제조방법
KR100676003B1 (ko) 2005-10-27 2007-01-23 엘에스전선 주식회사 리드프레임 제조방법 및 그 장치
KR200452267Y1 (ko) * 2008-07-17 2011-02-14 조남은 4단 절첩식 깔판
WO2011122665A1 (ja) 2010-03-30 2011-10-06 大日本印刷株式会社 Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
US8933548B2 (en) 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
CN102468262A (zh) * 2010-11-10 2012-05-23 瑞鼎科技股份有限公司 半导体装置
JP2017085049A (ja) * 2015-10-30 2017-05-18 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
CN107799498A (zh) * 2016-09-06 2018-03-13 精工半导体有限公司 半导体装置的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456460B2 (zh) * 1983-10-04 1992-09-08 Tokyo Shibaura Electric Co
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JP3018542B2 (ja) * 1991-04-03 2000-03-13 セイコーエプソン株式会社 リードフレーム及びその製造方法
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JPH1197605A (ja) * 1997-09-17 1999-04-09 Hitachi Cable Ltd リードフレームの打ち抜き金型及びリードフレームの製造方法
JP2951308B1 (ja) * 1998-03-13 1999-09-20 松下電子工業株式会社 リードフレームの製造方法
KR100878939B1 (ko) * 1999-06-30 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
JP4390317B2 (ja) * 1999-07-02 2009-12-24 株式会社ルネサステクノロジ 樹脂封止型半導体パッケージ
WO2001003184A1 (en) * 1999-07-02 2001-01-11 Rohm Co., Ltd. Electronic part
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
JP2002368176A (ja) 2001-06-11 2002-12-20 Rohm Co Ltd 半導体電子部品のリードフレーム
US6624007B2 (en) * 2001-07-26 2003-09-23 Rohm Co., Ltd. Method of making leadframe by mechanical processing
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397599C (zh) 2003-10-06 2008-06-25 罗姆股份有限公司 引线框的制造方法、半导体装置的制造方法及半导体装置
CN100446234C (zh) 2003-11-19 2008-12-24 罗姆股份有限公司 引线框的制造方法及使用该方法的半导体装置的制造方法

Also Published As

Publication number Publication date Type
EP1343205A2 (en) 2003-09-10 application
JP2003258183A (ja) 2003-09-12 application
KR20030072228A (ko) 2003-09-13 application
EP1343205A3 (en) 2004-09-08 application
US6821820B2 (en) 2004-11-23 grant
US20030164535A1 (en) 2003-09-04 application

Similar Documents

Publication Publication Date Title
US6130115A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
US6713849B2 (en) Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
US6143981A (en) Plastic integrated circuit package and method and leadframe for making the package
US5454905A (en) Method for manufacturing fine pitch lead frame
US6145365A (en) Method for forming a recess portion on a metal plate
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
US4969257A (en) Transfer sheet and process for making a circuit substrate
US5202577A (en) Leadframe having a particular dam bar
US6258314B1 (en) Method for manufacturing resin-molded semiconductor device
US20050218498A1 (en) Semiconductor device
JP2002083918A (ja) リードフレーム及び半導体装置
US6563209B1 (en) Lead frame for semiconductor device
JP2002223004A (ja) パッケージ成形体と発光装置
JP2000150765A (ja) 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
US20020121684A1 (en) Surface-mounting semiconductor device and method of making the same
JP2003158234A (ja) 半導体装置及びその製造方法
JP2004247612A (ja) 半導体装置およびその製造方法
US6617200B2 (en) System and method for fabricating a semiconductor device
US20020020929A1 (en) Semiconductor device and a method of manufacturing the same
US20050139982A1 (en) Method of manufacturing a semiconductor device
JPH11150216A (ja) 樹脂封止型半導体部品及びその製造方法
JPH11260983A (ja) リードフレームの製造方法
US20050106783A1 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JPH07273270A (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JP2002208664A (ja) リードフレームの製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)