CN1408174A - 结构上可编程的用于数字广播接收的信道译码器 - Google Patents

结构上可编程的用于数字广播接收的信道译码器 Download PDF

Info

Publication number
CN1408174A
CN1408174A CN01803178A CN01803178A CN1408174A CN 1408174 A CN1408174 A CN 1408174A CN 01803178 A CN01803178 A CN 01803178A CN 01803178 A CN01803178 A CN 01803178A CN 1408174 A CN1408174 A CN 1408174A
Authority
CN
China
Prior art keywords
register
data
interface
bridge
channel decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01803178A
Other languages
English (en)
Other versions
CN1208945C (zh
Inventor
K·韦德亚纳坦
D·比鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1408174A publication Critical patent/CN1408174A/zh
Application granted granted Critical
Publication of CN1208945C publication Critical patent/CN1208945C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Logic Circuits (AREA)
  • Bus Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

提供了一种用于在功能单元之间路由数据的包括可重新配置的桥的结构。由寄存器转移单元在与每个功能单元有关的寄存器之间实施数据的路由。同步和异步寄存器转移都是可受到支持的，其中包括生成用于支持有效的数字信号处理器的中断信号。可重新配置的桥的优选实施例包括多个可重新配置的数据路径单元，这些单元提供辅助功能，以便于在数据项在寄存器之间转移时对它们实行处理和预处理。本发明的优选实施例还包括一个指令存储器，在其中包含用来实施想要的寄存器转移和辅助操作的指令。

Description

结构上可编程的用于数字广播接收的信道译码器
1.发明领域
本发明涉及信号处理领域，具体地涉及一种便于处理各种各样的功能单元与一个或多个数字信号处理器之间的数字信号流的可编程桥。
2.相关技术描述
图1A显示用于接收和处理源输入101以便通过用户应用150进行重现的典型的系统100的示例性方框图。例如，源输入101可以是广播电视信号，以及用户应用150可以是电视节目在显示屏幕上的重现。源输入101可以是来自DVD或CD重放机的光信号，以及用户应用150可以是视频或模拟重现设备。源输入101可以是卫星或蜂窝电话信号，以及用户应用150可以是无线电话。
模拟处理器110对模拟源输入101实行滤波和放大，以及数字模拟变换器120把滤波的模拟信号变换成数字数据流。可任选地，如果源输入101是数字信号，则模拟处理器110和模拟数字变换器120可被旁路。
信道译码器130接收来自变换器120或直接来自源输入101的数字流129，以及执行各种信号处理功能，一般涉及到频率和采样速率变换、自适应滤波、纠错、抗混淆等等。取决于应用，信道译码器130可能涉及各种可替换的设备名，诸如：无线接收机、基带调制器、数字接收机、调谐器、解调器等等。为了说明典型的信道译码器130的复杂性，图1B上显示把接收的数字流129译码成MPEG流139的例子。通过使用技术上通用的方法，接收数字流129被解调和被均衡，以便提供QAM符号流133。QAM符号流133被译码，以便产生作为信道译码器130的输出的MPEG流。
源译码器140对译码的信道信号执行应用特定的功能。例如，译码的信道信号139可以是视频流的MPEG编码，以及源译码器140执行诸如逆DCT、运动矢量补偿等等的功能，这些功能关系到从MPEG信号到视频流的变换，该视频流可以通过用户应用150在显示装置上重现。如果输入源101是电话信号，则源译码器140执行诸如GSM译码的功能，从而提供可通过用户应用150而被重现在电话手机上的信号。
在传统的处理系统(诸如图1A和1B上显示的)中的一个困难在于，这些标准在大多数应用领域中仍旧正在发展。这些标准典型地发展为(或新的标准呈现为)支持增强的或附加的能力。支持这些附加能力的产品，比起在这些能力可提供之前设计的“现有的生成”装置，多半可博得更高的销售价格或更大的市场共享。图1B上的示例性信道译码器130相应于一个“ITUA”可兼容信道译码器。这个译码器130包括同步检测器132，它提供输入到定时恢复装置135，以用于同步进入的信号流129。去交织器133提供去交织信号给里得-索罗门(Reed-Solomon)译码器134。Reed-Solomon译码器134也提供同步信号给时序恢复装置135，以用于同步分组和帧速率。去随机化器136把接收和译码的信号流组织成相干的输入给格式化器137，后者输出MPEG格式化的信号流139。然而，一个“ITU B”可兼容信道译码器紧跟在同步检波器132后以及在去交织器133之前执行去随机化器136的功能。另外，在“ITU B”中，一个MPEG特定的时序恢复装置(图1B上未示出)典型地被使用来控制格式化器137，以及MPEG特定的时序也被提供给图1B的时序恢复装置135。因此，从“ITU A”可兼容装置到“ITU B”可兼容装置的改变多少需要一些重大的结构改变。
可编程数字信号处理器提供了允许在先的生成装置被重新编程来支持最新的标准的潜力或提供附加的和/或增强的能力，而不需要结构上设计改变。然而，这种潜力限于那种可以以成本经济的方式在数字信号处理器(DSP)上成功地实施的功能。某些功能需要的处理速度是通用的DSP当前无法提供的；某些功能是由于带宽限制而通过专用的或应用特定的装置而更有效地完成的；等等。
结构上的设计也提供使得对产品要求的改变的影响最小化的潜力。优选地，设计被构建成能允许替换单独的块或模块，以便提供所需要的附加能力，而不需要改变与所改变的能力无关的模块，以及不需要改变总的系统结构。现有的生成模块被最新的生成模块代替，以及总的系统在市场上重新获得它的有竞争力的地位。然而，这种潜力限于很合适地包含了的需求改变。不管如何努力预测将来的改变和提供最大设计灵活性，新的需求常常引起重新构建系统结构。在某些情形下，原先与提供特定的功能无关的功能将会变为与其有关的；在原先不使用这些信号的模块内可能需要这些新的输入信号；在原先老的结构中不易实现的性能通过新的结构可以成为可实现的。
本发明的一个目的是提供一种结构，它易于对该结构实现结构上的改变，而不需要重大的设计改变。本发明的另一个目的是提供用于修正在系统的功能单元之间的数据流而不需要重大的设计改变的装置。本发明的再一个目的是提供一种装置，它易于在功能单元之间实现可编程的数据流。本发明的再一个目的是提供一种结构，当技术发展时它易于在专用和通用装置之间重新分配功能。
这些和其它目的是通过提供一种用于在功能单元之间路由数据的包括可重新配置的桥的结构而达到的。由寄存器转移单元在与每个功能单元有关的寄存器之间实施数据的路由。同步和异步寄存器转移都是可受到支持的，其中包括生成用于支持有效的数字信号处理器的中断信号。可重新配置的桥的优选实施例包括多个可重新配置的数据路径单元，这些单元提供辅助功能，以便于在数据项在寄存器之间转移时对它们实行处理和预处理。本发明的优选实施例还包括一个指令存储器，在其中包含用来实施想要的寄存器转移和辅助操作的指令。
现在参照附图通过实例更详细地说明本发明，其中：
图1A-1B显示用于接收和处理源输入以便通过用户应用重现的现有技术系统的示例性方框图。
图2A-2B显示按照本发明的示例的系统数据流程的转换。
图3显示按照本发明的信道译码器的示例性方框图。
图4显示按照本发明的在结构上可编程的桥的示例性方框图。
在图上，相同的参考数字表示相同的或相应的特性或功能。
图2A-2B显示按照本发明的示例的系统数据流程200，200′的转换。图2A的示例的数据流程200显示输入INa201可由各种功能单元F1-F4 210-240来处理以便产生输出Q209。功能单元F1-F4可以代表各种功能的任何功能。在诸如图1显示的数字电视系统环境中，功能块F1-F4可以代表在信道译码器中的各个块，它们使用反馈通过F4来修正滤波器F1的特性。在本例中，块F2可以是解调器，以及块F3可以从解调信号中提取一个参量，以便提供反馈到块F4。
随着技术进展以及新的特性和能力成为可接受的，数据流程200可能需要被修正成如图2B所示，以便将这些特性和能力作为修正的输出Q′209′来提供。如图所示，可以看到，当功能单元F2的输入被一个信号251(这是它的输出221的函数F5 250)调制(相乘)时，它提供更符合需要的输出。同样地，通过功能单元F4的反馈优选地可被组合到(附加到)另一个输入Inb 202中。这个修正的数据流程是为了说明目的而提供的，以作为典型地需要对传统的数据流程结构作重大的结构改变的一种修正。也就是说，如果图2的功能块F1-F4是印刷电路板上的电路块，则该印刷电路板需要由另一块也包含了功能块250、乘法器260、和加法器270的电路板代替。如果使用这样一种模块设计，在其中将每个功能块F1-F5插入到公共总线网中，则将需要相应于乘法器260和加法器270的附加模块附加到系统中。如果该修正过程也需要改变在这些块之间的信息流的时序或顺序，则将需要随之修正在一个或多个功能块F1-F4中的接口逻辑块。
按照本发明，提供一个系统，它允许修正诸如图2A-2B所示的数据流程，而不需要显著地改变支持这些数据流程的系统的结构。
为了便于理解，信道译码器在这里被用作为一个用于本发明的原理的范例。图3显示信道译码器130′的示例性方框图，它包括在结构上可重新编程的桥350，以便于重新配置在形成信道译码器130′的部件310、320之间的数据流程。也就是，例如，图2的功能单元F1-F4可以相应于图3的功能单元320或DSP 310，以及桥350提供部件310和320之间的互联，以便实施图2所示的方框图。本例中的桥350提取相应于F1的功能单元的输出，以及把它作为输入提供到功能单元F2；它也可以提取功能单元F2的输出，以及把它提供到功能单元F3，等等，以便实施在部件310、320之间的想要的数据流程，从而提供来自源输入Ina，Inb的想要的输出Q，Q′。
各种各样的技术中的任一种都可被应用来实施在部件310、320之间的通信，这样，需求方面的改变只需要改变可重新配置的信道译码器130′的桥350。在本发明的优选实施例中，在部件310、320之间的数据流程是通过寄存器转移系统和协议来实施的，如图4所示。
图4显示按照本发明的在结构上可编程的桥350的示例性方框图。可编程的桥350包括多个接口寄存器440、450，用于与DSP 310和功能单元320相接口。为了便于理解，DSP310被显示为与功能单元320分开的块，虽然在概念上它可被看作为一个功能单元320。功能单元320典型地是特定用途的、对于它们给定的任务最佳化的功能单元。如上所述，这些功能单元320可包括传统的信号处理块，诸如基带调制解调器、调谐器、纠错器、滤波器等等。由于“软件无线电装置”变得越来越流行，相应于被开发来支持软件无线电装置的功能的功能性块将变得很普通。按照本发明，每个这些功能单元320被分配以一个或多个接口寄存器450，以用于与其它功能单元320、DSP 310、以及外部环境相互传送数据。为了数据转移的有效性和简易性，功能单元320典型地以同步方式运行，以及常常被配置成流水线处理方式。DSP 310是常规的可编程数字信号处理器，以及类似地使用一个或多个接口寄存器440与功能单元320和外部环境相互通信。与惯用的功能单元320相反，DSP常常作为一个异步的事件驱动的装置来有效地和经济地运行，以及桥350包括同步信号和中断信号(未示出)，以用于保持在部件310、320之间适当的时序关系。
在本发明的优选实施例中，可编程桥350包括多个寄存器转移单元420，其中每个用于实施在接口寄存器440、450之间的数据转移。按照本发明的一个方面，寄存器转移单元420通过被存储在指令寄存器410中的指令而被控制。指令具有一般的形式：
Move  Rs  Rd，or
MoveI Rs  Rd，其中Rs是源寄存器，它是数据转移的发源地，以及其中Rd是目的地寄存器，它是数据转移到的目的地。外部输入和输出(诸如图2A-2B上的Ina，Inb，Q，和Q′)也作为寄存器对待。MoveI指令也产生中断信号给对应于目的地寄存器的部件310、320，典型地是DSP 310。例如，实施图2A的结构的程序可被写为：
Move INa F1.in1，Move F4.out1 F1.in2；    (1)
Move F1.out1 F2.in1；                     (2)
Move F2.out1 F3.in1；                     (3)
Move F3.out1 F4.in1，Move F3.out2 Q.      (4)
在(1)中的程序步骤提供两个输入Ina 201和提供功能单元F4 240的输出给功能单元F1；在(2)中的程序步骤提供功能单元F1的输出给功能单元F2的输入端；等等。在优选实施例中，在同一行上的指令在单个时间间隔内，诸如一个DSP时钟周期内执行，以及在下一行上的指令在“下一个”时间间隔内执行。以上的四行的一个组在每个主时间间隔(诸如一个数据周期)内执行。在技术上通用的、用于编程语言，或设计语言的其它惯例也是可以使用的。应当指出，借助于通过可编程寄存器转移来控制在功能单元之间的数据流程，可以改变系统结构，而不用在物理上改变系统。还应当指出，系统结构的这种改变可包括通过把专用功能单元的功能包含在可编程DSP 310中而替代该专用功能单元，由此减小系统成本，因为可编程DSP的功能变得越来越强。同样地，如果先进的技术允许功能单元被组合起来从而减小成本，则支持这种改变的系统的重新配置也可以通过编程改变而被支持。
按照本发明的另一个方面，可编程桥350也包括可重新配置的数据路径单元430。这些数据路径单元430被构建成允许在数据在寄存器440、450之间转移时进行数据转换。在优选实施例中，数据路径单元430可配置成提供诸如加法、减法、乘法和除法这样的功能。其它的功能也可以提供。这些功能通过以下命令来实施：
       Config RDUn mode其中RDUn是一个可重新配置的数据路径单元的识别符，以及mode是要被执行的功能。以下是实施图2B的结构的程序例子：
Move INa F1.in1，Config RDU1 add，Move INb RDU1.in1，Move F4.out1
RDU1.in2，Move RDU1.out F1.in2；                                (5)
Config RDU2 mpy，Move F1.out1 RDU2.in1，Move F5.out1 RDU2.in2，Move
RDU2.out1 F2.in1；                                              (6)
Move F2.out1 F5.in1，Move F2.out1 F3.in1；                      (7)
Move F3.out1 F4.in1，Move F3.out2 Q′.                          (8)
在(5)中的程序步骤中的“Config RDU1 add”语句可配置图4的RDU 430，以便实施相应于图2B的加法器270的加法功能。“MoveInb RDU1.in1”语句实施数据从新的输入端Inb 202到这个RDU 270的第一输入端的转移；“Move F4.out1 RDU1.in2”语句实施从功能单元F4 240的输出到这个RDU 270的另一个输入端的转移；以及“MoveRDU1.out F1.in2”语句把在这个RDU 270处的相加的结果移到功能单元F1 210的第二输入端。同样地，第二RDU通过在(6)中的“ConfigRDU2 mpy”语句被配置成一个乘法器，相应于图2B的乘法器260，以及其它的语句实施这个RDU260的输入和输出的路由。
正如可以看到的，通过提供可重新配置的桥350给可重新配置的数据路径单元430，系统结构的重大的改变可以通过改变桥350和数据路径单元430的配置来实施，而不用改变系统的基础物理结构。
系统支持当前的和未来的需求的能力取决于寄存器转移单元块420中寄存器转移单元的数目。一组K个非阻塞的(nonblocking)寄存器转移单元将支持多达N1xM1＜＝K个同时的寄存器转移，其中N1是输入的总数，以及M1是通过寄存器转移而互联的输出的总数。虽然N1和M1以及K可被选择为相应于来自数据路径单元430和接口寄存器440、450的总的可能的输入数目N和总的可能的输出数目M，但N1和M1优选地根据直观推理按照峰值要求的估值而被选择，从而减小桥350的成本。同样地，可重新配置的数据路径单元430的数目是建立在未来需求的估计的基础上的。典型地，在新技术中的系统比起体现相当稳定的技术的系统而言，将具有更高比例的寄存器转移单元420与数据路径单元430，因为在新的技术中具有更高的改变的或然率。在优选实施例中，被使用来配置寄存器转移单元的指令包括用来描述互联的M1*log2M+N1*log2N个比特。
以上仅仅说明本发明的原理。因此可以看到，本领域技术人员将能够提出各种安排，虽然它们没有在这里明显地描述或显示，但它们将实施本发明的原理，因此它们是属于以下的权利要求的精神和范围之内的。

Claims (10)

1.一种桥(350)，包括：
多个接口寄存器(440，450)，可被配置成便于实施与多个功能单元(310，320)的数据通信，
多个寄存器转移单元(420)，可运行地耦合到多个接口寄存器(440，450)，便于实现在所述多个接口寄存器(440，450)中的接口寄存器之间的数据转移。
2.权利要求1的桥(350)，还包括指令存储(410)，它被配置成包含寄存器转移指令，行的耦合是通过寄存器转移指令实施的。
3.权利要求1的桥(350)，还包括
至少一个数据路径单元(430)，它可运行地耦合到多个寄存器转移单元(420)，以便于实现在接口寄存器(440，450)之间转移的数据中的至少一个数据项的转换。
4.权利要求3的桥(350)，还包括
指令存储器(410)，被配置成包含寄存器转移指令，
其中多个寄存器转移单元(420)与多个功能单元(310，320)和至少一个数据路径单元(430)的可运行的耦合是通过寄存器转移指令实施的。
5.权利要求1的桥(350)，其中
至少一个功能单元(310，320)是可编程数字信号处理器(310)。
6.信号处理系统，包括：
接收机(110，120)，被配置成提供数字输入流(129)，
信道译码器(130′)，可运行地耦合到接收机(110，120)，被配置成把数字输入流(129)译码成经过译码的信号流(139)，以及
用户应用(150)，可运行地耦合到信道译码器(130′)，被配置成根据经过译码的信号流(139)重现与数字输入流(129)的信道对应的输出，
其中信道译码器(130′)包括
一种桥(350)，包括：
多个接口寄存器(440，450)，其每个与多个处理单元(310，320)中的一个处理单元有关，
多个寄存器转移单元(420)，可运行地耦合到多个接口寄存器(440，450)，以便于实现：
在多个接口寄存器(440，450)中的接口寄存器之间的数据转移，
在多个接口寄存器(440，450)中的接口寄存器之间数字输入流(129)的数据转移，以及
对来自接口寄存器(440，450)的数据进行转移，以便提供经过译码的信号流(139)。
7.权利要求6的信号处理系统，其中
信道译码器(130′)还包括
指令存储器(410)，被配置成包含寄存器转移指令，
其中多个寄存器转移单元(420)与多个功能单元(310，320)的可运行的耦合是通过寄存器转移指令实施的。
8.权利要求6的信号处理系统，还包括
至少一个数据路径单元(430)，可运行地耦合到多个寄存器转移单元(420)，以便于实现在接口寄存器(440，450)之间转移的数据中的至少一个数据项的转换。
9.权利要求8的信号处理系统，其中
信道译码器(130′)还包括
指令存储器(410)，被配置成包含寄存器转移指令，
其中多个寄存器转移单元(420)与多个功能单元(310，320)和至少一个数据路径单元(430)的可运行的耦合是通过寄存器转移指令实施的。
10.权利要求6的信号处理系统，其中
至少一个处理单元(310，320)是可编程数字信号处理器(310)。
CNB018031781A 2000-08-16 2001-08-03 结构上可编程的用于数字广播接收的信道译码器 Expired - Fee Related CN1208945C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/639,149 US7080183B1 (en) 2000-08-16 2000-08-16 Reprogrammable apparatus supporting the processing of a digital signal stream and method
US09/639,149 2000-08-16

Publications (2)

Publication Number Publication Date
CN1408174A true CN1408174A (zh) 2003-04-02
CN1208945C CN1208945C (zh) 2005-06-29

Family

ID=24562929

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018031781A Expired - Fee Related CN1208945C (zh) 2000-08-16 2001-08-03 结构上可编程的用于数字广播接收的信道译码器

Country Status (6)

Country Link
US (1) US7080183B1 (zh)
EP (1) EP1312207A2 (zh)
JP (1) JP2004506989A (zh)
KR (1) KR20020047233A (zh)
CN (1) CN1208945C (zh)
WO (1) WO2002015565A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070186076A1 (en) * 2003-06-18 2007-08-09 Jones Anthony M Data pipeline transport system
EP1636725B1 (en) 2003-06-18 2018-05-16 Imagination Technologies Limited Circuit register and method therefor
TWI240169B (en) * 2004-02-18 2005-09-21 Avermedia Tech Inc Audio-video signal transceiving processing device
JP6922073B2 (ja) * 2018-03-19 2021-08-18 株式会社日立国際電気 ソフトウェア無線機

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987004541A1 (en) * 1986-01-27 1987-07-30 Fujitsu Limited Central processing unit
US4926355A (en) * 1987-07-02 1990-05-15 General Datacomm, Inc. Digital signal processor architecture with an ALU and a serial processing section operating in parallel
US5539911A (en) * 1991-07-08 1996-07-23 Seiko Epson Corporation High-performance, superscalar-based computer system with out-of-order instruction execution
US6005937A (en) * 1994-03-07 1999-12-21 International Video Network, Inc. Universal decoder
US5623684A (en) 1994-05-17 1997-04-22 Commquest Technologies, Inc. Application specific processor architecture comprising pre-designed reconfigurable application elements interconnected via a bus with high-level statements controlling configuration and data routing
US5689653A (en) * 1995-02-06 1997-11-18 Hewlett-Packard Company Vector memory operations
US6233637B1 (en) * 1996-03-07 2001-05-15 Sony Corporation Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure
US5784649A (en) * 1996-03-13 1998-07-21 Diamond Multimedia Systems, Inc. Multi-threaded FIFO pool buffer and bus transfer control system
US5732251A (en) * 1996-05-06 1998-03-24 Advanced Micro Devices DSP with register file and multi-function instruction sequencer for vector processing by MACU
JPH10143350A (ja) * 1996-11-06 1998-05-29 Nec Corp 先入れ先出しメモリ制御システム
US5941968A (en) * 1997-04-14 1999-08-24 Advanced Micro Devices, Inc. Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device
US6128728A (en) * 1997-08-01 2000-10-03 Micron Technology, Inc. Virtual shadow registers and virtual register windows
US6144696A (en) * 1997-12-31 2000-11-07 At&T Corp. Spread spectrum bit allocation algorithm
JP3348196B2 (ja) * 1998-03-06 2002-11-20 独立行政法人通信総合研究所 無線伝送システム
US6189094B1 (en) * 1998-05-27 2001-02-13 Arm Limited Recirculating register file
US6223230B1 (en) * 1998-06-15 2001-04-24 Sun Microsystems, Inc. Direct memory access in a bridge for a multi-processor system
US6415345B1 (en) * 1998-08-03 2002-07-02 Ati Technologies Bus mastering interface control system for transferring multistream data over a host bus
US6292888B1 (en) * 1999-01-27 2001-09-18 Clearwater Networks, Inc. Register transfer unit for electronic processor
US6237069B1 (en) * 1998-12-29 2001-05-22 Oak Technology, Inc. Apparatus and method for transferring data between memories having different word widths
US6675187B1 (en) * 1999-06-10 2004-01-06 Agere Systems Inc. Pipelined linear array of processor elements for performing matrix computations
WO2001006759A1 (en) * 1999-07-15 2001-01-25 Thomson Licensing S.A. Demodulation section in a multiple protocol receiver

Also Published As

Publication number Publication date
CN1208945C (zh) 2005-06-29
WO2002015565A3 (en) 2002-07-11
WO2002015565A2 (en) 2002-02-21
KR20020047233A (ko) 2002-06-21
US7080183B1 (en) 2006-07-18
JP2004506989A (ja) 2004-03-04
EP1312207A2 (en) 2003-05-21

Similar Documents

Publication Publication Date Title
KR100772350B1 (ko) 실시간 디지털 방송 수신을 위한 다중-표준 채널 디코더
CN102291399B (zh) 一种流媒体切换台
EP1039758B1 (en) Apparatus for creating shared video scene content
CN1208945C (zh) 结构上可编程的用于数字广播接收的信道译码器
US20080152319A1 (en) Apparatus for processing multimedia stream and method for transmitting multimedia stream
JP2000032403A (ja) データ伝送方法、データ送信装置及び受信装置
JPH09505455A (ja) 相互間挿した信号部分のエラー検出装置および方法と該エラー検出を採用した受信機および復号方法
CN1227904C (zh) 缓冲像素数据的方法和系统
CN101188663A (zh) 具报时功能的机顶盒
CN201035823Y (zh) 数字电视课程实验系统
JP3589913B2 (ja) デジタル信号受信装置、デジタル信号処理装置およびプログラム記録媒体
CN1466714A (zh) 支持可变长度指令执行的方法和设备
CN109981222B (zh) 预偏置的有线数字电视校验和的串行产生装置
JPH10232783A (ja) 映像表示装置
Thomas et al. Reconfigurable architecture of a pulse shaping FIR filter for multistandard DUC
KR100196603B1 (ko) 디지탈 신호 처리기
Hong et al. A high-speed programmable FIR digital filter using switching arrays
CN1466717A (zh) 指令解码的多个源
CN118400583A (zh) 一种基于vue的多路视频播放组件实现方法
JP3397744B2 (ja) 通信装置及びｃｄｍａ通信方法
CN201878286U (zh) 一种机顶盒
JPH09182094A (ja) デジタル信号処理装置およびテレビジョン受像機
Tonge The service multiplex
JP2004222307A (ja) デジタル信号受信装置、デジタル信号処理装置およびプログラム記録媒体
Burkhardtsmaier et al. The ISDN MusicTAXI

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee