CN1324706C - 多功能管脚电路 - Google Patents
多功能管脚电路 Download PDFInfo
- Publication number
- CN1324706C CN1324706C CNB021451435A CN02145143A CN1324706C CN 1324706 C CN1324706 C CN 1324706C CN B021451435 A CNB021451435 A CN B021451435A CN 02145143 A CN02145143 A CN 02145143A CN 1324706 C CN1324706 C CN 1324706C
- Authority
- CN
- China
- Prior art keywords
- pin
- circuit
- type flip
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明多功能管脚电路，该管脚电路具有三个输出端A、B和C，其中A端通过一时钟信号选通模块与管脚相连，而B端通过一高电平选通模块与管脚相连接，C端直接由管脚引出；所述时钟信号选通模块由一个4位二进制计数器和一个状态钳制触发器组成；所述高电平选通模块由一个32分频电路和一个反馈状态控制电路组成。本发明多功能管脚电路，它能根据外部为该管脚提供信号的不同，分别提供不同的、能对其它管脚或内部电路进行控制的控制电平，从而降低了器件所需的管脚数，简化了电路设计，节省不必要的开发成本。
Description
技术领域
本发明属于一种能够实现多项功能选择的管脚电路。
技术背景
在设计大型集成电路时，由于在尺寸有限的硅片上需要设置数以万计的电路单元，因此这意味着要尽可能地提高电路的集成度，然而对于集成电路块上的管脚而言，由于硅片面积的的有限性及制造工艺上局限性，管脚数目增加要远落后与电路集成度的提高，所以每一个集成电路块上的管脚都需要经过精心设计，于是往往会有某些功能管脚被迫舍弃，但是为了实现设计要求，设计人员不得不想出其它的方法来等效被迫舍弃的管脚，因而将使得电路设计过于复杂，开发成本增加，造成不必要的浪费。
发明内容
本发明需要解决的技术问题是一种多功能管脚电路，它能根据外部为该管脚提供信号的不同，分别提供不同的、能对其它管脚或内部电路进行控制的控制电平，从而降低了器件所需的管脚数，简化了电路设计，节省不必要的开发成本。
为解决上述技术问题，本发明采用的技术方案是：
一种多功能管脚电路，该管脚电路具有三个输出端A、B和C，其中A端通过一时钟信号选通模块与管脚相连，而B端通过一高电平选通模块与管脚相连接，C端直接由管脚引出。
所述时钟信号选通模块由一个4位二进制计数器和一个状态钳制触发器组成；所述4位二进制计数器主要由4个D触发器和逻辑门电路连接而成，其中，管脚与D触发器的时钟信号端相连，当管脚接高电平或低电平时，4位二进制计数器不工作，而管脚接时钟信号时，4位二进制计数器开始计数；所述逻辑门电路包括有三个与门、一个非门和三个异或门；所述状态钳制触发器由一个D触发器和一个或门电路组成，其中D触发器的Q_端与D端相连，时钟信号端连接所述4位二进制计数器的输出端。
所述高电平选通模块由一个32分频电路和一个反馈状态控制电路组成；所述32分频电路由4个D触发器相互连接而成，其中输入D端与Q_端相连，而前一触发器的Q_端连接着下一触发器的时钟信号端；所述反馈控制电路是由一个或门电路和一个主时钟输入端组成，高电平选通模块输出端B引线和上述主时钟输入端引线接入上述或门电路，该或门电路的输出端连接32分频电路的第一级D触发器的时钟信号端；管脚与D触发器的复位端相连；所述反馈状态控制电路由一个D触发器和一个或门电路组成，其中D触发器的Q_端与D端相连，时钟信号端连接所述32分频电路的输出端，管脚与D触发器的复位端相连。
由于采取了上述的方案，本发明与现有技术相比所具有的优点是：
由于本发明多功能管脚电路中设置有时钟信号选通模块和高电平选通模块，使得本多功能管脚电路能根据外部为该管脚提供信号的不同，分别提供不同的、能对其它管脚或内部电路进行控制的控制电平，时钟信号选通模块实现的功能是，当管脚连接到高电平或低电平时，输出是低电平；当管脚连接到时钟信号时，输出是高电平；而高电平选通模块实现的功能是，当管脚连接到低电平或时钟信号时，输出是低电平；当管脚连接到高电平时，输出是高电平。
这样通过对管脚加入不同的信号，实现了对内部同一电路或不同电路的逻辑控制。在实际的电路设计中，用一个管脚实现了二种以上功能的控制选择，从而降低了器件所需的管脚数，简化了电路设计，节省不必要的开发成本。
附图说明
以下结合附图和具体实施方式对本发明作进一步详细说明：
图1是本发明多功能管脚电路的示意框图；
图2是本发明多功能管脚电路中时钟信号选通模块的电路原理图；
图3是本发明多功能管脚电路中时钟信号选通模块输出高电平的波形图；
图4是本发明多功能管脚电路中高电平选通模块的电路原理图；
图5是本发明多功能管脚电路中高电平选通模块输出高电平的波形图；
图6是本发明多功能管脚电路的真值表。
具体实施方式
为了减少总的管脚数，实现一个管脚完成多个功能是一种十分自然的选择。这种多功能可以是一个管脚在一控制电路的控制下分别实现内部不同电路的输出，或实现该管脚的双向端口，即该管脚可以作为输入管脚，也可以作为输出管脚的功能；也可以是一个管脚在外部信号的控制下，分别选择内部不同的电路模块去实现不同的功能。
如图1所示，本发明多功能管脚电路由管脚1(在图中用Pin表示管脚)、时钟信号选通模块2、高电平选通模块3组成，该管脚电路共有三个输出端A、B和C，其中A端通过时钟信号选通模块2与管脚1相连，而B端通过高电平选通模块3与管脚1相连接，C端直接由管脚1引出。
输出端A的作用有两个，一是为管脚1的输入到内部电路的信号C提供控制信号CE，例如，信号A接到多路选择输出器件或三态门的控制端CE，当管脚的输入信号是高/低电平时，信号C不通过，而当管脚连接的信号是时钟(Clock)信号时，A控制的器件开通，信号C通过；二是为其它使能端提供控制信号。B也提供了两类控制电平，当管脚接低电平/时钟(Clock)信号时，输出B为低电平，而当管脚接高电平信号时，输出B为高电平。这样管脚电路就实现了多种控制功能。
如图2所示，本发明多功能管脚电路中时钟信号选通模块是由一个4位二进制计数器和一个状态钳制触发器组成；所述4位二进制计数器主要由4个D触发器和逻辑门电路连接而成，其中，管脚1与D触发器的时钟信号端相连，当管脚接高电平或低电平时，4位二进制计数器不工作，而管脚接时钟信号时，4位二进制计数器开始计数；所述逻辑门电路包括有三个与门、一个非门和三个异或门；所述状态钳制触发器由一个D触发器和一个或门电路组成，其中D触发器的Q_端与D端相连，时钟信号端连接所述4位二进制计数器的输出端。
上电后，复位信号Reset使全部D触发器(DFFR)复位到0；当管脚1接高/低电平时，计数器无计数脉冲，输出为低电平0，由于状态钳制触发器的作用，输出电路锁存在低电平；当管脚1接时钟信号时，4位二进制计数器开始计数，当时钟信号的第十六个脉冲的上升沿时，计数器输出一个脉冲(Counter)，或门输出高电平，即给状态钳制触发器中的D触发器一个时钟信号，使输出电路状态翻转，由于状态钳制触发器的作用，输出端A锁存在高电平状态。相应的波形图如图3所示。
如图4所示，本发明多功能管脚电路中高电平选通模块是由一个32分频电路和一个反馈状态控制电路组成；所述32分频电路由4个D触发器相互连接而成，其中输入D端与Q_端相连，而前一触发器的Q_端连接着下一触发器的时钟信号端；所述反馈控制电路是由一个或门电路和一个主时钟输入端组成，高电平选通模块输出端B引线和上述主时钟输入端引线接入上述或门电路，该或门电路的输出端连接32分频电路的第一级D触发器的时钟信号端；管脚与D触发器的复位端相连；所述反馈状态控制电路由一个D触发器和一个或门电路组成，其中D触发器的Q_端与D端相连，时钟信号端连接所述32分频电路的输出端，管脚与D触发器的复位端相连。
管脚1输入信号直接输入到该电路的复位端Reset，当管脚1接低电平/时钟信号时，只要该时钟周期小于15个主时钟(Mclock)周期，输出端B的电平为低电平；当管脚1接高电平时，在主时钟(Mclock)的第十六个周期的上升沿，输出端B的电平就是高电平，此高电平反馈到或门，由于高电平为或门的控制电平，所以该32分频电路的第一个D触发器的时钟输入端始终为高电平，即该D触发器无时钟信号，由于反馈状态控制电路的作用，输出端B锁存在高电平。相应的波形图如图5所示。
根据管脚Pin连接信号的不同，管脚电路的输出端A、B及C的真值表如图6所示。当管脚输入低电平时，A、B和C端输出为低电平；当管脚输入高电平时，A端输出低电平，B和C端输出为高电平；当管脚输入为时钟信号时，A端输出高电平，B端为低电平，C端为时钟信号。这样通过对管脚加入不同的信号，就实现了对内部同一电路或不同电路的逻辑控制。
Claims (7)
1、一种多功能管脚电路，其特征在于：该管脚电路具有三个输出端A、B和C，其中A端通过一时钟信号选通模块(2)与管脚(1)相连，而B端通过一高电平选通模块(3)与所述管脚(1)相连接，C端直接由所述管脚(1)引出。
2、根据权利要求1所述的多功能管脚电路，其特征在于：所述时钟信号选通模块(2)由一个4位二进制计数器和一个状态钳制触发器组成。
3、根据权利要求1所述的多功能管脚电路，其特征在于：所述高电平选通模块(3)由一个32分频电路和一个反馈状态控制电路组成。
4、根据权利要求2所述的多功能管脚电路，其特征在于：所述4位二进制计数器主要由4个D触发器和设有7个逻辑门的电路连接而成，其中，所述管脚与上述4个D触发器的时钟信号端相连，当此管脚接高电平或低电平时，4位二进制计数器不工作，而此管脚接时钟信号时，4位二进制计数器开始计数；所述逻辑门电路包括有三个与门、一个非门和三个异或门。
5、根据权利要求2所述的多功能管脚电路，其特征在于：所述状态钳制触发器由一个D触发器和一个或门电路组成，其中所述的D触发器的Q_端与D端相连，时钟信号端连接所述4位二进制计数器的输出端。
6、根据权利要求3所述的多功能管脚电路，其特征在于：所述32分频电路由4个D触发器相互连接而成，其中所述的D触发器的输入D端与Q_端相连，而前一触发器的Q_端连接着下一触发器的时钟信号端；所述反馈状态控制电路是由一个或门电路和一个主时钟输入端组成，所述的高电平选通模块输出端B和上述主时钟输入端引线接入上述或门电路，该或门电路的输出端连接所述的32分频电路的4个D触发器中的第一级D触发器的时钟信号端；所述的管脚(1)与所述的4个D触发器的复位端相连。
7、根据权利要求3所述的多功能管脚电路，其特征在于：所述反馈状态控制电路由一个D触发器和一个或门电路组成，其中所述的D触发器的Q_端与D端相连，时钟信号端连接所述32分频电路的输出端，所述的管脚(1)与所述的D触发器的复位端相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021451435A CN1324706C (zh) | 2002-11-07 | 2002-11-07 | 多功能管脚电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021451435A CN1324706C (zh) | 2002-11-07 | 2002-11-07 | 多功能管脚电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1499632A CN1499632A (zh) | 2004-05-26 |
| CN1324706C true CN1324706C (zh) | 2007-07-04 |
Family
ID=34232280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021451435A Expired - Fee Related CN1324706C (zh) | 2002-11-07 | 2002-11-07 | 多功能管脚电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1324706C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009149582A1 (en) * | 2008-06-12 | 2009-12-17 | Zoran Corporation | Method and apparatus for mute control |
| CN103853221B (zh) * | 2012-12-06 | 2015-12-16 | 艾尔瓦特集成电路科技（天津）有限公司 | 禁止信号发生电路、集成电路及开关电源 |
| CN109977476A (zh) * | 2019-02-28 | 2019-07-05 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种硬件电路中判断外部引脚互连关系的方法 |
| CN110518897B (zh) * | 2019-08-26 | 2023-04-18 | 紫光展讯通信(惠州)有限公司 | 移除d触发器复位、置位引脚的方法、d触发器以及电路 |
| CN112797882A (zh) * | 2021-01-25 | 2021-05-14 | 无锡广联数字传感科技有限公司 | 一种防水型电子卡尺控制芯片 |
| CN114861572B (zh) * | 2022-07-05 | 2022-09-30 | 上海泰矽微电子有限公司 | 一种多功能性使能管脚的控制系统及方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1657451A1 (ru) * | 1989-03-07 | 1991-06-23 | Калининградский технический институт рыбной промышленности и хозяйства | Устройство дл параллельной работы валогенераторов |
| CN2135786Y (zh) * | 1992-08-06 | 1993-06-09 | 丁巨光 | 数字集成电路多值逻辑测试仪 |
| CN1337718A (zh) * | 2000-06-16 | 2002-02-27 | 日本电气株式会社 | 存储器控制技术 |
| CN1337781A (zh) * | 2000-06-06 | 2002-02-27 | 德克萨斯仪器股份有限公司 | 触发器设计的改进 |
| CN1347197A (zh) * | 2000-09-27 | 2002-05-01 | 株式会社东芝 | 半导体集成电路 |
| CN2585488Y (zh) * | 2002-11-07 | 2003-11-05 | 上海贝岭股份有限公司 | 多功能管脚电路 |
-
2002
- 2002-11-07 CN CNB021451435A patent/CN1324706C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1657451A1 (ru) * | 1989-03-07 | 1991-06-23 | Калининградский технический институт рыбной промышленности и хозяйства | Устройство дл параллельной работы валогенераторов |
| CN2135786Y (zh) * | 1992-08-06 | 1993-06-09 | 丁巨光 | 数字集成电路多值逻辑测试仪 |
| CN1337781A (zh) * | 2000-06-06 | 2002-02-27 | 德克萨斯仪器股份有限公司 | 触发器设计的改进 |
| CN1337718A (zh) * | 2000-06-16 | 2002-02-27 | 日本电气株式会社 | 存储器控制技术 |
| CN1347197A (zh) * | 2000-09-27 | 2002-05-01 | 株式会社东芝 | 半导体集成电路 |
| CN2585488Y (zh) * | 2002-11-07 | 2003-11-05 | 上海贝岭股份有限公司 | 多功能管脚电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1499632A (zh) | 2004-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103117732B (zh) | 多路视频脉冲信号发生装置及方法 | |
| CN1324706C (zh) | 多功能管脚电路 | |
| CN207884599U (zh) | 分频电路 | |
| CN202111685U (zh) | 可扩展的开关矩阵板 | |
| CN101789786B (zh) | 低功耗全差分双模前置分频器 | |
| CN102055465A (zh) | 一种可配置任意整数半整数分频器装置及方法 | |
| CN103297037A (zh) | 一种基于模块化的多模分频器 | |
| CN2585488Y (zh) | 多功能管脚电路 | |
| CN105404728A (zh) | 一种基于fpga芯片多控制信号的布局方法 | |
| CN201583831U (zh) | 一种移位串联式数显表 | |
| JPH0211180B2 (zh) | ||
| CN105718679A (zh) | 一种fpga的资源布局方法及装置 | |
| CN110753424B (zh) | 一种基于led驱动芯片的引脚定义的驱动电路 | |
| CN203554397U (zh) | 一种占空比调整电路 | |
| CN104184456A (zh) | 用于io接口的低频多相位差分时钟树型高速低功耗串行器 | |
| CN209448731U (zh) | 一种串行置数的同步置数计数器 | |
| CN100377077C (zh) | 可旁通寄存器和使用该寄存器的流水线电路 | |
| US7126623B2 (en) | Serially connected LED lamps control device | |
| CN217824914U (zh) | 一种用于通信的多通道随机脉冲信号可控延迟电路 | |
| US6556043B2 (en) | Asynchronous latch design for field programmable gate arrays | |
| CN209433219U (zh) | 一种基于集成计数器及译码器的可逆有限状态机 | |
| CN1595383A (zh) | 可编程总线式控制端口扩展模块 | |
| CN102566962B (zh) | 用于判断序列数中是否存在多于1个1的电路装置 | |
| CN102104371B (zh) | 基于接口的可复用多路可编程脉宽调制器 | |
| CN203219282U (zh) | 延时链和延时链组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| DD01 | Delivery of document by public notice | ||
| DD01 | Delivery of document by public notice |
Addressee: Beiling Co., Ltd., Shanghai Document name: Notification to Pay the Fees |
|
| DD01 | Delivery of document by public notice | ||
| DD01 | Delivery of document by public notice |
Addressee: Beiling Co., Ltd., Shanghai Document name: Notification of Termination of Patent Right |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20171107 |