CN1324496C - 图像显示控制方法及图像显示控制装置 - Google Patents
图像显示控制方法及图像显示控制装置 Download PDFInfo
- Publication number
- CN1324496C CN1324496C CNB2004100421115A CN200410042111A CN1324496C CN 1324496 C CN1324496 C CN 1324496C CN B2004100421115 A CNB2004100421115 A CN B2004100421115A CN 200410042111 A CN200410042111 A CN 200410042111A CN 1324496 C CN1324496 C CN 1324496C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- circuit
- output
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
- E04F11/00—Stairways, ramps, or like structures; Balustrades; Handrails
- E04F11/18—Balustrades; Handrails
- E04F11/181—Balustrades
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Multimedia (AREA)
- Crystallography & Structural Chemistry (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
在检测出针对存储显示用数据的存储电路的存储器写地址与显示读地址的冲突时,由主重试脉冲发生电路,基于存储器写时钟,来使显示读信号及显示线数据转送信号发生,并提供到存储电路,并向线闩锁电路提供显示线数据转送信号。或者,在检测出上述冲突时,由同一线再显示读电路,不转入下一线而进行同一线再显示读处理,从同一线再显示读电路将显示读信号及显示线数据转送信号提供到存储电路,同时,向线闩锁电路提供显示线数据转送信号。
Description
技术领域
本发明涉及在比如液晶显示装置、等离子体显示装置、EL(电致发光)显示装置等中,进行图像显示的图像显示控制方法及图像显示控制装置。
背景技术
以下,作为图像显示控制方法及图像显示控制装置的传统技术,对液晶显示控制方法及液晶显示控制装置作以说明。
图4是表示传统技术的液晶显示控制装置中的液晶显示(图像显示)要求状态及主计算机访问要求方式的液晶显示控制装置的概略框图。图4中,符号401表示主计算机,即微计算机单元。符号402表示主接口电路。符号403表示存储显示数据的存储电路。符号404表示存储用于液晶显示(图像显示)的1个水平线的显示数据的线闩锁电路。符号405表示基于主访问的存储器选择地址位置。符号406表示基于LCD显示读访问的存储器线选择地址位置。符号407表示LCD显示读访问的显示线数据转送信号。
在发生从主计算机401来写入显示数据的访问后,通过主接口电路402,像素数据被写入到与存储电路403中垂直方向及水平方向的地址对应的存储器地址选择位置405。另一方面,为使进行液晶显示(图像显示),有必要将一个水平线的数据转送到线闩锁电路404,为此,根据基于LCD显示读访问的存储器线选择地址位置406,从存储电路403的地址来选择1个水平线的垂直地址。所选择的线的数据由显示线数据转送信号407,来发送到线闩锁电路404。
从主计算机401向存储电路403的访问请求与来自液晶显示装置的对存储电路403的访问请求的关系,是一种非同步的关系。因此,在来自主计算机401及液晶显示装置这两方的访问时,将选择同一个数据地址。
图5是表示存储电路某1比特的结构例与线闩锁电路的关系的模式图。图5中,符号501表示1比特存储器。符号502表示初始化电路。符号503表示线闩锁电路。符号504表示线选择信号。符号505表示存储器输出。符号506表示初始化电路502的输出。符号507表示显示读总线。
为缩小其尺寸,存储电路中的1比特存储器501,由Pch晶体管或Nch晶体管来构成。在存储电路中,由线选择信号504选择的线的显示读动作如下所示。即,由来自初始化电路502的初始化输出506,来使显示读总线507初始化,然后,将来自1比特存储器501的存储器输出505输出到显示读总线507,线闩锁电路503接收初始化输出506与存储器输出505的逻辑和。比如,如果是一种Pch晶体管结构,则存储器输出505即读数据,便是高电平状态或高阻抗状态,而初始化电路502则进行L电平读出。
图6及图7是表示在主计算机的访问请求与液晶显示(图像显示)的访问请求未发生冲突的场合,以及发生了冲突的场合的各种示例的定时图。
图6表示未发生主计算机访问与显示读访问的冲突的通常状态。如图6所示,通过在显示读信号611中,发生高电平脉冲T611,在该时点下,存储器数据612的值T612(00_1111),成为来自存储电路的显示读数据输出613的值T613(00_1111)。此外,由显示读信号611的脉冲T611,初始化电路进行初始化动作,这样,显示读总线614的状态便成为初始化状态T614。
此后,由显示读数据输出613的值T613,显示读总线614的状态成为值T615(00_1111)。这样,通过在显示线数据转送信号616中发生高电平脉冲T616,线闩锁输出617便成为值T617(00_1111)。
图7表示发生了主计算机访问与显示读访问的冲突的状态。如图7所示,通过在显示读信号621中发生高电平脉冲T621,在该时点下,存储器数据622的值T622(00_1111)便成为来自存储电路的显示读数据输出623的值T623(00_1111)。此外,由显示读信号621的脉冲T621,初始化电路进行初始化动作,这样,显示读总线624的状态便成为初始化状态T624。
此后,由显示读数据输出623的值T623,显示读总线624的状态成为值T625(00_1111)。
在受到访问冲突的影响的冲突数据显示期间T631中,由主计算机访问,存储器数据622变为值T626(11_0000)后,来自存储电路的显示读数据输出623便成为值T627(11_0000)。其结果是,显示读总线624的状态成为具有值T625(00_1111)与值T627(11_0000)的逻辑和的值T628(11_1111)。因此,通过在显示线数据转送信号629中发生高电平脉冲T629,线闩锁输出630便成为受到了访问冲突的影响的值T630(11_1111)。
作为来自主计算机的对存储电路的访问与从液晶显示装置向存储电路的显示读访问具有非同步关系场合下的访问冲突回避方法,考虑以下的方法。即,在有了来自主计算机的访问请求及来自液晶显示装置的LCD访问请求的场合下,考虑由裁判电路进行调停,来使对与任意一个访问请求对应的RAM的访问动作开始。此时,裁判电路以RAM的预充电动作结束作为条件,来使访问动作开始。这样,在主访问请求与LCD访问请求发生了冲突的场合下,常常使主访问请求优先(参照特表2000-003381号公报(第1页,第2图)。)。此外作为调停电路,有一种在比如特开平10-105505号公报(第6~8页,图5)中介绍的电路。
然而,在上述传统技术结构中的调停处理中,在比如来自液晶显示装置的显示读访问先于主计算机的写访问的场合下,将会由裁判电路,而使显示一直进行到显示读被中止为止。因而存在着发生冲突的数据被显示出来的课题。
此外当由调停电路的动作而再次开始了LCD访问时,在再次成为与主访问冲突的状态的场合下,调停状态将持续下去。其结果是,还存在着始终没有显示,或者由于调停电路的复杂化而易于发生误动作的课题。
发明内容
本发明的目的在于:提供一种可防止基于来自主计算机的写访问与来自图像显示装置的显示读访问的冲突的向画面的出错数据显示的图像显示控制方法及图像显示控制装置。
在本发明的图像显示控制方法及图像显示控制装置中,将受到冲突的影响的期间作为访问冲突监视期间,在该期间内检测出冲突的场合下,在向存储电路写入的阶段,成对发生显示读信号与显示线数据转送信号。这样,可总将存储器的最新信息转送到线闩锁电路,并使之显示。
作为另一个手段,将受到冲突的影响的期间作为访问冲突监视期间,在该期间内检测出冲突的场合下,在冲突检测后,立刻进行同一线再显示读处理。这样,每当出错的显示数据发生冲突时,均可由再显示处理来被改写,从而见不到发生冲突的显示数据。
第1发明的图像显示控制方法中,以线单位来读出写入存储电路(120)的显示数据并由线闩锁电路(121)来保持,而且以线单位从线闩锁电路(121)向图像显示装置提供显示数据,由此来使图像显示装置显示出图像。此时,检测针对存储电路(120)的同一地址的用于显示数据更新的写入与用于图像显示的显示数据的读出的访问冲突。在检测出访问冲突时,基于存储器写时钟,来使显示读信号及显示线数据转送信号发生,并将显示读信号与显示线数据转送信号提供到存储电路(120),同时,向以线单位来保持存储电路(120)的读出数据的线闩锁电路(121)提供显示线数据转送信号。由此对发生了访问冲突的线,从存储电路(120)读出显示数据,并向线闩锁电路(121)转送。
根据该方法,在检测出针对存储电路(120)的同一地址的用于显示数据更新的写入与用于图像显示的显示数据的读出的访问冲突时,即,在检测出针对存储电路(120)的存储器写地址与显示读地址的冲突时,基于存储器写时钟,来使显示读信号及显示线数据转送信号发生,并将显示读信号与显示线数据转送信号提供到存储电路(120),同时,向线闩锁电路(121)提供显示线数据转送信号。由此对发生了访问冲突的线,从存储电路(120)读出显示数据,并向线闩锁电路(121)转送。其结果是,可防止基于来自主计算机的写访问与来自图像显示装置的显示读访问的冲突的向画面的出错数据显示。
在第1发明的图像显示控制方法中,最好在冲突发生时,每次都基于存储器写时钟,来成对地发生显示读信号与显示线数据转送信号,并向存储电路(120)输出,由此在针对存储电路(120)的显示数据写入时,总是向线闩锁电路(121)重新转送最新的更新数据。
根据该方法,可更可靠地防止基于来自主计算机的写访问与来自图像显示装置的显示读访问的冲突的向画面的出错数据显示。
第2发明的图像显示控制方法中,以线单位来读出写入存储电路(120)的显示数据并由线闩锁电路(121)来保持,而且以线单位从线闩锁电路(121)向图像显示装置提供显示数据,由此来使图像显示装置显示出图像。此时,检测针对存储电路(120)的同一地址的用于显示数据更新的写入与用于图像显示的显示数据的读出的访问冲突。在检测出访问冲突时,使显示读信号及显示线数据转送信号发生用以进行同一线再显示读处理,并将显示读信号与显示线数据转送信号提供到存储电路(120),同时,向以线单位来保持存储电路(120)的读出数据的线闩锁电路(121)提供显示线数据转送信号。由此对发生了访问冲突的线进行再显示。
根据该方法,在检测出针对存储电路(120)的同一地址的用于显示数据更新的写入与用于图像显示的显示数据的读出的访问冲突时,即,在检测出针对存储电路(120)的存储器写地址与显示读地址的冲突时,不转入下一行,使显示读信号及显示线数据转送信号发生用以进行同一线再显示读处理,并将显示读信号与显示线数据转送信号提供到存储电路(120),同时,向以线单位来保持存储电路(120)的读出数据的线闩锁电路(121)提供显示线数据转送信号。由此对发生了访问冲突的线进行再显示。这样,可防止基于来自主计算机的写访问与来自图像显示装置的显示读访问的冲突的向画面的出错数据显示。
在第2发明的图像显示控制方法中,最好在冲突发生时,通过对同一线迅速进行再显示处理,不使基于访问冲突的出错数据显示,而将存储电路(120)中保持的最新数据重新转送到线闩锁电路(121),来显示冲突结束后的最新数据。
根据该方法,可更可靠地防止基于来自主计算机的写访问与来自图像显示装置的显示读访问的冲突的向画面的出错数据显示。
在上述的图像显示控制方法中,可任意设定使同一线被再显示处理的次数。
根据该方法,还可使再显示处理无限地进行,还可通过进行次数设定,来限定到保证显示质量的范围内,以抑制显示图像帧频率的低下。
由再显示处理,该线在时间上延长到标准的1条线显示时间+α(至转入再显示为止的时间)。由于从概率上还考虑到在每次再显示处理中,会再次发生冲突,因而如果再显示处理长时间持续,则将始终显示同一条线,显示图像将保持静止。上述的次数设定旨在不成为这种状态,并在保证图像显示质量的范围内进行次数设定。
上述第2发明的图像显示控制方法中,最好通过对同一线进行再显示处理,来强制性地错开对存储电路(120)的显示数据转送周期与针对存储电路(120)的显示读访问周期的相位关系,以减少同一地址的访问冲突再发生的频率。
第3发明的图像显示控制装置具有
主计算机(101);
主接口电路(102),其在与上述主计算机(101)之间进行显示数据的交接;
存储器地址计数器电路(103),其从上述主接口电路(102)接收写地址,并增大或减小地址;
寄存器设定电路(104),其从上述主接口电路(102)接收寄存器写地址及寄存器写数据;
显示读时钟信号发生电路(105),其发生成为用于进行显示的基准时钟的显示读时钟信号;
显示用水平方向计数器电路(106),其计数由上述显示读时钟信号发生电路(105)输出的上述显示读时钟信号;
水平计数器解码电路(107),其对上述显示用水平方向计数器电路(106)的输出信号进行解码,并输出第1显示读信号及第1显示线数据转送信号;
显示用垂直方向计数器电路(108),其接收上述显示用水平方向计数器电路(106)的规定输出值,并使其增大或减小;
计数器解码电路(109),其对上述显示用垂直方向计数器电路(108)的输出及上述存储器地址计数器电路(103)的输出进行解码,并输出存储器写地址及显示读地址;
地址一致检测电路(110),其将从上述计数器解码电路(109)输出的上述存储器写地址及上述显示读地址作为输入,来判断上述存储器写地址与上述显示读地址是否一致;
访问冲突监视期间脉冲发生电路(111),其基于上述水平计数器解码电路(107)的输出,来发生规定访问冲突监视期间的脉冲;
地址冲突判定电路(112),其由上述地址一致检测电路(110)的输出及上述访问冲突监视期间脉冲发生电路(111)的输出,来判定上述显示读地址与上述存储器写地址是否正在冲突;
主重试脉冲发生电路(113),其将来自上述主接口电路(102)的存储器写时钟及上述地址冲突判定电路(112)的输出作为输入,在访问冲突监视期间中,在访问冲突发生时,基于上述存储器写时钟,来发生第2显示读信号及第2显示线数据转送信号;
通常读处理电路(115),其由从上述水平计数器解码电路(107)输出的上述第1显示读信号、上述第1显示线数据转送信号、上述显示用垂直方向计数器电路(108)的输出值,来发生用于进行通常的显示读处理的第3显示读信号及第3显示线数据转送信号;
重试显示读选择电路(118),其由上述寄存器设定电路(104)的输出,来有选择地输出从上述主重试脉冲发生电路(113)输出的上述第2显示读信号与从上述通常读处理电路(115)输出的上述第3显示读信号的一方;
重试线数据转送选择电路(119),其由上述寄存器设定电路(104)的输出,来有选择地输出从上述主重试脉冲发生电路(113)输出的上述第2显示线数据转送信号与从上述通常读处理电路(115)输出的上述第3显示线数据转送信号的一方;
存储电路(120),其将上述主接口电路(102)的输出、上述存储器地址计数器电路(103)的输出、上述显示用垂直方向计数器电路(108)的输出、上述重试显示读选择电路(118)的输出、上述重试线数据转送选择电路(119)的输出作为输入,来存储使图像显示装置显示的显示数据;
线闩锁电路(121),其将上述存储电路(120)的输出及上述重试线数据转送选择电路(119)的输出作为输入,以线单位来保持上述存储电路(120)的输出,并将输出提供给上述图像显示装置。
根据该结构,设有地址一致检测电路(110)、访问冲突监视期间脉冲发生电路(111)、地址冲突判定电路(112)、主重试脉冲发生电路(113)。这样,在针对存储电路(120)的存储器写地址与显示读地址发生冲突时,即,在检测出针对存储电路(120)的同一地址的用于显示数据更新的写入与用于图像显示的显示数据的读出的访问冲突时,基于存储器写时钟,使第2显示读信号及第2显示线数据转送信号发生,并将第2显示读信号及第2显示线数据转送信号提供到存储电路(120),同时,向以线单位来保持存储电路(120)的读出数据的线闩锁电路(121)提供第2显示线数据转送信号。这样,对发生了访问冲突的线,可从存储电路(120)读出显示数据,并转送给线闩锁电路(121)。其结果是,可防止基于来自主计算机的写访问与来自图像显示装置的显示读访问的冲突的向画面的出错数据显示。
第4发明的图像显示控制装置具有
主计算机(101);
主接口电路(102),其在与上述主计算机(101)之间进行显示数据的交接;
存储器地址计数器电路(103),其从上述主接口电路(102)接收写地址,并增大或减小地址;
寄存器设定电路(104),其从上述主接口电路(102)接收寄存器写地址及寄存器写数据;
显示读时钟信号发生电路(105),其发生成为用于进行显示的基准时钟的显示读时钟信号;
显示用水平方向计数器电路(106),其计数由上述显示读时钟信号发生电路(105)输出的上述显示读时钟信号;
水平计数器解码电路(107),其对上述显示用水平方向计数器电路(106)的输出信号进行解码,并输出第1显示读信号及第1显示线数据转送信号;
显示用垂直方向计数器电路(108),其接收上述显示用水平方向计数器电路(106)的规定输出值,并使其增大或减小;
计数器解码电路(109),其对上述显示用垂直方向计数器电路(108)的输出及上述存储器地址计数器电路(103)的输出进行解码,并输出存储器写地址及显示读地址;
地址一致检测电路(110),其将从上述计数器解码电路(109)输出的上述存储器写地址及上述显示读地址作为输入,来判断上述存储器写地址与上述显示读地址是否一致;
访问冲突监视期间脉冲发生电路(111),其基于上述水平计数器解码电路(107)的输出,来发生规定访问冲突监视期间的脉冲;
地址冲突判定电路(112),其由上述地址一致检测电路(110)的输出及上述访问冲突监视期间脉冲发生电路(111)的输出,来判定上述显示读地址与上述存储器写地址是否正在冲突;
同一线再显示读处理电路(114),其将从上述水平计数器解码电路(107)输出的上述第1显示读信号、上述第1显示线数据转送信号、上述地址冲突判定电路(112)的输出作为输入,在访问冲突监视期间中,在冲突发生时,不转入下一行,而发生用于进行同一线再显示读处理的第2显示读信号及第2显示线数据转送信号;
通常读处理电路(115),其由从上述水平计数器解码电路(107)输出的上述第1显示读信号、上述第1显示线数据转送信号、上述显示用垂直方向计数器电路(108)的输出值,来发生用于进行通常的显示读处理的第3显示读信号及第3显示线数据转送信号;
重试显示读选择电路(118),其由上述寄存器设定电路(104)的输出,来有选择地输出从上述同一线再显示读处理电路(114)输出的上述第2显示读信号与从上述通常读处理电路(115)输出的上述第3显示读信号的一方;
重试线数据转送选择电路(119),其由上述寄存器设定电路(104)的输出,来有选择地输出从上述同一线再显示读处理电路(114)输出的上述第2显示线数据转送信号与从上述通常读处理电路(115)输出的上述第3显示线数据转送信号的一方;
存储电路(120),其将上述主接口电路(102)的输出、上述存储器地址计数器电路(103)的输出、上述显示用垂直方向计数器电路(108)的输出、上述重试显示读选择电路(118)的输出、上述重试线数据转送选择电路(119)的输出作为输入,来存储使图像显示装置显示的显示数据;
线闩锁电路(121),其将上述存储电路(120)的输出及上述重试线数据转送选择电路(119)的输出作为输入,以线单位来保持上述存储电路(120)的输出,并将输出提供给上述图像显示装置。
根据该结构,设有地址一致检测电路(110)、访问冲突监视期间脉冲发生电路(111)、地址冲突判定电路(112)、同一线再显示读处理电路(114),在针对存储电路(120)的存储器写地址与显示读地址发生冲突时,即,在检测出针对存储电路(120)的同一地址的用于显示数据更新的写入与用于图像显示的显示数据的读出的访问冲突时,不转入下一行,使第2显示读信号及第2显示线数据转送信号发生从而进行同一线再显示读处理,并将第2显示读信号及第2显示线数据转送信号提供到存储电路(120),同时,向以线单位来保持存储电路(120)的读出数据的线闩锁电路(121)提供第2显示线数据转送信号。这样,对发生了访问冲突的线,可进行再显示。其结果是,可防止基于来自主计算机的写访问与来自图像显示装置的显示读访问的冲突的向画面的出错数据显示。
第5发明的图像显示控制装置具有
主计算机(101);
主接口电路(102),其在与上述主计算机(101)之间进行显示数据的交接;
存储器地址计数器电路(103),其从上述主接口电路(102)接收写地址,并增大或减小地址;
寄存器设定电路(104),其从上述主接口电路(102)接收寄存器写地址及寄存器写数据;
显示读时钟信号发生电路(105),其发生成为用于进行显示的基准时钟的显示读时钟信号;
显示用水平方向计数器电路(106),其计数由上述显示读时钟信号发生电路(105)输出的上述显示读时钟信号;
水平计数器解码电路(107),其对上述显示用水平方向计数器电路(106)的输出信号进行解码,并输出第1显示读信号及第1显示线数据转送信号;
显示用垂直方向计数器电路(108),其接收上述显示用水平方向计数器电路(106)的规定输出值,并使其增大或减小;
计数器解码电路(109),其对上述显示用垂直方向计数器电路(108)的输出及上述存储器地址计数器电路(103)的输出进行解码,并输出存储器写地址及显示读地址;
地址一致检测电路(110),其将从上述计数器解码电路(109)输出的上述存储器写地址及上述显示读地址作为输入,来判断上述存储器写地址与上述显示读地址是否一致;
访问冲突监视期间脉冲发生电路(111),其基于上述水平计数器解码电路(107)的输出,来发生规定访问冲突监视期间的脉冲;
地址冲突判定电路(112),其由上述地址一致检测电路(110)的输出及上述访问冲突监视期间脉冲发生电路(111)的输出,来判定上述显示读地址与上述存储器写地址是否正在冲突;
主重试脉冲发生电路(113),其将来自上述主接口电路(102)的存储器写时钟及上述地址冲突判定电路(112)的输出作为输入,在访问冲突监视期间中,在访问冲突发生时,基于上述存储器写时钟,来发生第2显示读信号及第2显示线数据转送信号;
同一线再显示读处理电路(114),其将从上述水平计数器解码电路(107)输出的上述第1显示读信号、上述第1显示线数据转送信号、上述地址冲突判定电路(112)的输出作为输入,在访问冲突监视期间中,在冲突发生时,不转入下一行,而发生用于进行同一线再显示读处理的第3显示读信号及第3显示线数据转送信号;
通常读处理电路(115),其由从上述水平计数器解码电路(107)输出的上述第1显示读信号、上述第1显示线数据转送信号、上述显示用垂直方向计数器电路(108)的输出值,来发生用于进行通常的显示读处理的第4显示读信号及第4显示线数据转送信号;
显示读选择电路(116),其由上述寄存器设定电路(104)的输出,来选择在从上述主重试脉冲发生电路(113)输出的上述第2显示读信号与从上述同一线再显示读处理电路(114)输出的上述第3显示读信号中,只输出从上述主重试脉冲发生电路(113)输出的上述第2显示读信号的状态、只输出从上述同一线再显示读处理电路(114)输出的上述第3显示读信号的状态、使从上述主重试脉冲发生电路(113)输出的上述第2显示读信号及从上述同一线再显示读处理电路(114)输出的上述第3显示读信号这两方都有效来输出的状态的任意一种,并作为第5显示读信号来输出;
线数据转送选择电路(117),其由上述寄存器设定电路(104)的输出,来选择在从上述主重试脉冲发生电路(113)输出的上述第2显示线数据转送信号与从上述同一线再显示读处理电路(114)输出的上述第3显示线数据转送信号中,只输出从上述主重试脉冲发生电路(113)输出的上述第2显示线数据转送信号的状态、只输出从上述同一线再显示读处理电路(114)输出的上述第3显示线数据转送信号的状态、使从上述主重试脉冲发生电路(113)输出的上述第2显示线数据转送信号及从上述同一线再显示读处理电路(114)输出的上述第3显示线数据转送信号这两方都有效来输出的状态的任意一种,并作为第5显示线数据转送信号来输出;
重试显示读选择电路(118),其由上述寄存器设定电路(104)的输出,来有选择地输出从上述显示读选择电路(116)输出的第5显示读信号与从上述通常读处理电路(115)输出的上述第4显示读信号的一方;
重试线数据转送选择电路(119),其由上述寄存器设定电路(104)的输出,来有选择地输出从上述线数据转送选择电路(117)输出的上述第5显示线数据转送信号与从上述通常读处理电路(115)输出的上述第4显示线数据转送信号的一方;
存储电路(120),其将上述主接口电路(102)的输出、上述存储器地址计数器电路(103)的输出、上述显示用垂直方向计数器电路(108)的输出、上述重试显示读选择电路(118)的输出、上述重试线数据转送选择电路(119)的输出作为输入,来存储使图像显示装置显示的显示数据;
线闩锁电路(121),其将上述存储电路(120)的输出及上述重试线数据转送选择电路(119)的输出作为输入,以线单位来保持上述存储电路(120)的输出,并将输出提供给上述图像显示装置。
根据该结构,设有地址一致检测电路(110)、访问冲突监视期间脉冲发生电路(111)、地址冲突判定电路(112)、主重试脉冲发生电路(113)、同一线再显示读处理电路(114),在针对存储电路(120)的存储器写地址与显示读地址发生冲突时,即,在检测出针对存储电路(120)的同一地址的用于显示数据更新的写入与用于图像显示的显示数据的读出的访问冲突时,基于存储器写时钟,使第2显示读信号及第2显示线数据转送信号发生,并将第2显示读信号及第2显示线数据转送信号提供到存储电路(120),同时,向以线单位来保持存储电路(120)的读出数据的线闩锁电路(121)提供第2显示线数据转送信号。或者,不转入下一行,使第3显示读信号及第3显示线数据转送信号发生从而进行同一线再显示读处理,并将第3显示读信号及第3显示线数据转送信号提供到存储电路(120),同时,向以线单位来保持存储电路(120)的读出数据的线闩锁电路(121)提供第3显示线数据转送信号。这样,对发生了访问冲突的线,可从存储电路(120)读出显示数据,并转送给线闩锁电路(121),或者可对发生了访问冲突的线进行再显示。其结果是,可防止基于来自主计算机(101)的写访问与来自图像显示装置的显示读访问的冲突的向画面的出错数据显示。
第3或第5发明的图像显示控制装置中,最好由地址冲突判定电路(112)的输出,在冲突判定时,在每次冲突发生中,从主重试脉冲发生电路(113),成对发生第2显示读信号与第2显示线数据转送信号,并向存储电路(120)输出,由此在针对存储电路(120)的显示数据写入时,总是向线闩锁电路(121)重新转送最新的更新数据。
根据该结构,由地址冲突判定电路(112)的输出,在冲突判定时,在每次冲突发生中,从主重试脉冲发生电路(113),成对发生显示读信号与显示线数据转送信号,并向存储电路(120)输出,由此在针对存储电路(120)的显示数据写入时,总是向线闩锁电路(121)重新转送最新的更新数据,因而,可更可靠地避免显示出基于访问冲突的出错数据。
在第4或第5发明的图像显示控制装置中,最好由地址冲突判定电路(112)的输出,在冲突判定时,由同一线再显示读处理电路(114),来迅速使同一线被再显示处理,由此不使基于来自主计算机的访问与来自显示读侧的访问的冲突的出错数据显示,而将存储电路(120)中保持的最新数据重新转送到线闩锁电路(121),来显示冲突结束后的最新数据。
根据该结构,由地址冲突判定电路(112)的输出,在冲突判定时,由同一线再显示读处理电路(114),来迅速使同一线被再显示处理,由此将存储电路(120)中保持的最新数据重新转送到线闩锁电路(121),来显示冲突结束后的最新数据,因而,可以更可靠地避免使基于来自主计算机的访问与来自显示读侧的访问的冲突的出错数据显示出来。
在上述第4或第5发明的图像显示控制装置中,同一线再显示读处理电路(114)最好具有任意设定使同一线被再显示处理的次数的单元。
根据该结构,还可使再显示处理无限地进行,还可通过进行次数设定,来限定到保证显示质量的范围内,以抑制显示图像帧频率的低下。
在第4或第5发明的结构中,最好通过由同一线再显示读处理电路(114)对同一线进行再显示处理,来强制性地错开来自主计算机(10)的对存储电路(120)的显示数据转送周期与针对存储电路(120)的显示读访问周期的相位关系。
根据该结构,通过由同一线再显示读处理电路(114)使同一线被再显示处理,来强制性地错开来自主计算机(101)的对存储电路(120)的显示数据转送周期与针对存储电路(120)的显示读访问周期的相位关系,因而可减少同一地址访问冲突的再发生频率。
在上述第5发明的图像显示控制装置中,最好按以下来实施。即,由地址冲突判定电路(112)的输出,在冲突判定时,在每次冲突发生中,从主重试脉冲发生电路(113),成对发生第2显示读信号与第2显示线数据转送信号,并向存储电路(120)输出,由此在针对存储电路(120)的显示数据写入时,总是向线闩锁电路(121)重新转送最新的更新数据。此外,由地址冲突判定电路(112)的输出,在冲突判定时,由同一线再显示读处理电路(114),来迅速使同一线被再显示处理,由此不使基于访问冲突的出错数据显示,而将存储电路(120)中保持的最新数据重新转送到线闩锁电路(121),来显示冲突结束后的最新数据。
根据该结构,可以更可靠地避免使基于访问冲突的出错数据显示出来。
如上所述,根据本发明的图像显示控制方法及图像显示控制装置,通过附加主重试脉冲发生电路、或者同一线再显示读处理电路、或者这两方,即使在发生了访问冲突的场合下,也可以防止显示出出错的显示数据。
此外由同一线再显示读处理电路,从访问冲突的发生相位关系,来强制性错开显示读的相位,由此可产生形成一种自下一次后难以发生访问冲突的相位关系的效果。
附图说明
图1是表示本发明实施例中液晶显示控制装置的结构的框图。
图2是表示以主重试脉冲发生电路113为中心的具体动作示例的定时图。
图3是表示以同一线再显示读处理电路114为中心的具体动作示例的定时图。
图4是表示传统技术的液晶显示控制装置中液晶显示(图像显示)请求状态及主计算机访问请求状态的概略框图。
图5是表示存储电路某1比特的结构例与线闩锁电路的关系的模式图。
图6是例示在主计算机的访问请求与液晶显示(图像显示)的访问请求未发生冲突的场合的定时图。
图7是例示在主计算机的访问请求与液晶显示(图像显示)的访问请求发生了冲突的场合的定时图。
具体实施方式
以下,参照附图,对本发明的实施例作以说明。
(实施例)
图1是表示实现本发明实施例中液晶显示控制装置及液晶显示控制方法的电路的附图。
图1中,符号101表示主计算机。
符号102表示主接口电路。该主接口电路102,在与主计算机101之间进行显示数据的交接。
符号103表示存储器地址计数器电路。该存储器地址计数器电路103,从主接口电路102接收写地址,增加或减少地址。具体地说,存储器地址计数器电路103,将从主接口电路102接收的写地址作为初始值,使地址增加或减少。之所以如此结构,是因为有以下理由。即,在对画面整体或只对全部画面的某个范围内进行改写(比如对静止画面的部分区域进行动画显示等)等场合下,在初始值设定后进行自动地址更新。增加/减少这一作法,考虑到了在旋转了液晶面板时等,画面的上下、左右的关系发生改变这一点。
符号104表示寄存器设定电路。该寄存器设定电路104,从主接口电路102接收寄存器写地址及寄存器写数据。
符号105表示显示读时钟信号发生电路。该显示读时钟信号发生电路105,发生成为用于进行显示的基础时钟的显示读时钟信号。
符号106表示显示用水平方向计数器电路。该显示用水平方向计数器电路106,对由显示读时钟信号发生电路105输出的显示读时钟信号进行计数。上述显示读时钟信号,不仅向显示用水平方向计数器电路106输入,还被提供到按显示读时钟来动作的其它电路,这一点未图示。
符号107表示水平计数器解码电路。该水平计数器解码电路107,对显示用水平方向计数器电路106的输出信号进行解码,并输出显示读信号和显示线数据转送信号。上述显示读信号是用于为进行显示而使显示读总线初始化的信号。与此同时,到线闩锁电路121的输入为止数据被传送(转送)。显示线数据转送信号是一种开启线闩锁电路121的门控并取入数据、关闭的信号,显示线数据转送信号输出后数据被固定。所谓显示数据受到地址冲突的影响,系指一种在至显示读总线被初始化,显示线数据转送信号输出为止的期间,数据由主访问而被更新的场合。
符号108表示显示用垂直方向计数器电路。该显示用垂直方向计数器电路108,接收显示用水平方向计数器电路106的规定输出值,来增量或减量。
符号109表示计数器解码电路。该计数器解码电路109,对显示用垂直方向计数器电路108的输出及存储器地址计数器电路103的输出进行解码,并输出存储器写地址及显示读地址。
这里,对显示读地址与图1中显示用垂直方向计数器电路108的输出的关系,以及存储器写地址与图1中存储器地址计数器电路103的输出的关系作以说明。大体的动作意义是,显示用垂直方向计数器电路108的输出=显示读地址。不过,递增计数的定时在实际上相异。当显示用水平方向计数器电路106的计数值为0时,显示用垂直方向计数器电路108进行计数值更新。由显示用垂直方向计数器电路108来更新了计数值后,而且显示用水平方向计数器电路106的计数值达到2时,显示读地址被反映(计数动作)出来。在有了访问冲突的场合下,当检测到地址一致检测信号310后,即使显示用水平方向计数器电路106的计数值达到2,显示读地址也不更新。
计数器解码电路109的动作也包含上述动作,为了由地址一致检测电路110来进行一致检测,而对照输出比特幅度。
由存储器地址计数器电路103,来输出存储器区域的X地址及Y地址。计数器解码电路109,是取入其中的Y地址的计数器输出以及显示用垂直方向计数器电路108的输出即显示线地址的计数器输出的块电路。由于显示用垂直方向计数器电路108在消隐期间也进行计数,因而还考虑了存储器地址计数器电路103与显示用垂直方向计数器电路108的输出比特数相异的场合。作为其对策,设置了计数器解码电路109。也有一些场合输出比特数不相异。
存储器地址计数器电路103为访问存储电路120,而生成X方向的地址及Y方向的地址。对其中Y方向的地址,将与显示用垂直方向计数器电路108统一了比特数后的输出称为存储器写地址。
符号110表示地址一致检测电路。该地址一致检测电路110,将从计数器解码电路109输出的存储器写地址与显示读地址作为输入,来判断存储器写地址与显示读地址是否一致。
符号111表示访问冲突监视期间脉冲发生电路。该访问冲突监视期间脉冲发生电路111,基于水平计数器解码电路107的输出,来发生规定访问冲突监视期间的脉冲。
符号112表示地址冲突判定电路。该地址冲突判定电路112,由地址一致检测电路110的输出及访问冲突监视期间脉冲发生电路111的输出,来判定显示读地址与存储器写地址是否正在冲突。
符号113表示主重试脉冲发生电路。该主重试脉冲发生电路113,将来自主接口电路102的存储器写时钟及地址冲突判定电路112的输出作为输入,在访问冲突监视期间中,在访问冲突发生时,基于存储器写时钟,来发生显示读信号及显示线数据转送信号。
符号114表示同一线再显示读处理电路。该同一线再显示读处理电路114,将从水平计数器解码电路107输出的显示读信号、显示线数据转送信号、地址冲突判定电路112的输出作为输入,在访问冲突监视期间中,在冲突发生时,不转入下一行,而发生用于进行同一线再显示读处理的显示读信号及显示线数据转送信号。
符号115表示通常读处理电路。该通常读处理电路115,由从水平计数器解码电路107输出的显示读信号、显示线数据转送信号、显示用垂直方向计数器电路108的输出值,来发生用于进行通常的显示读处理的显示读信号及显示线数据转送信号。
符号116表示显示读选择电路。该显示读选择电路116,根据寄存器设定电路104的输出,来选择在从主重试脉冲发生电路113输出的显示读信号与从同一线再显示读处理电路114输出的显示读信号中,只输出从主重试脉冲发生电路113输出的显示读信号的状态、只输出从同一线再显示读处理电路114输出的显示读信号的状态、使从主重试脉冲发生电路113输出的显示读信号及从同一线再显示读处理电路114输出的显示读信号这两方都有效来输出的状态。
符号117表示线数据转送选择电路。该线数据转送选择电路117,根据寄存器设定电路104的输出,来选择在从主重试脉冲发生电路113输出的显示线数据转送信号与从同一线再显示读处理电路114输出的显示线数据转送信号中,只输出从主重试脉冲发生电路113输出的显示线数据转送信号的状态、只输出从同一线再显示读处理电路114输出的显示线数据转送信号的状态、使从主重试脉冲发生电路113输出的显示线数据转送信号及从同一线再显示读处理电路114输出的显示线数据转送信号这两方都有效来输出的状态。
以下对上述的显示读选择电路116及线数据转送选择电路117的选择动作作以说明。所谓在上述的显示读选择电路116及线数据转送选择电路117中,使两方有效,系指使主重试(写入时再次重新显示不断写入后的数据)与显示重试(不将显示线转入下一条线,而再次重新显示同一条线)两方同时进行动作。
在主重试中,为成对发生显示读信号及显示线数据转送信号,两脉冲之间存在固定的时间差。在以早于该固定的时间差的周期来进行了主访问的场合下,主重试动作不再有效,但显示重试动作有效,因而可防止出错数据显示。
作为上述显示读选择电路116及线数据转送选择电路117中的选择动作组合,有以下3种。
a.只有主重试动作的场合
b.只有显示重试动作的场合
c.主重试动作/显示重试动作的场合(两方有效)
符号118表示重试显示读选择电路,其根据寄存器设定电路104的输出,来有选择地输出从显示读选择电路116输出的显示读信号与从通常读处理电路115输出的显示读信号之一。
符号119表示重试线数据转送选择电路,其根据寄存器设定电路104的输出,来有选择地输出从线数据转送选择电路117输出的显示线数据转送信号与从通常读处理电路115输出的显示线数据转送信号之一。
符号120表示存储电路。该存储电路120,将主接口电路102的输出、存储器地址计数器电路103的输出、显示用垂直方向计数器电路108的输出、重试显示读选择电路118的输出、重试线数据转送选择电路119的输出作为输入,来存储使液晶显示装置显示的显示数据。
在存储电路120中,符号NRE表示读启动信号。符号DOUT表示数据输出。符号NCS表示芯片选择信号。符号DIN表示数据输入。符号NWE表示写启动信号。符号XADR表示水平地址。符号YADR表示垂直地址。符号MCK表示存储器写时钟。符号NLRD表示显示线读信号。符号LADR表示线地址。
符号121表示线闩锁电路,该线闩锁电路121,将存储电路120的输出(显示读数据输出)及重试线数据转送选择电路119的输出(显示线数据转送信号LD)作为输入,将输出提供给液晶显示装置的驱动电路部。
接下来,对该液晶显示控制装置的动作作以说明。
来自主计算机101的写访问请求被输入到主接口电路102。所输入的访问请求的地址信号被输入到存储器地址计数器电路103。然后存储器地址计数器电路103根据访问请求来动作,对向存储电路120的物理地址值进行依次更新。
此外主接口电路102,输出寄存器写地址及寄存器写数据,将动作指令设定到寄存器设定电路104。显示读选择电路116、线数据转送选择电路117、重试显示读选择电路118、重试线数据转送选择电路119及同一线再显示处理电路114,按照寄存器设定电路104的各输出,即所设定的动作指令来动作。
以下对上述各选择电路116~119的选择动作作具体说明。作为在主重试时成对发生的脉冲,有显示读信号及显示线数据转送信号这2个信号。此外,作为在显示重试动作时所必需的信号,也有显示读信号及显示线数据转送信号这2个。在选择使哪个信号通过的场合,或者哪个信号都通过,或者使主重试与显示重试双方都不动作(=传统技术的动作)的选择由上述选择电路116~119来进行。
该选择动作首先被固定到由寄存器设定电路104设定的状态。由该设定状态,来选择通常读处理电路115+同一线再显示读处理电路114等的组合。
在显示读时钟信号发生电路105,生成显示读时钟信号,并输入到显示用水平方向计数器电路106。每当输入显示读时钟信号时,显示用水平方向计数器电路106便更新计数器值。显示用水平方向计数器电路106的输出,被输入到水平计数器解码电路107及显示用垂直方向计数器电路108。水平计数器解码电路107,对显示用水平方向计数器电路106的输出值进行解码,并输出显示读信号和显示线数据转送信号。每当显示用水平方向计数器电路106的输出值达到规定值时,显示用垂直方向计数器电路108便进行递增计数或递减计数。
显示用垂直方向计数器电路108的输出及存储器地址计数器电路103的输出,被输入到计数器解码电路109,分别输出显示读地址及存储器写地址。
计数器解码电路109的输出被输入到地址一致检测电路110。地址一致检测电路110对显示读地址与存储器写地址进行比较,判断两地址是否一致并输出。
水平计数器解码电路107的输出被输入到访问冲突监视期间脉冲发生电路111。访问冲突监视期间脉冲发生电路111的输出及地址一致检测电路110的输出被向地址冲突判定电路112输入。地址冲突判定电路112判定是否发生了冲突,并输出该结果。
由地址冲突判定电路112的输出及主接口电路102的输出,存储器写时钟被输入到主重试脉冲发生电路113。主重试脉冲发生电路113,根据地址冲突判定电路112的输出结果,由存储器写时钟,来成对发生显示读信号及显示线数据转送信号。
地址冲突判定电路112的输出和水平计数器解码电路107的输出,以及寄存器设定电路104的输出,被输入到同一线再显示读处理电路114。这样,同一线再显示读处理电路114根据地址冲突判定电路112的输出结果,即在发生了地址冲突时,进行使发生冲突的线的显示线数据转送信号再次发生的处理。
在检测出地址冲突时,由同一线再显示读处理电路114,来输出水平方向计数器跳跃信号(图3-307)。显示用水平方向计数器电路106接收到水平方向计数器跳跃信号(图3-307)后,使水平方向计数器值跳越至(N-1)。
水平计数器解码电路107的输出及显示用垂直方向计数器电路108的输出,被输入到通常读处理电路115。通常读处理电路115进行通常的读处理。这样,在液晶显示装置上,显示数据被作为图像来显示。
主重试脉冲发生电路113的输出及同一线再显示读处理电路114的输出,被输入到显示读选择电路116,根据寄存器设定电路104的输出,来决定显示读选择电路116的输出。具体地说,根据寄存器设定电路104的输出,来选择在从主重试脉冲发生电路113输出的显示读信号与从同一线再显示读处理电路114输出的显示读信号中,只输出从主重试脉冲发生电路113输出的显示读信号的状态、只输出从同一线再显示读处理电路114输出的显示读信号的状态、使从主重试脉冲发生电路113输出的显示读信号及从同一线再显示读处理电路114输出的显示读信号这两方都有效来输出的状态。
显示读选择电路116的输出及通常读处理电路115的输出,被输入到重试显示读选择电路118,根据寄存器设定电路104的输出,来决定重试显示读选择电路118的输出。具体地说,从显示读选择电路116输出的显示读信号与从通常读处理电路115输出的显示读信号之一,根据寄存器设定电路104的输出,而被有选择地输出。
同样,主重试脉冲发生电路113的输出及同一线再显示读处理电路114的输出,被输入到线数据转送选择电路117,根据寄存器设定电路104的输出,来决定线数据转送选择电路117的输出。具体地说,根据寄存器设定电路104的输出,来选择在从主重试脉冲发生电路113输出的显示线数据转送信号与从同一线再显示读处理电路114输出的显示线数据转送信号中,只输出从主重试脉冲发生电路113输出的显示线数据转送信号的状态、只输出从同一线再显示读处理电路114输出的显示线数据转送信号的状态、使从主重试脉冲发生电路113输出的显示线数据转送信号及从同一线再显示读处理电路114输出的显示线数据转送信号这两方都有效来输出的状态。
此外,线数据转送选择电路117的输出及通常读处理电路115的输出,被输入到重试线数据转送选择电路119,根据寄存器设定电路104的输出,来决定重试线数据转送选择电路119的输出。具体地说,从线数据转送选择电路117输出的显示线数据转送信号与从通常读处理电路115输出的显示线数据转送信号之一,根据寄存器设定电路104的输出而有选择地输出。
这样,在访问冲突发生时,在写入时可总是选择是否将显示数据更新到最新的状态。此外在访问冲突发生时,可选择是否进行同一线再显示处理。
在未发生访问冲突时,进行通常读处理。
在主重试场合下,可以进行是否输出成对发生的脉冲的选择及通常读处理电路的选择。
在显示重试场合下,有必要在发生了访问冲突的场合及未发生的场合,随时切换处理内容。图1中,通常读处理电路115与同一线再显示读处理电路114,在寄存器中选择,以便成为一种逻辑和的结构。这样,在发生了访问冲突时,由同一线再显示读处理电路114,来接收来自地址冲突判定电路112的信号,在接收到该信号的场合下,从同一线再显示读处理电路114,还输出使通常读处理电路115的输出无效的处理信号。具体地说,从同一线再显示读处理电路114,也输出图3的地址一致检测信号310,如显示线数据转送信号311那样,使脉冲无效。
上述的选择电路116~119,即便是选择电路这种表现形式,也是一种不只选择其中的1个,而是进行组合选择的选择电路。
因此,通过上述寄存器设定电路104的输出组合,可以只输出重试显示读选择电路118,或者只输出重试线数据转送选择电路119,或者输出重试显示读选择电路118与重试线数据转送选择电路119这两方,因而可避免受到了访问冲突影响的显示数据的显示。
这里,对上述选择电路116~119的选择动作作进一步说明。在主重试中,为成对发生显示读信号及显示线数据转送信号,脉冲之间存在固定的时间差。在主访问以早于该固定的时间差的周期进行了访问的场合下,主重试动作不再有效。在这种场合下,通过选择显示重试动作,可防止出错数据的显示。反之,在主访问的周期滞后的场合下,进行显示重试后,由于重试的线的时间延长,因而可能导致图像显示帧频率降低,显示质量下降,因此在该场合下,选择主重试动作,可以防止出错数据显示。在两方输出的场合下,通过上述主访问周期的判断处于微妙的场合下进行选择,可获得两方的效果,因而可防止出错数据显示。
在进行重试动作时,通常读处理电路的输出常被作为逻辑和来处理。即使在只选择了主重试的场合下,在没有主访问时,也必须进行通常的读处理。即使在只选择了显示重试的场合下,如果未发生访问冲突,也必须进行通常读处理。
即使作为逻辑和来处理,当发生了访问竞争时,由主重试脉冲发生电路113及同一线再显示读处理电路114,来接收使通常读处理无效,并使主重试处理优先,或者使显示重试处理优先等的启动信号之类的信号,并进行无效化处理。
作为基于寄存器设定的选择,考虑以下3种情况。
1.在选择是否进行主重试处理的场合下,在进行处理的场合,选择主重试处理+通常读处理电路。
2.在选择是否进行显示重试处理的场合下,在进行处理的场合,选择显示重试+通常读处理电路。
3.在不进行1及2的任意一个重试处理的场合下,选择通常读处理电路。
主接口电路102的输出(芯片选择信号、写数据、存储器写时钟)、重试显示读选择电路118的输出(显示读信号)、重试线数据转送选择电路119的输出(显示线数据转送信号)、显示用垂直方向计数器108的输出(线地址),被输入到存储电路120,显示数据被存储。所存储的显示数据,作为存储电路120的输出,由重试线数据转送选择电路119的输出(显示线数据转送信号),以线单位来输入到线闩锁电路121。线闩锁电路121的输出被传送到LCD驱动电路部。
这里,对表示主重试脉冲发生电路113及同一线再显示读处理电路114的动作作以说明。
图2是表示以主重试脉冲发生电路113为中心的具体动作示例的定时图。
图2中,符号201表示从显示读时钟信号发生电路105输出的显示读时钟信号。符号202表示从显示用水平方向计数器电路106输出的水平方向计数器信号。符号203表示从通常读处理电路115输出的显示读信号。符号204表示从通常读处理电路115输出的显示线数据转送信号。符号205表示从计数器解码电路109输出的显示读地址信号。符号206表示从访问冲突期间脉冲发生电路111输出的访问冲突监视期间脉冲信号。符号207表示从计数器解码电路109输出的存储器写地址信号。符号208表示从地址一致检测电路110输出的地址一致检测信号。符号209表示从主接口电路102输出的存储器写时钟信号。符号210表示从主重试脉冲发生电路113输出的显示读信号。符号211表示从主重试脉冲发生电路113输出的显示线数据转送信号。
以下,对基于主重试脉冲发生电路113的重试动作作以说明。由显示读时钟信号201,水平方向计数器信号202依次递增计数,计数器值成为规定值N后,返回零值。水平方向计数器信号202的值成为N后,显示读信号203发生高电平脉冲。水平方向计数器信号202的值成为1后,显示线数据转送信号204发生高电平脉冲。
访问冲突监视期间脉冲206,是规定从显示读信号203的上升定时T201至显示线数据转送信号204的下降定时T202为止的期间的信号,表示该期间是受到访问冲突影响的期间。显示读地址信号205在地址M时,在访问冲突监视期间脉冲206有效的期间,即从定时T203至定时T204为止的期间,在存储器写地址207的信号为地址M的场合下,发生高电平的地址一致检测信号208。地址一致检测信号208发生后,主重试脉冲发生电路113,与存储器写时钟信号209同步,来发生显示读信号210及显示线数据转送信号211。
通过该显示读信号210及显示线数据转送信号211成对来发生,每当在定时T207的位置发生访问冲突时,线闩锁电路121便更新为最新的信息。因此,可防止显示出错的显示数据。通过以访问冲突监视期间的开始定时T203,来发生脉冲对T208(显示读信号210及显示线数据转送信号211),在未发生访问冲突的场合下不被更新,只由此来进行与通常的显示读相同的处理。
在主重试场合下,进入访问冲突监视期间后,首先成对输出显示读信号及显示线数据转送信号,进行显示读数据的更新。其理由是因为已经进入了访问冲突监视期间(=因为通常的显示读信号已到来)。进入访问冲突监视期间后,立即与访问冲突不再发生关系,重要的是首先更新显示数据,以后,在未发生比如与图2不同的访问冲突的场合下,通过最初更新该显示数据,来读出该显示线的数据(与更新的数据相同)。如果没有该最初的信号,则在没有冲突的场合下,将不输出任何脉冲。这样,线数据的转送信号也不会输出,因而只有显示线的线计数被更新,作为显示数据,1条线之前的线数据信息将持续显示。为防止这一点,进入访问冲突监视期间后,立即与有无冲突发生不再发生关系,来发生1次脉冲。
图2中,由于进行主重试,因而同一线再显示读处理电路114的输出无效。因此,主重试脉冲发生电路113与通常读处理电路的信号成为有效状态。但是,主重试模式下的通常读处理电路115的输出被用来生成访问冲突监视期间脉冲。
图3是表示以同一线再显示读处理电路114为中心的具体动作示例的定时图。
图3中,符号301表示从显示读时钟信号发生电路105输出的显示读时钟信号。符号302表示从显示用水平方向计数器电路106输出的水平方向计数器信号。符号303表示从通常读处理电路115输出的显示读信号。符号304表示从通常读处理电路115输出的显示线数据转送信号。符号305表示从计数器解码电路109输出的显示读地址信号。符号306表示从访问冲突期间脉冲发生电路111输出的访问冲突监视期间脉冲信号。符号307表示水平方向计数器跳跃信号。符号308表示从显示用垂直方向计数器电路108输出的显示用垂直方向计数器信号。符号309表示从计数器解码电路109输出的存储器写地址信号。符号310表示从地址一致检测电路110输出的地址一致检测信号。符号311表示从同一线再显示读处理电路114输出的显示线数据转送信号。符号312表示基于同一线再显示读处理电路的显示读的地址状态。符号T301表示访问冲突发生的显示线期间。符号T302表示同一线再显示读线期间。符号T303表示下一个显示线期间。
由显示用时钟信号301,水平方向计数器信号302被依次更新,计数器值成为规定值N后,返回零值。水平方向计数器信号302的值成为N后,显示读信号303发生高电平脉冲。水平方向计数器信号302的值成为1后,显示线数据转送信号304发生高电平脉冲。访问冲突监视期间脉冲信号306,是规定从显示读信号301的上升边至显示线数据转送信号304的下降边为止的期间的信号,该期间是受到访问冲突影响的期间。显示读地址信号305的值成为M时,在访问冲突监视期间脉冲信号306有效的期间T304,在存储器写地址信号309的值成为M的场合下,发生高电平的地址一致检测信号310。
地址一致检测信号310发生后,同一线再显示读处理电路114,进行显示线数据转送信号311在T306的位置不使高电平脉冲发生的处理。虽然显示用垂直方向计数器信号308被更新为M+1,但由于显示线数据转送信号311在定时T306不发生,因而线数据不被转送。由于显示读地址305未见到显示用垂直方向计数器信号308的值,因而即使在显示用垂直方向计数器信号308被更新为(M+1)后,显示读地址305仍为M,再次显示M线中的显示数据,使同一线再次显示(T301、T302)。
地址一致检测信号310发生后,水平方向计数器跳跃信号307以定时T305来发生,使水平方向计数器信号302跳跃至N-1为止。在同一线再显示读线期间T302,由水平方向计数器跳跃信号307,水平方向计数器信号302的值跳跃(N-1),同时,显示用垂直方向计数器信号308的值返回到前1个值即M。然后,在水平方向计数器信号302的值成为零时,显示用垂直方向计数器信号308进行更新,成为(M+1)。
再进一步说明,垂直方向计数器值不称为直接显示线。显示线是显示读地址305的值。作为电路内部的动作,显示用垂直方向计数器信号308,按水平方向计数器信号302的最终端计数值来更新计数。不过在该时点下,显示线是显示读地址305的值。即如果没有访问冲突,显示读地址305见到显示用垂直方向计数器信号308的值后,进行更新,但在发生了访问冲突的场合下,由于见不到显示用垂直方向计数器信号308的值,因而显示线不被更新。
以下对图3中的显示读地址305、显示用垂直计数器308、显示线数据转送信号311、显示数据312的变化详情作以说明。显示用垂直计数器308,在水平方向计数器302的计数值为零时,更新计数值。在见到该计数值,而且水平方向计数器302的计数值为2时(=显示线数据转送信号304的下降边),显示读地址305更新计数值。不过,如果地址一致检测信号310为高电平,则显示读地址305不更新计数值。此外,在地址一致检测信号310为高电平时,显示线数据转送信号311,对显示线数据转送信号304进行屏蔽。这样,由于显示线数据转送信号311在○标记位置不输出信号,因而线闩锁电路121的数据不被改写,因此显示数据成为M线上未更新的数据被显示的状态。即,如图7的动作图所示,如果显示线数据转送信号629未输出,则作为线闩锁电路的输出,将维持输出了此前的数据的状态。因此,显示数据312将成为图3所示的情况。
图3中,由于说明了冲突动作时的同一线再显示读处理,因而在显示读地址305及显示用垂直方向计数器308,值的变化不连动,以下对这一点作详细说明。
显示读地址305是当前所显示的线的地址。而且,显示读地址305在正常动作时,在显示线数据转送信号304输出后的下一个显示读时钟301的定时(=水平方向计数器值为2时),来进行计数动作(UP/DOWN)。与此相对,显示用垂直方向计数器信号308,通常在水平方向计数器信号302的值为零时,进行计数动作(UP/DOWN)。显示读地址305,在显示线数据转送信号304被输出后,与下一个显示读时钟301同步,来反映显示用垂直方向计数器信号308的值。图3的显示线数据转送信号304表示在正常动作中所输出的定时,显示线数据转送信号311表示冲突发生时和再显示读处理及正常时的输出定时。显示读地址305表示与输出了地址一致检测信号310的事实相对应的,发生了冲突时的解码值。
本来由于显示用垂直方向计数器308成为(M+1),因而要更新为(M+1),但因为未输出显示线数据转送信号311,所以不被更新为(M+1),而是保持M原状。因此,显示线不进入下一条线,在对同一条线进行再显示读处理后,输出水平方向计数器跳跃信号307,使水平方向计数器值跳跃到N-1,并再次尝试显示动作。在该再显示动作时,如果地址未再次发生冲突,则显示线数据转送信号311输出脉冲T307,恢复到正常动作。如果发生冲突,则重复期间T302的动作,实施跳跃动作。
在主重试模式中,通常读处理电路115的输出,被用于生成访问冲突监视期间脉冲,不作为显示用中通常的显示读信号及显示线数据转送信号来使用。在主重试模式时,使用成对发生的显示读信号及显示线数据转送信号。此外,由于在主重试模式时,在访问冲突监视期间的最初发生脉冲对,因而这将取代通常读处理,所以不需要通常读处理电路115的输出。
在显示重试模式中,使用通常读处理电路115的输出,在冲突发生时,由同一线再显示读处理电路114来输出屏蔽信号,通常读处理电路115的输出显示线数据转送信号成为无效。在并用主重试模式与显示重试模式的场合下,通常读处理的脉冲由每条线的、主重试处理中访问冲突监视期间最初的对脉冲来代用。因此,即使不发生显示重试,也可以与进行了通常读处理的情形同样来实行这一点。虽然在发生了显示重试的场合下,进行屏蔽显示线数据转送信号的处理,但由于已处于由两方并用的寄存器设定,而不使用通常读处理的信号的状态,因而只进行屏蔽显示线数据转送信号以外的再显示读处理。
以下,对图2及图3的地址一致检测信号208、310的不同之处作以说明。
图3中,对显示重试模式时作以说明。在显示重试模式下,在访问冲突监视期间(=从显示读信号303的上升边至显示线数据转送信号304的下降边为止;参照访问冲突监视期间脉冲信号306)中,在发生访问冲突,而且访问冲突监视期间结束后,对同一线进行再显示读处理。这样,由于在访问冲突监视期间中,即使发生1次访问冲突也进行处理,因而在访问冲突监视期间中,即使发生数次冲突,也只需在第1次的时点下输出检测信号便可。这样,由于对第1次的冲突检测信号进行闩锁,因而地址一致检测信号310的脉冲幅度便延长。
图2中,对主重试模式时作以说明。在主重试模式时,在访问冲突监视期间(=从显示读信号203的上升边至显示线数据转送信号204的下降边为止;参照访问冲突监视期间脉冲信号206)中,每当由主计算机而发生基于写访问的访问冲突时,在该周期内进行所写的最新数据的再显示读出。为此,使显示读信号与显示线数据转送信号成对来发生。这样,在使显示读信号与显示线数据转送信号成对发生后,降低地址一致检测信号,监视下一个访问冲突。因此,地址一致检测信号在显示线数据转送信号211的下降边位置降低。
如果以表格形式来汇总提供到存储电路的显示读信号及显示线数据转送信号,则如下表所示。
表1
模式 | 主重试 | 显示重试 | 通常读 | |||
显示读信号 | 线数据转送信号 | 显示读信号 | 线数据转送信号 | 显示读信号 | 线数据转送信号 | |
主重试 | ○ | ○ | × | × | × | × |
显示重试 | × | × | ○ | ○ | ○ | ○ |
主重试+显示重试 | ○ | ○ | × | ○ | × | × |
通常处理 | × | × | × | × | ○ | ○ |
○:有效 ×:无效
在上表中,由于冲突发生,在显示重试处理时,通常处理脉冲被无效化。
以后,地址一致检测信号310重复到不再检测出为止或规定的次数。通过使该水平方向计数器信号302跳跃,显示读侧可强制地错开访问冲突的发生相位,同时,可防止显示出错的显示数据。如果不再发生地址一致检测信号310,同一线再显示读处理电路114中的显示线数据转送信号,便以定时T307来发生,并转入下一个线期间T302,显示用垂直方向计数器信号308也再次开始更新。显示读信号303与冲突不发生关系,以图示的定时来持续输出。显示重试时,如同显示线数据转送信号311那样,在冲突发生时,信号被屏蔽,在未发生冲突的场合下,按通常形式来输出。
此外有关图2、图3、图4、图5、图6的信号极性、计数器值等,不过是用来表示一个示例。
此外在上述实施例中,所表示的是设置主重试脉冲发生电路113与同一线再显示读处理电路114这两方,由显示读选择电路116及线数据转送选择电路117来有选择地使用,或者使两方有效来使用,但也可以不必设置主重试脉冲发生电路113与同一线再显示读处理电路114这两方,而只设置其中之一。在该场合下,当然也不需要显示读选择电路116及线数据转送选择电路117。
此外在上述实施例中,对将本发明的图像显示控制方法及图像显示控制装置用于液晶显示装置的示例作了说明,但并非限于液晶显示装置,由于等离子体显示装置、EL(电致发光)装置也是一种由读信号来显示读1条线数据的结构,因而可同样采用本发明。
Claims (17)
1.一种图像显示控制方法,是一种以线单位来读出写入存储电路的显示数据并由线闩锁电路来保持,而且以线单位从上述线闩锁电路向图像显示装置提供上述显示数据,由此来使上述图像显示装置显示出图像的图像显示控制方法,其特征在于:
检测针对上述存储电路的同一地址的用于上述显示数据更新的写入与用于图像显示的上述显示数据的读出的访问冲突,在检测出上述访问冲突时,基于存储器写时钟,来使显示读信号及显示线数据转送信号发生,并将上述显示读信号与上述显示线数据转送信号提供到上述存储电路,同时,向以线单位来保持上述存储电路的读出数据的线闩锁电路提供上述显示线数据转送信号,由此对发生了上述访问冲突的线,从上述存储电路读出上述显示数据,并向上述线闩锁电路转送。
2.权利要求1中记载的图像显示控制方法,其特征在于:
在冲突发生时,每次都基于上述存储器写时钟,来成对地发生上述显示读信号与上述显示线数据转送信号,并向上述存储电路输出,由此在针对上述存储电路的显示数据写入时,总是向上述线闩锁电路重新转送最新的更新数据。
3.一种图像显示控制方法,是一种以线单位来读出写入存储电路的显示数据并由线闩锁电路来保持,而且以线单位从上述线闩锁电路向图像显示装置提供上述显示数据,由此来使上述图像显示装置显示出图像的图像显示控制方法,其特征在于:
检测针对上述存储电路的同一地址的用于上述显示数据更新的写入与用于图像显示的上述显示数据的读出的访问冲突,在检测出上述访问冲突时,使显示读信号及显示线数据转送信号发生用以进行同一线再显示读处理,并将上述显示读信号与上述显示线数据转送信号提供到上述存储电路,同时,向以线单位来保持上述存储电路的读出数据的线闩锁电路提供上述显示线数据转送信号,由此对发生了上述访问冲突的线进行再显示。
4.权利要求3中记载的图像显示控制方法,其特征在于:
在冲突发生时,通过对同一线迅速进行再显示处理,不使基于访问冲突的出错数据显示,而将存储电路中保持的最新数据重新转送到线闩锁电路,来显示冲突结束后的最新数据。
5.权利要求4中记载的图像显示控制方法,其特征在于:
任意设定使同一线被再显示处理的次数。
6.权利要求4中记载的图像显示控制方法,其特征在于:
通过对同一线进行再显示处理,来强制性地错开对存储电路的显示数据转送周期与针对上述存储电路的显示读访问周期的相位关系,以减少同一地址的访问冲突再发生的频率。
7.一种图像显示控制装置,具有
主计算机;
主接口电路,其在与上述主计算机之间进行显示数据的交接;
存储器地址计数器电路,其从上述主接口电路接收写地址,并增大或减小地址;
寄存器设定电路,其从上述主接口电路接收寄存器写地址及寄存器写数据;
显示读时钟信号发生电路,其发生成为用于进行显示的基准时钟的显示读时钟信号;
显示用水平方向计数器电路,其计数由上述显示读时钟信号发生电路输出的上述显示读时钟信号;
水平计数器解码电路,其对上述显示用水平方向计数器电路的输出信号进行解码,并输出第1显示读信号及第1显示线数据转送信号;
显示用垂直方向计数器电路,其接收上述显示用水平方向计数器电路的规定输出值,并使其增大或减小;
计数器解码电路,其对上述显示用垂直方向计数器电路的输出及上述存储器地址计数器电路的输出进行解码,并输出存储器写地址及显示读地址;
地址一致检测电路,其将从上述计数器解码电路输出的上述存储器写地址及上述显示读地址作为输入,来判断上述存储器写地址与上述显示读地址是否一致;
访问冲突监视期间脉冲发生电路,其基于上述水平计数器解码电路的输出,来发生规定访问冲突监视期间的脉冲;
地址冲突判定电路,其由上述地址一致检测电路的输出及上述访问冲突监视期间脉冲发生电路的输出,来判定上述显示读地址与上述存储器写地址是否正在冲突;
主重试脉冲发生电路,其将来自上述主接口电路的存储器写时钟及上述地址冲突判定电路的输出作为输入,在访问冲突监视期间中,在访问冲突发生时,基于上述存储器写时钟,来发生第2显示读信号及第2显示线数据转送信号;
通常读处理电路,其由从上述水平计数器解码电路输出的上述第1显示读信号、上述第1显示线数据转送信号、上述显示用垂直方向计数器电路的输出值,来发生用于进行通常的显示读处理的第3显示读信号及第3显示线数据转送信号;
重试显示读选择电路,其由上述寄存器设定电路的输出,来有选择地输出从上述主重试脉冲发生电路输出的上述第2显示读信号与从上述通常读处理电路输出的上述第3显示读信号的一方;
重试线数据转送选择电路,其由上述寄存器设定电路的输出,来有选择地输出从上述主重试脉冲发生电路输出的上述第2显示线数据转送信号与从上述通常读处理电路输出的上述第3显示线数据转送信号的一方;
存储电路,其将上述主接口电路的输出、上述存储器地址计数器电路的输出、上述显示用垂直方向计数器电路的输出、上述重试显示读选择电路的输出、上述重试线数据转送选择电路的输出作为输入,来存储使图像显示装置显示的显示数据;
线闩锁电路,其将上述存储电路的输出及上述重试线数据转送选择电路的输出作为输入,以线单位来保持上述存储电路的输出,并将输出提供给上述图像显示装置。
8.权利要求7中记载的图像显示控制装置,其特征在于:
由上述地址冲突判定电路的输出,在冲突判定时,在每次冲突发生中,从上述主重试脉冲发生电路,成对发生上述第2显示读信号与上述第2显示线数据转送信号,并向上述存储电路输出,由此在针对上述存储电路的显示数据写入时,总是向上述线闩锁电路重新转送最新的更新数据。
9.一种图像显示控制装置,具有
主计算机;
主接口电路,其在与上述主计算机之间进行显示数据的交接;
存储器地址计数器电路,其从上述主接口电路接收写地址,并增大或减小地址;
寄存器设定电路,其从上述主接口电路接收寄存器写地址及寄存器写数据;
显示读时钟信号发生电路,其发生成为用于进行显示的基准时钟的显示读时钟信号;
显示用水平方向计数器电路,其计数由上述显示读时钟信号发生电路输出的上述显示读时钟信号;
水平计数器解码电路,其对上述显示用水平方向计数器电路的输出信号进行解码,并输出第1显示读信号及第1显示线数据转送信号;
显示用垂直方向计数器电路,其接收上述显示用水平方向计数器电路的规定输出值,并使其增大或减小;
计数器解码电路,其对上述显示用垂直方向计数器电路的输出及上述存储器地址计数器电路的输出进行解码,并输出存储器写地址及显示读地址;
地址一致检测电路,其将从上述计数器解码电路输出的上述存储器写地址及上述显示读地址作为输入,来判断上述存储器写地址与上述显示读地址是否一致;
访问冲突监视期间脉冲发生电路,其基于上述水平计数器解码电路的输出,来发生规定访问冲突监视期间的脉冲;
地址冲突判定电路,其由上述地址一致检测电路的输出及上述访问冲突监视期间脉冲发生电路的输出,来判定上述显示读地址与上述存储器写地址是否正在冲突;
同一线再显示读处理电路,其将从上述水平计数器解码电路输出的上述第1显示读信号、上述第1显示线数据转送信号、上述地址冲突判定电路的输出作为输入,在访问冲突监视期间中,在冲突发生时,不转入下一行,而发生用于进行同一线再显示读处理的第2显示读信号及第2显示线数据转送信号;
通常读处理电路,其由从上述水平计数器解码电路输出的上述第1显示读信号、上述第1显示线数据转送信号、上述显示用垂直方向计数器电路的输出值,来发生用于进行通常的显示读处理的第3显示读信号及第3显示线数据转送信号;
重试显示读选择电路,其由上述寄存器设定电路的输出,来有选择地输出从上述同一线再显示读处理电路输出的上述第2显示读信号与从上述通常读处理电路输出的上述第3显示读信号的一方;
重试线数据转送选择电路,其由上述寄存器设定电路的输出,来有选择地输出从上述同一线再显示读处理电路输出的上述第2显示线数据转送信号与从上述通常读处理电路输出的上述第3显示线数据转送信号的一方;
存储电路,其将上述主接口电路的输出、上述存储器地址计数器电路的输出、上述显示用垂直方向计数器电路的输出、上述重试显示读选择电路的输出、上述重试线数据转送选择电路的输出作为输入,来存储使图像显示装置显示的显示数据;
线闩锁电路,其将上述存储电路的输出及上述重试线数据转送选择电路的输出作为输入,以线单位来保持上述存储电路的输出,并将输出提供给上述图像显示装置。
10.权利要求9中记载的图像显示控制装置,其特征在于:
由上述地址冲突判定电路的输出,在冲突判定时,由上述同一线再显示读处理电路,来迅速使同一线被再显示处理,由此不使基于访问冲突的出错数据显示,而将上述存储电路中保持的最新数据重新转送到上述线闩锁电路,来显示冲突结束后的最新数据。
11.权利要求10中记载的图像显示控制装置,其特征在于:
上述同一线再显示读处理电路具有任意设定使同一线被再显示处理的次数的单元。
12.一种图像显示控制装置,具有
主计算机;
主接口电路,其在与上述主计算机之间进行显示数据的交接;
存储器地址计数器电路,其从上述主接口电路接收写地址,并增大或减小地址;
寄存器设定电路,其从上述主接口电路接收寄存器写地址及寄存器写数据;
显示读时钟信号发生电路,其发生成为用于进行显示的基准时钟的显示读时钟信号;
显示用水平方向计数器电路,其计数由上述显示读时钟信号发生电路输出的上述显示读时钟信号;
水平计数器解码电路,其对上述显示用水平方向计数器电路的输出信号进行解码,并输出第1显示读信号及第1显示线数据转送信号;
显示用垂直方向计数器电路,其接收上述显示用水平方向计数器电路的规定输出值,并使其增大或减小;
计数器解码电路,其对上述显示用垂直方向计数器电路的输出及上述存储器地址计数器电路的输出进行解码,并输出存储器写地址及显示读地址;
地址一致检测电路,其将从上述计数器解码电路输出的上述存储器写地址及上述显示读地址作为输入,来判断上述存储器写地址与上述显示读地址是否一致;
访问冲突监视期间脉冲发生电路,其基于上述水平计数器解码电路的输出,来发生规定访问冲突监视期间的脉冲;
地址冲突判定电路,其由上述地址一致检测电路的输出及上述访问冲突监视期间脉冲发生电路的输出,来判定上述显示读地址与上述存储器写地址是否正在冲突;
主重试脉冲发生电路,其将来自上述主接口电路的存储器写时钟及上述地址冲突判定电路的输出作为输入,在访问冲突监视期间中,在访问冲突发生时,基于上述存储器写时钟,来发生第2显示读信号及第2显示线数据转送信号;
同一线再显示读处理电路,其将从上述水平计数器解码电路输出的上述第1显示读信号、上述第1显示线数据转送信号、上述地址冲突判定电路的输出作为输入,在访问冲突监视期间中,在冲突发生时,不转入下一行,而发生用于进行同一线再显示读处理的第3显示读信号及第3显示线数据转送信号;
通常读处理电路,其由从上述水平计数器解码电路输出的上述第1显示读信号、上述第1显示线数据转送信号、上述显示用垂直方向计数器电路的输出值,来发生用于进行通常的显示读处理的第4显示读信号及第4显示线数据转送信号;
显示读选择电路,其由上述寄存器设定电路的输出,来选择在从上述主重试脉冲发生电路输出的上述第2显示读信号与从上述同一线再显示读处理电路输出的上述第3显示读信号中,只输出从上述主重试脉冲发生电路输出的上述第2显示读信号的状态、只输出从上述同一线再显示读处理电路输出的上述第3显示读信号的状态、使从上述主重试脉冲发生电路输出的上述第2显示读信号及从上述同一线再显示读处理电路输出的上述第3显示读信号这两方都有效来输出的状态的任意一种,并作为第5显示读信号来输出;
线数据转送选择电路,其由上述寄存器设定电路的输出,来选择在从上述主重试脉冲发生电路输出的上述第2显示线数据转送信号与从上述同一线再显示读处理电路输出的上述第3显示线数据转送信号中,只输出从上述主重试脉冲发生电路输出的上述第2显示线数据转送信号的状态、只输出从上述同一线再显示读处理电路输出的上述第3显示线数据转送信号的状态、使从上述主重试脉冲发生电路输出的上述第2显示线数据转送信号及从上述同一线再显示读处理电路输出的上述第3显示线数据转送信号这两方都有效来输出的状态的任意一种,并作为第5显示线数据转送信号来输出;
重试显示读选择电路,其由上述寄存器设定电路的输出,来有选择地输出从上述显示读选择电路输出的第5显示读信号与从上述通常读处理电路输出的上述第4显示读信号的一方;
重试线数据转送选择电路,其由上述寄存器设定电路的输出,来有选择地输出从上述线数据转送选择电路输出的上述第5显示线数据转送信号与从上述通常读处理电路输出的上述第4显示线数据转送信号的一方;
存储电路,其将上述主接口电路的输出、上述存储器地址计数器电路的输出、上述显示用垂直方向计数器电路的输出、上述重试显示读选择电路的输出、上述重试线数据转送选择电路的输出作为输入,来存储使图像显示装置显示的显示数据;
线闩锁电路,其将上述存储电路的输出及上述重试线数据转送选择电路的输出作为输入,以线单位来保持上述存储电路的输出,并将输出提供给上述图像显示装置。
13.权利要求12中记载的图像显示控制装置,其特征在于:
由上述地址冲突判定电路的输出,在冲突判定时,在每次冲突发生中,从上述主重试脉冲发生电路,成对发生上述第2显示读信号与上述第2显示线数据转送信号,并向上述存储电路输出,由此在针对上述存储电路的显示数据写入时,总是向上述线闩锁电路重新转送最新的更新数据。
14.权利要求12中记载的图像显示控制装置,其特征在于:
由上述地址冲突判定电路的输出,在冲突判定时,由上述同一线再显示读处理电路,来迅速使同一线被再显示处理,由此不使基于访问冲突的出错数据显示,而将上述存储电路中保持的最新数据重新转送到上述线闩锁电路,来显示冲突结束后的最新数据。
15.权利要求14中记载的图像显示控制装置,其特征在于:
上述同一线再显示读处理电路具有任意设定使同一线被再显示处理的次数的单元。
16.权利要求14中记载的图像显示控制装置,其特征在于:
通过由上述同一线再显示读处理电路,使同一线被再显示处理,来强制性地错开从上述主计算机的对上述存储电路的显示数据转送周期与针对上述存储电路的显示读访问周期的相位关系,从而减少同一地址访问冲突的再发生频率。
17.权利要求12中记载的图像显示控制装置,其特征在于:
由上述地址冲突判定电路的输出,在冲突判定时,在每次冲突发生中,从上述主重试脉冲发生电路,成对发生上述第2显示读信号与上述第2显示线数据转送信号,并向上述存储电路输出,由此在针对上述存储电路的显示数据写入时,总是向上述线闩锁电路重新转送最新的更新数据,
由上述地址冲突判定电路的输出,在冲突判定时,由上述同一线再显示读处理电路,来迅速使同一线被再显示处理,由此不使基于访问冲突的出错数据显示,而将上述存储电路中保持的最新数据重新转送到上述线闩锁电路,来显示冲突结束后的最新数据。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP126382/03 | 2003-05-01 | ||
JP126382/2003 | 2003-05-01 | ||
JP2003126382A JP4405174B2 (ja) | 2003-05-01 | 2003-05-01 | 画像表示制御方法および画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1617118A CN1617118A (zh) | 2005-05-18 |
CN1324496C true CN1324496C (zh) | 2007-07-04 |
Family
ID=32985598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100421115A Expired - Fee Related CN1324496C (zh) | 2003-05-01 | 2004-04-30 | 图像显示控制方法及图像显示控制装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7271808B2 (zh) |
EP (1) | EP1475773A2 (zh) |
JP (1) | JP4405174B2 (zh) |
KR (1) | KR20040094643A (zh) |
CN (1) | CN1324496C (zh) |
TW (1) | TW200506810A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100775219B1 (ko) * | 2006-03-10 | 2007-11-12 | 엘지이노텍 주식회사 | 인터페이스 장치 및 인터페이스 방법 |
CN101127208B (zh) * | 2007-08-15 | 2010-05-19 | 西安龙腾微电子科技发展有限公司 | 异步伪双端口图像存储器的访问冲突处理方法 |
CN102855844A (zh) * | 2011-06-28 | 2013-01-02 | 迅杰科技股份有限公司 | 管线式影像数据传输装置及方法 |
US10614747B2 (en) * | 2017-01-31 | 2020-04-07 | Synaptics Incorporated | Device and method for driving display panel in response to image data |
TWI693766B (zh) * | 2018-04-18 | 2020-05-11 | 力旺電子股份有限公司 | 靜電放電防護裝置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784074A (en) * | 1994-05-17 | 1998-07-21 | Sega Enterprises, Ltd. | Image output system and method |
JPH10340067A (ja) * | 1997-06-06 | 1998-12-22 | Fuji Electric Co Ltd | 液晶表示制御駆動回路 |
CN1388512A (zh) * | 2001-05-24 | 2003-01-01 | 精工爱普生株式会社 | 信号驱动电路、显示装置、电光装置及信号驱动方法 |
US6549182B2 (en) * | 1997-12-08 | 2003-04-15 | Hitachi, Ltd. | Liquid crystal driving circuit and liquid crystal display device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5799686A (en) * | 1980-12-11 | 1982-06-21 | Omron Tateisi Electronics Co | Display controller |
US5179692A (en) * | 1985-08-07 | 1993-01-12 | Seiko Epson Corporation | Emulation device for driving a LCD with signals formatted for a CRT display |
US5396343A (en) * | 1991-03-14 | 1995-03-07 | Nec Electronics, Inc. | Image compresssion systems with optimized data access |
TW247359B (en) * | 1993-08-30 | 1995-05-11 | Hitachi Seisakusyo Kk | Liquid crystal display and liquid crystal driver |
JP2897715B2 (ja) * | 1996-04-02 | 1999-05-31 | 日本電気株式会社 | 表示装置 |
JP4102455B2 (ja) | 1996-09-26 | 2008-06-18 | セイコーエプソン株式会社 | 表示駆動制御回路及び画像表示装置並びにそれを備えた電子機器 |
JP3438503B2 (ja) * | 1996-12-25 | 2003-08-18 | 松下電器産業株式会社 | 表示制御装置 |
JPH10326342A (ja) * | 1997-05-27 | 1998-12-08 | Canon Inc | メモリ制御回路 |
JP3690277B2 (ja) * | 1998-07-09 | 2005-08-31 | セイコーエプソン株式会社 | 駆動装置及び液晶装置 |
US6720968B1 (en) * | 1998-12-11 | 2004-04-13 | National Instruments Corporation | Video acquisition system including a virtual dual ported memory with adaptive bandwidth allocation |
JP2002328832A (ja) * | 2001-05-07 | 2002-11-15 | Hitachi Ltd | メモリコントローラ |
JP3800188B2 (ja) * | 2003-02-26 | 2006-07-26 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置及び電子機器 |
-
2003
- 2003-05-01 JP JP2003126382A patent/JP4405174B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-26 TW TW093111589A patent/TW200506810A/zh unknown
- 2004-04-28 US US10/833,287 patent/US7271808B2/en not_active Expired - Fee Related
- 2004-04-29 EP EP04010214A patent/EP1475773A2/en not_active Withdrawn
- 2004-04-30 CN CNB2004100421115A patent/CN1324496C/zh not_active Expired - Fee Related
- 2004-04-30 KR KR1020040030535A patent/KR20040094643A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784074A (en) * | 1994-05-17 | 1998-07-21 | Sega Enterprises, Ltd. | Image output system and method |
JPH10340067A (ja) * | 1997-06-06 | 1998-12-22 | Fuji Electric Co Ltd | 液晶表示制御駆動回路 |
US6549182B2 (en) * | 1997-12-08 | 2003-04-15 | Hitachi, Ltd. | Liquid crystal driving circuit and liquid crystal display device |
CN1388512A (zh) * | 2001-05-24 | 2003-01-01 | 精工爱普生株式会社 | 信号驱动电路、显示装置、电光装置及信号驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1617118A (zh) | 2005-05-18 |
KR20040094643A (ko) | 2004-11-10 |
JP2004333622A (ja) | 2004-11-25 |
US20040217963A1 (en) | 2004-11-04 |
JP4405174B2 (ja) | 2010-01-27 |
US7271808B2 (en) | 2007-09-18 |
TW200506810A (en) | 2005-02-16 |
EP1475773A2 (en) | 2004-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1252670C (zh) | 显示驱动器、电光学装置及显示驱动器的参数设定方法 | |
CN1273949C (zh) | 显示装置的驱动器电路和移位寄存器以及显示装置 | |
CN1286080C (zh) | 显示装置及其驱动方法和显示驱动电路的控制装置 | |
CN1182507C (zh) | 电光学装置及其驱动方法、图像处理电路及电子机器 | |
CN1277207C (zh) | 使用基于时间的断点调试计算机程序的方法和系统 | |
CN1098514C (zh) | 提供灰度表示的显示器驱动方法及驱动电路 | |
CN1573852A (zh) | 增大了图象信号的写入容限的图象显示装置 | |
CN1444194A (zh) | 显示驱动器、电光装置及显示驱动器的参数设定方法 | |
CN1510655A (zh) | 显示系统及显示控制器 | |
CN1627359A (zh) | 帧频变换装置、追越预测方法、显示控制和视频接收显示装置 | |
CN1655224A (zh) | 显示装置的驱动器电路和显示装置 | |
CN1912926A (zh) | 可中断图形处理单元处理多个程序的方法和图形处理单元 | |
CN1404028A (zh) | 液晶显示装置及其驱动方法 | |
CN101031953A (zh) | 定时信号生成电路、电子设备、显示装置、图像接收装置和驱动方法 | |
CN1049924A (zh) | 线计算机 | |
CN1869952A (zh) | 指令执行设备、调试方法、调试设备以及调试程序 | |
CN1301476C (zh) | 网关卡、网关控制方法以及网关装置 | |
CN1881168A (zh) | 存储设备控制装置 | |
CN1324496C (zh) | 图像显示控制方法及图像显示控制装置 | |
CN1490726A (zh) | 信息处理装置以及电子设备 | |
CN1595478A (zh) | 显示驱动器、电光学装置及显示驱动器的控制方法 | |
CN101040317A (zh) | 矩形图像描绘装置、矩形图像描绘方法以及集成电路 | |
CN1035190A (zh) | 基于操作数长度和对位的微码转移 | |
CN1873645A (zh) | 信息处理装置、信息处理方法 | |
CN1165350A (zh) | 信息处理器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20120430 |