CN1312553C - 连接器插座 - Google Patents

Abstract

本发明提供一种连接器插座，所述连接器插座具有将进行以下规定处理的物理层基本电路设置于连接器插座内的结构，所述物理层基本电路在数据信号通过插头与触头之间进行串行通信的同时，数据信号在与用于通信的连接层电路之间并行通信。为此，触头和物理层基本电路之间的距离缩短，因此，可以不受EMI或者传送特性的影响，在图形配置的设计中不像现有例子等那样给予特别的注意也可以，形成数据信号传送路线的图形配置的设计更加容易。

Description

连接器插座

技术领域

本发明涉及用于数字信号高速传送的连接器插座。

背景技术

目前，为了数字信号的高速传送，使用图21所示的连接器装置。该装置具有适接器插座A、物理层基本电路B、印刷基板C。

在连接器插座A内设置有与插头X嵌合的嵌合部A1以及多个触头A2，该触头A2分别连接到与该嵌合部A1嵌合的插头X所具有的连接部。

物理层基本电路B由大规模集成电路LSI形成，利用该物理层基本电路B，数字信号在通过插头X与触头A2串行通信的同时，数据信号在与用于通信的连接层电路D之间进行并行通信，进行如下的处理：串行、并行变换、符号化及复合化、伴随连接器输入输出控制的指定处理。

在印刷基板C上，在大规模集成电路LSI封装形成物理层基本电路B的同时，传送路线形成图形，该传送路线数据信号从与插头X之间跨越传送到与连接层电路D之间。

上述现有的技术，即形成物理层基本电路B的大规模集成电路LSI封装于印刷基板C的技术，在印刷基板C上传送路线形成图形，通过该图形配置，数字亿的数据信号在高速传送之际受EMI(Electromagnetic Interference)或传送特性的影响极大。因此，为了不受EMI或者传送特性的影响，必需特别注意图形配置的设计，这样形成数据信号传送路线的图形配置的设计会更加困难，也就是问题所在。

本发明着眼于上述的问题，目的在于提供一种使形成数字信号传送路线的图形配置设计更加容易的连接器插座。

发明内容

本发明的连接器插座的结构如下：它包括与插头嵌合的嵌合部、与嵌合部嵌合的括头分别适接的多个触头、及进行以下规定处理的物理层基本电路：数据信号在与用于通信的连接层电路之间并行通信。

这样，通过物理层基本电路设置于连接器插座内，触头和物理层基本电路之间的距离，相比于物理层基本电路封装在印刷基板内的现有例子，而缩短。这样，可以不受EMI或者传送特性的影响，在图形配置的设计中即使不再像现有例子那样给以特别的注意也可以，形成数据信号传送路线的图形配置的设计更加容易。

此外，优选如下的结构：上述数据信号利用从上述触头连接到物理层基本电路的具有近似固定的特性阻抗的传送路线进行串行通信，或者上述数据信号利用在多个上述的触头的每一个上述触头和上述物理层基本电路之间连接的长度近似相同的传送路线分别进行传送。利用这样的结构，能够减少输入输出时数据信号的反射，还能够降低数据信号间的时滞。

优选如下的结构：上述数据信号通过并行通信，利用N倍于串行通信时的传送路线而通信，并行通信时，上述数据信号的瞬变上升和瞬变下降时间也比串行通信时长N倍。这样，高频成分变得缓和，能够减少电磁干扰EMI。

根据设置有从外部屏蔽传送来自上述插头的数据信号的传送路线的屏蔽部件的结构，能够进一步减少电磁干扰EMI。

根据上述物理层基本电路设置于基板上，而且，上述触头与该基板近乎位于同一平面上的结构，能够减少触头内的急剧弯曲部位，藉此能够改善传送特性。

另一方面也可以是设置多个上述嵌合部的结构。此时，根据如下的结构：上述物理层基本电路进行如下所定的处理，在与多个上述嵌合部嵌合的上述插头之间进行串行通信的同时，数据信号在与上述连接层电路之间进行并行通信，由于只使用一个物理层基本电路，能够减小整体的尺寸。

比外，也可以是上述物理层基本电路设置于MID(Molded InterconnectionDevice)基板上，上述触头保持在该基板上的结构，根据这样的结构，由于不需要另外设置保持触头的部件，能够减少零部件数目。

附图说明

图1是在本发明实施方式1中的连接器插座的立体图。

图2是上述连接器插座的正视图。

图3是上述连接器插座的侧视图。

图4是上述连接器插座的平面图。

图5是上述连接器插座的侧面截面图。

图6是设计于上述连接器插座的物理层基本电路的功能示意图。

图7是表示在上述连接器插座中数字信号的传送状态说明图。

图8是为了比较上述连接器插座中利用平行通信的传送状态和利用串行通信的传送状态的说明图。

图9是在本发明实施方式2中的连接器插座的立体图。

图10是图9所示的连接器插座的平面图。

图11是图9所示的连接器插座的耶分扩大平面图。

图12是图9所示的连接器插座的侧面截面图。

图13是图9所示的连接器插座传送路的局部截面图。

图14是在本发明实施方式3中的连接器插座的立体图。

图15是图14所示的适接器插座的平面图。

图16是图14所示的连接器插座的局部扩大平面图。

图17是图14所示的连接器插座的侧面截面图。

图18是在本发明实施方式34中的连接器插座的立体图。

图19是图18所示的连接器插座的平面图。

图20是图18所示的连接器插座的侧面截面图。

图21是现有技术示例的立体图。

具体实施方式

实施方式1

利用图1到图8针对本发明的实施方式1的连接器插座进行说明。如图1所示，该连接器插座20具有基座1、触头2、端子3、外壳4、物理层基本电路5、和基板6，数字信号通过该连接器插座20以高速进行通信。

基座1由绝缘材料形成，按照保留有两端部的方式切除中央部位，设置与基板6接触的基板接触部1a。而且在所选基板6上从一端延伸设置有与插头X(图未示)嵌合的触头承受部(嵌合部)1b。

触头2是嵌合于触头承受部1b的插头X的连接部(图未示)，具有的连接从一端到中央的物体；所述触头2如图5所示，与插头X的连接部直接接触的触头接触部2a被加工设置成近似圆形。

上述触头2在压入保持在设置于由基座1的一端形成的触头保持部1c内的触头压入孔1d中的状态下，如图2所示，触头承受部1b夹在中间而配置在触头承受部1b的厚度方向的两侧即上下位置；此外，在宽度方向具有一定的间隔，上下分别各有3根从基座1的一端突出来。

详细地说，突出设置有6根触头2，如图1所示，其中长的2根中的一方是电源用触头2A，另一方是接地用触头2B；剩下的短的4根是数字信号用触头2C。

端子3压入保持在设置于由基座1的另一端形成的端子保持部1e的端子压入孔1f内。这些端子3如图4所示，从基座1的基板接触部1a侧突出的一端形成的基板连接部3a，利用电线焊接而与设置于基板6的图形7电气连接。还有，如图3所示，向与该一端相反的对侧突出的另一端形成与封装在连接器插座20内的印刷基板(图未示)电气连接的SMD(Surface-mounted Device)端子3b。

外壳(屏蔽部件)4是由导电材料制成，如图5所示，形成近似圆筒状，可屏蔽包围自触头2开始的基座的触头保持部1c的领域。所述近似圆筒状的外壳4的开口部分形成嵌合插入插头X的插入口4a。这个外壳4设有外壳端子4b，所述外壳端子4b与封装有本连接器插座20的印刷基板(图来示)电气连接。

基板6如前所述，被粘接固定于基座1的基板接触部1a，和該接触面相反的面上，也就是上面封装有后述的物理层基本电路5。还有，所述基板6的上面，如图4所示，设有连接于物理层基本电路5的图形7。所述图形设置7如前所述，利用电线焊接，与触头2以及端子3电气连接。与电缆Y的特性阻抗相对应的终端电阻10与该图形设置7连接，电缆Y设有与本连接器插座20连接的插头X(参照图7)。所述基板6的下面成为接地面，通过通孔11和裸露(图未示)，在与上面的图形7连接的同时，与端子3连接。

物理层基本电路5，如图5所示，利用模制树脂9在被铸模保护的状态下封装在上述基板6上。另外，在图1及图4中省略了模制树脂9。所述物理层基本电路5也可以在裸露的集成块状态下封装在基板6上。

上述物理层基本电路5是能够进行并行串行的变换、符号化、复合化以及伴随输入输出控制的规定处理的电路，数据信号在多个触头2、具体来说是每一个上述的数据信号用触头2C与插头X之间进行串行通信的同时，数据信号在与作为用于通信的上位电路的连接层电路(图来示)之间进行并行通信。

上述物理层基本电路5，如图6所示，具有物理层控制电路5a、连接器输入输出控制电路5b、符号化电路5c、复合化电路5d以及接口电路5e，与时钟电路8一起被大规模集成电路化。此外，所述时钟电路8也可以按照包含在物理层基本电路5内的方式来设计。

物理层控制电路5a主要进行对来自作为用于通信的上位电路的连接层电路的调停要求的应答、由物理层基本电路5和后述的终端电阻10组成的物理层电路的重置、在与作为通信的连接层电路的下位电路的上述物理层电路有所不同的外部物理层电路(图未示)之间的通信调停及物理层电路中的其它电路的管理和控制。

连接器输入输出控制电路5b主要进行从符号化电路5c传送来的信号向与上述数字信号用触头2c分别接触的插头X的输出驱动、从插头X输入的信号的调停控制信号和数据信号的分类以及向复合化电路5d的传送。

符号化电路5c从上述连接层电路通过输入输出接口电路5e输入的串行数据信号制作成数据信号和选通信号，进行所谓的符号化。复合化电路5d来自插头X的信号，变换为与从时钟电路8输入的时钟在同一时间内，并再生数据信号，完成所谓的复合化。时钟也可以从设置于连接器插座20外耶的时钟电路8经过本连接器插座20的端子3而输入。

输入输出接口电路5e进行与上述连接层电路之间的输入输出控制、并且从上述连接层电路输入的并行数据信号变换为串行数据信号，同时，串行的数据信号传送给符号化电路5c，而且，从复合化电路5d传送来的串行信号变换为并行数据信号的同时，并行的数据信号输出到上述连接层电路。

详细而言，如图7所示，例如，在并行信号以100Mbps的4bit进行并行通信的情况下，串行的数据信号以400Mbps通信。即，并行的数据信号利用串行的数据信号4倍的传送路线进行传送，如图8(a)和8(b)所示，并行的数据信号的瞬变上升时间和瞬变下降时间T1比串行的数据信号的瞬变上升时间和瞬变下降时间T2长4倍。但是，并行数据信号并不局限于以100Mbps的4bit进行并行通信。

在这种连接器插座20中，通过在该连接器插座20中设置物理层基本电路5，由于触头2和物理层基本电路5之间的距离，与物理层基本电路5封装在印刷基板内的现有例子相比较，而缩短，所以不受EMI或者传送特性的影响，即使不像现有例子那样对图形配置给予特别注意也可以，形成数据传送路线的图形配置的设计更加容易。

此外，由于数据信号通过并行通信传送，以串行通信时的4倍的传送路线而传送，所以并行通信时比串行通信时，数据信号的瞬变上升及瞬变下降时间长4倍，高频成分更加缓和，能够减少电磁干扰EMI。

实施方式2

下面使用图9～图13针对本发明的实施方式2的连接器插座进行说明。在图9～图11中省略模制树脂9。而且，具有实质和实施方式1同一功能的部分标以相同的符号，只对和实施方式1不同之处进行说明。

本实施方式的连接器插座20虽然基本上与实施方式1相同，但为数据信号从触头2跨过物理层基本电路5利用传送路线进行串行通信的结构，该传送路线具有近似固定的阻抗特性，而且，上下的触头2的中央位于与基板6的上面近似相同的平面上。

详细而言，接触承受部1b，如图12所示，通过在厚度方向的中央部位设置接地平面12，作成微波传送带的结构，使触头2的阻抗特性近似固定，从而与电缆Y的阻抗特性匹配，该电缆Y设有与本连接器插座20连接的插头X。

设置在基板6上面的图形7中，如图11所示，与触头2之间的利用电线封装的连接部分、和位于与终端电阻10之间的图形7A，无论哪一个都有一定的宽度尺寸。此外，优选终端电阻10和物理层基本电路5之间的图形7具有同样的宽度。如图13所示，该基板6通过在其下面设置接地平面13，从而形成微波传送带的结构，与触头2的阻抗特性一致。

如此一来，自触头2而连接到物理层基本电路5的传送路线，具有近似固定的阻抗特性。而且基板6的接地平面13通过电线焊接等而电气连接于触头2的接地平面12。此外，该电气连接部分是众多中EMI特性良好的。

在这种连接器插座20中，除了具有实施方式1的效果外，数据信号通过利用图形7进行串行通信，该图形7是从触头2连接到物理层基本电路5而具有近似固定阻抗特性的传送路线，能够减少输入输出时的数据信号的反射。

此外，触头2通过与基板6位于近似一个平面上，能够去除对传送特性不利的急剧弯曲部分，进而能够提高传送特性。

实施方式3

下面，利用图14～图17对本发明的实施方式3中的适接器插座进行说明。在图14和图16中省略掉模制树脂9。而且，具有实质和实施方式2同一功能的部分标以相同的符号，只对和实施方式2不同之处进行说明。

本实施方式的连接器插座20虽然基本上与实施方式2相同，但为数据信号通过图形7分别与触头2进行串行通信的结构，上述图形7是跨过触头2与物理层基本电路5之间的长度近似相同的传送路线。而且，如图14所示，设置有两个接触承受部1b和外壳4，在两个接触承受部1b的上下分别设置触头2，而且外壳4延伸，以从外耶屏蔽作为来自插头X的数据信号的传送路线的图形7。

上述连接器插座20是，从触头2连接到物理层基本电路5的图形7，具体来说，与触头2之间的利用电线焊接的连接部分和位于与终端电阻10之间的图形7B，到多个触头2的每一个为近似相同长度的传送路线。而且，位于终端电阻10和物理层基本电路5之间的图形7，也是到多个触头2中的每一个为近似同一长度的传送路线，数据信号优选串行通信。

利用该种情况下的物理层基本电路5，进行串行并行变换、符号化和复合化以及伴随连接器输入输出控制的规定处理，以便在与分别与2个接触承受部1b嵌合的插头X之间进行串行通信的同时，数据信号在与用于通信的连接层电路之间并行通信。

在该种连接器插座20中，除了具有实施方式2的效果外，数据信号通过连接多个触头2的每一个触头2与物理层基本电路5之间的长度近似相同的传送路线而传送，能够减少数据信号间的时滞。

由于设置有2个接触承受部1b，通过配置本传感器插座20，配置作业也比配置多个设置有1个接触承受部1b的连接器插座20更加容易。

由于设置两个接触承受部1b，利用物理层基本电路5，在分别与2个接触承受部1b嵌合的插头X之间串行通信，完成并行串行变换、符号化和复合化以及伴随连接器输入输出控制的固定处理，与设置有2个物理层基本电路5相比，使用一个而能够减小整体的尺寸。

由于利用外壳4从外部屏蔽作为来自插头X的数据信号的传送所用传送路线的图形7，所以可以减少电磁干扰EMI。

实施方式4

利用图18～图20对本发明的实施方式4中的连接器插座进行说明如下：具有实质和实施方式1同一功能的部分标以相同的符号，只对和实施方式1不同之处进行说明。

相对于在实施方式1中，物理层基本电路5设置在与基座1的基板接触部1a接触的基板6上，在本实施方式下，物理层基本电路5设置在成为基座1的MID基板14上。

详细而言，如图18所示，导通电镀图形15设置在MID基板14上，物理层基本电路5封装在这些导通电镀图形15内。在由该MID基板14形成的基座1内，如图20所示，和实施方式1一样，设置有触头保持部1c，该触头保持部1c具有压入保持触头2的触头压入孔1d。

在该种连接器插座20上，除了具有实施方式1的效果外，由于触头2是保持在封装有物理层基本电路5的MID基板14内，除了封装物理层基本电路5的部件即MID基板14之外，可以不另外设置保持触头2的部件，能够减少零部件的数目。

以上虽然说明了本发明的优选实施方式，但是本发明并不局限于这些实施方式，也可以是本发明的意图范围内不同的种种变更。

例如，根据上述各实施方式1～4，无论是哪一个，虽然触头2配置有6个电源用触头2A和接地用触头2B，但是即使配置有4个电源用触头2A和接地用触头2B，也能达到同样的效果。

如上所述，本发明的连接器插座，是数据通信时进行串行并行变换处理等的物理层基本电路设置在连接器插座内的结构。因此，形成数据信号传送路线的图形设计更加容易，特别适用于在数字信号高速传送中所用的连接器装置上使用。

Claims (9)

1.一种连接器插座，其用于数字信号高速传送以减少电磁干扰EMI及改善传送性，它具有：与插头嵌合的嵌合部，和与嵌合部嵌合的插头分别连接的多个触头，所述连接器插座的特征在于：具有进行以下规定处理的物理层基本电路，数据信号通过插头在触头内串行通信的同时，数据信号在与用于通信的连接层电路之间并行通信。

2.如权利要求1所述的连接器插座，其特征在于：所述数据信号利用从所述触头连接到物理层基本电路的具有近似固定的阻抗特性的传送路线进行串行通信。

3.如权利要求1所述的连接器插座，其特征在于：所述数据信号利用在多个所述的触头的每一个所述触头和所述物理层基本电路之间连接的长度基本相同的传送路线进行传送。

4.如权利要求1所述的连接器插座，其特征在于：所述物理层基本电路设置于基板上，而且，所述触头与所述基板近似位于同一平面上。

5.如权利要求1所述的连接器插座，其特征在于：所述嵌合部设置有多个。

6.如权利要求5所述的连接器插座，其特征在于：所述物理层基本电路进行如下所定的处理，在与多个所述嵌合部嵌合的所述插头之间进行串行通信的同时，数据信号在与所述连接层电路之间进行并行通信。

7.如权利要求1所述的连接器插座，其特征在于：设置有从外部屏蔽传送来自所述插头的数据信号的传送路线的屏蔽部件。

8.如权利要求1所述的连接器插座，其特征在于：所述物理层基本电路设置于MID(Molded Interconnection Device)基板上，所述触头保持在所述MID基板上。

9.如权利要求1所述的连接器插座，其特征在于：所述数据信号通过并行通信，利用N倍于串行通信时的传送路线而通信，并行通信时，所述数据信号的瞬变上升和瞬变下降时间也比串行通信时长N倍。

Images