CN1255877C - 一种存储装置及其钝化层形成方法 - Google Patents
一种存储装置及其钝化层形成方法 Download PDFInfo
- Publication number
- CN1255877C CN1255877C CN 02108458 CN02108458A CN1255877C CN 1255877 C CN1255877 C CN 1255877C CN 02108458 CN02108458 CN 02108458 CN 02108458 A CN02108458 A CN 02108458A CN 1255877 C CN1255877 C CN 1255877C
- Authority
- CN
- China
- Prior art keywords
- layer
- storage device
- passivation layer
- silicon oxynitride
- density plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种存储装置，包含：一半导体衬底，上有存储单元；一内联线结构，位于该半导体衬底上，耦合于该存储单元；一钝化层，覆盖于该内联线结构上，包含：一高密度等离子体沉积氧化物层，覆盖于该内联线结构表面；一氮氧化硅层，覆盖于高密度等离子体氧化物层上；一介电层，如磷硅玻璃，覆盖于氮氧化硅层上。其中高密度等离子体沉积氧化物层、氮氧化硅层与介电层形成该存储装置一外部钝化层结构，可以提供良好的数据保持能力效果与氢阻挡能力。
Description
技术领域
本发明涉及一种半导体装置，特别是一种改良的可擦写式存储器装置的钝化层结构，以及其制造方法。
背景技术
在集成电路的制造中，首先会在一半导体衬底上制作出基本的晶体管元件，接着则会在这些元件上形成多重金属内联线层(IMD)以提供各元件间必需的连接。此外，为了避免集成电路遭受外来杂质及机械性伤害，通常会在上述已完成基本集成电路结构的衬底上再加上一层钝化层(passivation)。
对于一般半导体产品而言，钝化层主要在IC封装时的阻挡水气与杂质外并可以避免半导体元件在封装过程中所可能受到的机械或化学损害。另外，对于闪存(flash memory)等半导体存储产品而言，钝化层的主要作用之一，是作为氢阻绝(hydrogen blocking)，隔离氢离子穿入内联线层结构。由于在可擦除只读存储器(Erasable Programmable ROM，EPROM)中，浮置栅极(floating gate)中储存负电荷作为数据储存的信息，因此若氢离子深入金属内联线层中，则可能对其下的半导体元件中的带负电的浮置栅极造成损害，影响存储器元件的数据保持能力(data retention)与持久性(endurance)。
一般现有的保钝化层材料通常采用氮化硅(silicon nitride，SiN)为主，在美国专利第5788767号中提到，一般的钝化层结构通常在多重金属内联线的最上层金属结构上沉积一氧化硅层，续于该氧化硅层上形成一氮化硅层。或者，分别形成两层氮化硅层作为钝化层结构。在钝化层结构中，普遍以等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)形成氮化硅材料作为保钝化层。主要是因为氮化硅材料对于水气，以及碱金属离子的阻隔能力均相当良好，因而普遍被选为钝化层材料的主结构层。
然而当考虑到钝化层对氢离子的阻挡效果时，氮化硅材料并无法实现令人满意的效果。对于闪存产品等而言，氢离子对于氮化硅钝化层的穿透性，往往导致数据保持能力的稳定性受到影响。
发明内容
为了提供半导体产品阻隔能力更佳的钝化层，本发明的一个目的在于提供以氮氧化硅材料为主的一种钝化层，以及具有该钝化层的半导体存储装置及其制造方法。通过该钝化层，可以对钝化层下的半导体存储单元提供更佳的保护效果，避免氢离子造成的退化(hydrogen degradation)。
本发明的再一个目的在于提供以氮氧化硅材料为主的一种钝化层，以及具有该钝化层的半导体存储装置与其制造方法，使该半导体存储装置具有良好的数据保持能力效果与耐用性。
依据本发明的一种存储装置，包含有：一半导体衬底，上有存储单元；一内联线结构，位于该半导体衬底上，耦合于该存储单元；一钝化层，覆盖于该内联线结构表面，包含：一高密度等离子体沉积氧化物层，覆盖于该内联线结构表面；以及一氮氧化硅层(Silicon-Oxy-Nitride，SiOxNy)，覆盖于该高密度等离子体沉积氧化物层上。
其中，上述存储单元可以是掩模式只读存储器(Mask ROM)或闪存(flash ROM)。在上述存储装置中，还可包含一介电层，覆盖在该氮氧化硅层之上。其中，介电层可为磷硅玻璃层(PSG)。
根据本发明，提出一种形成钝化层的方法，适用于具有内联线结构的存储装置，包含：沉积一高密度等离子体沉积氧化物层于该内联线结构上；沉积一氮氧化硅层于该高密度等离子体沉积氧化物层上；以及沉积一介电层于该氮氧化硅层上。
在上述方法中，可以利用高密度等离子体化学气相沉积法(HDPCVD)形成一氧化物层在该内联线结构上作为高密度等离子体沉积氧化物层，较佳厚度为7000至10000。而该氮氧化硅层可利用化学气相沉积法生成，较佳厚度为4000至7000。而该介电层可利用常压气相沉积法(Atmospheric pressure CVD，APCVD)形成一磷硅玻璃层，较佳厚度为8000至10000。
为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图作详细说明如下。
附图说明
图1是在本发明的一实施例中，七种钝化层结构的电荷损失试验结果；
图2A与图2B是本发明的一实施例中，分别含SiN与SiON的钝化层材料的二次离子质谱仪(Secondary Ion Mass Spectrometry，SIMS)试验结果；
图3A至3C图是本发明的一实施例中，形成存储装置的方法流程。
具体实施方式
以下列出了七种钝化层组合的比较试验结果，说明具有本发明的钝化层结构的存储装置的优点。其中，七组钝化层结构均在两层的金属内联线结构的存储器上，形成依序由第一、第二与第三层所组成的钝化层结构。七组钝化层结构详细数据列举如表1。
表1
| 金属层间介电层 | 第一层 | 第二层 | 第三层 | |
| G1 | HBO 3K | HDP 8K | UV-SiN 4K(AMAT) | PSG 9K |
| G2 | HBO 3K | HDP 8K | SAUSG 7K | SiON(NVLS)6K |
| G3 | HBO 3K | HDP 8K | SiON(NVLS)9K | 无 |
| G4 | HBO 3K | HDP 8K | PE-TEOS 4K | SiON(NVLS)9K |
| G5 | HBO 3K | HDP 8K | UV-SiN(NVLS)4K | PSG 9K |
| G6 | HBO 3K | HDP 8K | SiON(NVLS)4K | PSG 9K |
| G7 | TEOS 2K | HDP 8K | UV-SiN(AMAT)4K | PSG 9K |
其中：
HBO：氢阻挡氧化层(hydrogen blocking oxide)；
TEOS：四乙基硅酸盐(tetra-ethyl-ortho-silicate)；
HDP：高密度等离子体氧化物层；
UV-SiN：紫外光可擦写的氮化硅层；
SiON：以化学气相沉积法形成的氮氧化硅层；
AMAT：台湾应用材料公司的化学气相沉积机台；
NVLS：Novellus公司的化学气相沉积机台；
PE-TEOS：以等离子体强化化学气相沉积法形成之TEOS氧化物层；
PSG：以常压气相沉积法形成的磷硅玻璃层；
SAUSG(sub-atmosphere undoped silica glass，次常压未掺杂硅玻璃)：以次压气相沉积法(Sub-atmospheric pressure CVD，SPCVD)形成的未掺杂硅玻璃层。
将表1中的七组钝化层结构的晶片在250℃下烘烤48小时，测试每片晶片上19个位置上的电荷损失量(charge loss)，即烘烤前后的损失量，分别取各组晶片的测量数据的中间值与标准差值。结果分布如图1所示，而详细数据如表2所示。
表2
| G1 | G2 | G3 | G4 | G5 | G6 | G7 | |
| 金属层间介电层 | HBO 3K | TEOS2K | |||||
| 钝化层结构 | HDP8K/UV-SiN 4K(AMAT)/PSG 9K | HDP8K/SAUSG 7K/SiON(NVLS)6K | HDP8K/SiON(NVLS)9K | HDP8K/PE-TEOS4K/SiON(NVLS)9K | HDP8K/UV-SiN 4K(NVLS)/PSG 9K | HDP8K/SiON 4K(NVLS)/PSG 9K | HDP8K/UV-SiN 4K(AMAT)/PSG 9K |
| 中间值 | 0.102 | 0.069 | 0.079 | 0.096 | 0.076 | 0.060 | 0.532 |
| 标准差 | 0.340 | 0.039 | 0.047 | 0.108 | 0.308 | 0.044 | 0.286 |
由表2中可以看出，具有SiON材料的G2、G3、G4、与G6钝化层结构，其电荷损失量小，明显优于现有常用的G1与G7钝化层组合。而电荷损失越少，显示含有SiON材料的钝化层结构对存储器装置中数据保持能力的效果越优异。在表2中，虽然现有含有SiN的钝化层组合G5的中间值接近于含有SiON材料者，然其标准差值过高，显示其均匀性不佳，与含SiON的G2、G3、G4、与G6的低中间值与低标准差相比较，SiON作为钝化层材料的表现显著优于现有的SiN。另外，比较不同设备商的机台所沉积的SiN的G1与G5，其对于钝化层的数据保持能力的效果并无特别的改善。
表2中的试验结果显示，采取SiON材料取代现有的SiN作为存储器装置中金属内联线上的钝化层结构之一时，可以有效减少电荷损失，而增进存储器装置的数据保持能力效果。
图2A和图2B分别是含SiN与SiON钝化层的SIMS分析结果，即将上述G5与G6钝化层结构进行二次离子质谱仪分析所得到的元素深度分布图(Depth Profile)。含有SiN材料的G5钝化层结构的SIMS分析结果如图2A所示，而含有SiON的G6钝化层结构则如图2B所示。
由图2A和图2B中可以看出，以SiON作为钝化层结构的图2B中，氢离子穿透的斜率(II)较SiN作为钝化层结构的图2A中的(I)大，说明以SiON作为钝化层结构时，氢离子的衰变(Hydrogen decay)较快，表示其氢离子穿透量较少，深度也较浅。因此，采用SiON作为钝化层结构时，可以减少氢离子对于最下层的存储单元的影响。
根据上述测试结果，显见SiON作为钝化层时，可以有效增进存储器装置的数据保持能力效果，并减少氢离子的影响。接下来根据图3A至图3C，详细说明根据本发明的一实施例中形成钝化层的方法流程，以及所形成的具有该钝化层的存储装置。
如图3A所示，首先在一具有存储单元的半导体衬底100上形成二层金属内联线结构，包含第一金属层102、第一层间介电层104、金属插塞106、第二金属层108、第二层间介电层110。其中，在较佳实施例中，半导体衬底100上的存储单元可以为掩模式只读存储器、可擦写可程序只读存储器、或者为闪存等等存储单元。
在该内联线结构上，首先沉积一第一介电层于该内联线结构上。在较佳实施例中，可在第二层间介电层110上，以高密度等离子体化学气相沉积法沉积高密度等离子体氧化物层作为第一介电层112，较佳厚度为7000至10000之间，最好是8000。但第一介电层的材料并非以此为限，也可为TEOS、PE-TEOS、SAUSG。
接着如图3B，在该第一介电层112上方沉积一氮氧化硅层114。氮氧化硅层是在SiH4：2455sccm、N2O：1500sccm、RF：470W、压力：1.9mtorr及温度400℃下，以化学气相沉积法生成。较佳者厚度为4000至7000，最好是4000。
由上述第一介电层112与氮氧化硅层114所组成的一内联线结构的外部钝化层(Upper Passivation)，可有效避免下方的内联线结构与半导体衬底中的存储单元受到外界杂质污染，维持良好的数据保持能力效果。
接着如图3C，在较佳实施例中，可再沉积一第二介电层于该氮氧化硅层上。此第二介电层可以利用常压气相沉积法形成一磷硅玻璃层作为第二介电层116，较佳厚度介于8000至10000，最好是9000。利用磷硅玻璃等第二介电层，可以增进钝化层结构表面的光滑度与均匀性，增进针孔试验(Pine Hole Test)时的良率。但第二介电层之材料并非以此为限，也可为SAUSG等材料。
根据上述方法所形成的存储装置包含：一半导体衬底100，其上布有存储单元；一内联线结构(102～110)，位于该半导体衬底100上，耦合于该存储单元；一钝化层结构，包含：第一介电层112，如HDP氧化物层，覆盖于内联线结构的表面；以及氮氧化硅层114，覆盖于该第一介电层112表面。该存储装置更好的实施是，在该氮氧化硅层114上覆盖一第二介电层116，如磷硅玻璃层，形成三层式的钝化层结构。
通过上述本发明的方法，可以得到本发明的具有氮氧化硅的存储装置，除了具有阻挡外界杂质与水气的功能外，在氢阻绝效果与数据保持能力效果上优于现有的氮化硅钝化层，在电性分析与材料分析均具有良好效果。
虽然本发明以较佳实施例揭示如上，但其并非用以限定本发明，本行业内的普通技术人员在不脱离本发明的精神和范围内，可进行各种轻易思及的变化与润饰，因此本发明的保护范围应以权利要求书所界定的范围为准。
Claims (17)
1.一种存储装置，包含：
一半导体衬底，其上布有一存储单元；
一内联线结构，位于该半导体衬底上，耦合于该存储单元；以及
一钝化层，覆盖于该内联线结构，包含：
一高密度等离子体沉积氧化物层，覆盖于该内联线结构表面上；以及
一氮氧化硅层，覆盖于该高密度等离子体沉积氧化物层表面。
2.如权利要求1项所述的存储装置，其中，还包含一介电层，覆盖于该氮氧化硅层之上。
3.如权利要求2项所述的存储装置，其中，所述介电层为一磷硅玻璃层。
4.如权利要求3所述的存储装置，其中，所述磷硅玻璃层厚度为8000至10000。
5.如权利要求2所述的存储装置，其中，所述介电层为次常压未掺杂硅玻璃。
6.如权利要求1所述的存储装置，其中，所述高密度等离子体沉积氧化物层厚度为7000至10000。
7.如权利要求1所述的存储装置，其中，所述氮氧化硅层的厚度为4000至7000。
8.如权利要求1所述的存储装置，其中，所述存储单元是掩模式只读存储器单元。
9.如权利要求1所述的存储装置，其中，所述存储单元是闪存单元。
10.一种形成钝化层的方法，适用于具有一内联线结构的一存储装置。其中，包含：
沉积一高密度等离子体沉积氧化物层于该内联线结构上；
沉积一氮氧化硅层于该高密度等离子体沉积氧化物层上；以及
沉积一介电层于该氮氧化硅层上。
11.如权利要求10所述的形成钝化层的方法，其中，所述高密度等离子体沉积氧化物层厚度介于7000至10000。
12.如权利要求10所述的形成钝化层的方法，其中，所述介电层是以常压气相沉积法形成一磷硅玻璃层。
13.如权利要求12所述的形成钝化层的方法，其中，所述介电层厚度介于8000至10000。
14.如权利要求10所述的形成钝化层的方法，其中，所述氮氧化硅层是以化学气相沉积法生成。
15.如权利要求10所述的形成钝化层的方法，其中，所述氮氧化硅层厚度介于4000至7000。
16.如权利要求10所述的形成钝化层的方法，其中，所述存储装置为闪存。
17.如权利要求10所述的形成钝化层的方法，其中，所述存储装置为掩模式只读存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02108458 CN1255877C (zh) | 2002-04-01 | 2002-04-01 | 一种存储装置及其钝化层形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02108458 CN1255877C (zh) | 2002-04-01 | 2002-04-01 | 一种存储装置及其钝化层形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1449043A CN1449043A (zh) | 2003-10-15 |
| CN1255877C true CN1255877C (zh) | 2006-05-10 |
Family
ID=28680277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02108458 Expired - Lifetime CN1255877C (zh) | 2002-04-01 | 2002-04-01 | 一种存储装置及其钝化层形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1255877C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142260A (ja) * | 2003-11-05 | 2005-06-02 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置 |
| CN102446963A (zh) * | 2010-10-15 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 复合隧穿介质层及其制作方法以及非易失性存储器 |
| CN102427035A (zh) * | 2011-11-29 | 2012-04-25 | 上海宏力半导体制造有限公司 | 内层电介质沉积方法、集成电路制造方法以及集成电路 |
-
2002
- 2002-04-01 CN CN 02108458 patent/CN1255877C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1449043A (zh) | 2003-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| EP0259826B1 (en) | Semiconductor device having silicon oxynitride film with improved moisture resistance | |
| CN100461347C (zh) | 半导体器件及其制造方法 | |
| US5290727A (en) | Method for suppressing charge loss in EEPROMs/EPROMS and instabilities in SRAM load resistors | |
| CN1877841A (zh) | 半导体器件及其制造方法 | |
| US20060292774A1 (en) | Method for preventing metal line bridging in a semiconductor device | |
| US20150187598A1 (en) | High precision capacitor dielectric | |
| US7273781B2 (en) | Method of forming a capacitor in a semiconductor device without wet etchant damage to the capacitor parts | |
| CN1677676A (zh) | 半导体器件 | |
| CN1255877C (zh) | 一种存储装置及其钝化层形成方法 | |
| US20030211746A1 (en) | Dual damascene aperture formation method absent intermediate etch stop layer | |
| CN1167118C (zh) | 用来减少在一集成电路中的向外扩散的方法 | |
| US6967368B2 (en) | Ferro-electric memory device and method of manufacturing the same | |
| US7157360B2 (en) | Memory device and method for forming a passivation layer thereon | |
| KR100796724B1 (ko) | 커패시터 및 이의 제조 방법 | |
| CN1914734A (zh) | 半导体装置及其制造方法 | |
| US6423654B1 (en) | Method of manufacturing a semiconductor device having silicon oxynitride passavation layer | |
| CN1714452A (zh) | 半导体器件及其制造方法 | |
| US20060237802A1 (en) | Method for improving SOG process | |
| US7071506B2 (en) | Device for inhibiting hydrogen damage in ferroelectric capacitor devices | |
| US6849497B2 (en) | Method of fabricating a semiconductor integrated circuit including a capacitor formed on a single insulating substrate layer having lower boron dose in the vicinity of the surface thereof | |
| CN1819156A (zh) | 使用无定形碳制造半导体存储器件的电容器的方法 | |
| US20040206993A1 (en) | Process for fabrication of ferroelectric devices with reduced hydrogen ion damage | |
| CN1268247A (zh) | 半导体器件以及半导体器件的制造方法 | |
| KR100212009B1 (ko) | 반도체 소자의 금속배선 보호막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060510 |
|
| CX01 | Expiry of patent term |