CN1226829C - 高位速率二进制信号接收机 - Google Patents

高位速率二进制信号接收机 Download PDF

Info

Publication number
CN1226829C
CN1226829C CN 02142293 CN02142293A CN1226829C CN 1226829 C CN1226829 C CN 1226829C CN 02142293 CN02142293 CN 02142293 CN 02142293 A CN02142293 A CN 02142293A CN 1226829 C CN1226829 C CN 1226829C
Authority
CN
Grant status
Grant
Patent type
Prior art keywords
high
level
speed
binary
signal
Prior art date
Application number
CN 02142293
Other languages
English (en)
Other versions
CN1407730A (zh )
Inventor
伯特霍尔德·威丁
Original Assignee
阿尔卡塔尔公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; Arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063Setting decision thresholds using feedback techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; Arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction decision circuits providing symbol by symbol detection
    • H04L25/067Dc level restoring means; Bias distortion correction decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability

Abstract

本发明涉及电信领域。公开了一种高位速率二进制信号接收机,包含具有耦合至2∶1多路复用器的三个并行判定器的软判定电路。三个判定器具有不同阈值并产生四个电位状态。2∶1多路复用器将四个不同状态转换为恢复的数据信号和表示判定可靠性的可靠性信号。

Description

高位速率二进制信号接收机

技术领域

本发明涉及电信领域,特别涉及一种高位速率二进制信号接收机。

背景技术

在数据传输中,尤其是在高位速率数据传输中,数据判定是一个重要方面,数据判定即指对于接收到的传输数据的每一位判断其内容是逻辑“1”还是逻辑“0”。这样做的原因是,由于传输路径上受到线性和非线性影响,接收到的信号失真,并且需要恢复为具有陡脉冲上升沿的理想二进制信号。对于光学二进制信号尤其是这样,因为光学二进制信号将在传输路径上进行色散,并需要从光学信号转换为电信号,随后进行电恢复。

数据判定通常由判定器进行,判定器将每个连续位的信号电平与一个阈值进行比较。如果信号电平超过阈值,则此位包含逻辑“1”,否则位包含逻辑“0”。存在的一个问题是阈值附近的数据判定可能存在缺陷。

从欧洲专利EP0 923 204可以获得一种改进型判定器电路,该电路还包含伪差错监视器,能控制判定器的阈值。

从欧洲专利EP0 912 020可以获得另一种判定器电路,该电路包含耦合至多路复用器的三个并行判定器。多路复用器的输出输送至数个延迟元件,延迟元件反馈耦合至多路复用器。此判定器电路的作用是对在接收到的光学信号的不同偏振模式的不同信号成分的传播时延中的差异进行补偿,这种差异是由偏振模式色散造成的。

从欧洲专利EP0 656 700可以获得一种用于四电平光学信号的专用接收机。四电平光学信号在不同的振幅电平包含数据符号,每个数据符号代表两个数据位。经过光/电转换的信号被并行输送至三个判定器,每个判定器具有不同的阈值。三个判定器的输出被输送至多路复用器,多路复用器将四个电位状态转变为包含在其中的两个位。因此判定器和多路复用器的作用是将多电平信号重新转换为二进制信号。转换后的二进制信号的位速率是接收到的光学信号符号速率的两倍。在ECOC1996中也公布了这种接收机和相关方法(请参看B.Wedding等人所著《Multi-Level Dispersion SupportedTransmission at 20Gbit/s over 46km Installed Standard SingleMode Fiber》,发表在ECOC1996会刊中,奥斯陆,MoB.4.4,pp.1.91-1.94)。

在位速率为10Gbit/s甚至40Gbit/s的高位速率传输系统中,增加光学接收机的灵敏度非常重要。对于水下传输系统和在信号路径上具有较少数量再生器的传输系统尤其是这样。

发明内容

因此本发明的目的是提供一种具有增强灵敏度的接收机和判定电路。

本发明目的是通过接收机和软判定电路实现的,软判定电路具有三个耦合至2∶1多路复用器的并行判定器。三个判定器具有不同的阈值,并生成四个电位状态。2∶1多路复用器将四个不同的状态转换为恢复的数据信号和表示判定可靠性的可靠性信号。

在本发明的有益发展中,设置了第四判定电路,其输出信号使用EXOR函数与恢复的数据信号进行比较,以产生伪差错信号,使用此伪差错信号调整阈值和/或判定器的时钟相位。

本发明的其他有益发展限定在从属权利要求中。

本发明的优点是,判定电路可以完全集成为应用于10Gbit/s的数据传输的SiGe芯片。

附图说明

下面将结合附图对本发明的优选实施例进行说明,其中:图1显示了根据本发明的第一判定电路的方框图;图2显示了根据本发明的第二判定电路的方框图;图3显示了可以在图2的判定电路中使用的已知的2∶1多路复用器。

具体实施方式

图1说明了根据本发明的软判定电路的原理。数据输入DI连接至三个并行判定器D1、D2、D3。判定器的输出连接至2∶1多路复用器M。多路复用器M的一个输出是用于恢复的数据信号的数据输出D0,另一个输出是用于可靠性信号的输出DR。数据输入DI还耦合至时钟恢复电路CLK,时钟恢复电路从接收的信号获得恢复的时钟信号,并把恢复的时钟信号提供给判定器D1-D3。判定器可以仅仅是D触发器或者任何其他类型的定时信号振幅比较器。

三个判定器中的每个判定器具有不同的阈值,用于在每个时钟周期与接收信号的信号电平进行比较。第二判定器D2的阈值低于第一判定器D1的阈值,但高于第三判定器D3的阈值,因此能产生四个电位状态:(1)低于D3的阈值(000);(2)低于D2的阈值但高于D3的阈值(001);(3)低于D1的阈值但高于D2的阈值(011);或者(4)高于D1的阈值(111)2∶1多路复用器将这四个电位状态解码为下面相应的两位表示法:(1)000=01;(2)001=00;(3)011=10;或者(4)111=11最高有效位代表恢复的数据信号D0,而最低有效位代表可靠性信号DR。

图2说明了本发明的第二实施例的电路方框图。相同元件使用与图1相同的标号表示。

2∶1多路复用器M具有两个数据输入D1in和D2in、时钟输入C1in,以及数据输出Dout。判定器D1的输出耦合至D1in,判定器D3的输出耦合至D2in,判定器D2的输出耦合至C1in。Dout表示可靠性信号DR,D2的输出为数据输出D0。

图3说明了非常适于在图2所示的判定器电路中使用的多路复用器。这种多路复用器电路可以从J.Hauenschild等人在1991年5月第23期《Electronics Letters》vol.27,No.11,pp.978-979上发表的《Demonstration of Retiming Capability of SiliconBipolar Time-Division Multiplexer Operating to 24Gbit/s》一文中获得,此论文在此已经被引作参考文献。这种多路复用器具有的优势是,它可以完全集成在SiGe双极型芯片中,用于20Gbit或以上的高位速率传输中。但是,本发明并不限于使用这种特定多路复用器,也可以使用本技术领域中已知的其他2∶1多路复用器。

但是,多路复用器M由对三个判定器D1-D3的输出信号的逻辑操作所限定,并因而可以由EXOR等逻辑电路组成,EXOR将三个判定器的输出信号进行逻辑组合,在某种程度上获得与上述相同的逻辑操作。

可靠性信号DR是一个用来对判定电路的判定可靠性进行判断的装置。可以使用某些逻辑电路进行估计,例如用计数器或可编程处理器(未示出),确定传输路径上是否发生线路故障或者设备故障。如果可靠性信号DR的值为“1”,则判定可靠性为高,如果可靠性信号DR的值为“0”,则判定可靠性为低。将在限定时间间隔内出现的“0”的数量计算出来,如果这个数量超过预先确定的阈值,则将产生“信号丢失”或者AIS等警报。当每次的时间间隔过去之后,计数器复位并重新开始计数。可靠性信号中偶然出现的“0”可以忽略不计。

DR中“0”的计数值最好与性能监视数据进行比较,性能监视数据由在接收机后继部分的信号处理过程中所进行的差错检验来计算。这种性能监视数据表示在信号中检测到的校验和差错,并且如果这些差错与判定过程的低可靠性相关,这表示在传输路径上前面的设备出现故障。

图2还说明了本发明的另外的有益发展。这种改进装置由伪差错监视器组成,伪差错监视器用于对判定器D1-D3的阈值或者为判定器提供时钟信号的时钟相位进行调整,或者对二者都进行调整。例如从欧洲专利EP0923204可以获得伪差错监视器,此处将该专利列为参考文献。

对于伪差错发生,第四判定器PED耦合至数据输入DI。第四判定器的阈值最好或者处于判定器D2与D1的阈值之间,或者处于判定器D2与D3的阈值之间。还为判定器PED提供了恢复的时钟信号。判定器PED的输出输送至逻辑EXOR门C的第一输入。EXOR门C的第二输入耦合至数据输出DO。EXOR门C的输出表示伪差错信号,此伪差错信号是根据预先确定的规则通过例如可编程处理器(未示出)这样的逻辑电路进行估计。这种规则可以以信号和传输性质为基础确定,或者可以依靠经验确定。但是,对伪差错的估计用于对四个判定器D1-D3、PED中的某几个或全部的阈值进行调整,或者对提供给四个判定器D1-D3、PED的时钟信号中的某几个或全部的相位进行调整,或者对二者都进行调整。使用传统的移相器PS1-4可以实现相位调整。

对阈值和相位的调整可以根据速率和可靠性使检测得到改进。因而规则可以在训练相位中确定,以使检测质量最优化。对于这种训练相位特别适合的逻辑电路是神经元网络型逻辑处理器。

此判定电路是高位速率二进制信号接收机的一部分。从现有技术可以知道,接收机还可以在判定电路上添加其他元件,例如光/电转换器、线路终端和信号估计设备等。

Claims (8)

1.一种高位速率二进制信号接收机,所述接收机包括并行耦合至数据输入的三个判定器,每个判定器具有不同的阈值,用于判断接收信号是否大于各自的阈值,并包括耦合至所述三个判定器的2∶1多路复用器,用于从所述判定器的输出信号产生二进制输出信号和可靠性信号。
2.根据权利要求1所述的接收机,还包括耦合至数据输入的时钟发生器,用于从所述输入信号产生恢复的时钟信号,所述恢复的时钟信号输送至所述判定器的时钟输入。
3.根据权利要求1所述的接收机,还包括伪差错监视器,用于对一个或多个判定器阈值进行调整。
4.根据权利要求3所述的接收机,其中伪差错监视器包括输入至EXOR门的第四判定器,所述二进制输出信号也提供至所述EXOR门,用于产生伪差错,使用逻辑电路对所述伪差错进行估计,以调整所述阈值。
5.根据权利要求2所述的接收机,还包括伪差错监视器,用于对一个或多个判定器的时钟输入的时钟相位进行调整。
6.根据权利要求5所述的接收机,其中伪差错监视器包括输入至EXOR门的第四判定器,所述二进制输出信号也提供至所述EXOR门,用于产生伪差错,使用逻辑电路对所述伪差错进行估计,以调整所述时钟相位。
7.一种高位速率二进制信号判定器电路,所述判定器电路包括:-并行耦合至数据输入的三个判定器,每个判定器具有不同的阈值,用于判断接收信号是否大于各自的阈值;和-耦合至所述三个判定器的2∶1多路复用器,用于从所述判定器的输出信号产生二进制输出信号和可靠性信号。
8.一种恢复高位速率二进制信号的方法,包括以下步骤:-将接收信号与三个不同阈值进行比较,从而获得四个可能的状态;-将四个可能状态解码为两位信号,最高有效位代表恢复的信号,最低有效位为可靠性信号。
CN 02142293 2001-09-10 2002-08-28 高位速率二进制信号接收机 CN1226829C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP20010440292 EP1292078B1 (en) 2001-09-10 2001-09-10 Receiver with three decision circuits

Publications (2)

Publication Number Publication Date
CN1407730A true CN1407730A (zh) 2003-04-02
CN1226829C true CN1226829C (zh) 2005-11-09

Family

ID=8183298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02142293 CN1226829C (zh) 2001-09-10 2002-08-28 高位速率二进制信号接收机

Country Status (4)

Country Link
US (1) US7466765B2 (zh)
EP (1) EP1292078B1 (zh)
CN (1) CN1226829C (zh)
DE (2) DE60131164D1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1389859A1 (en) * 2002-08-15 2004-02-18 Agere Systems Inc. Soft quantisation for optical transmission
US7155134B2 (en) 2002-03-22 2006-12-26 Agere Systems Inc. Pulse amplitude modulated transmission scheme for optical channels with soft decision decoding
US7643576B2 (en) * 2004-05-18 2010-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods
US7424382B2 (en) 2004-11-23 2008-09-09 Agilent Technologies, Inc. Characterizing eye diagrams
EP1892877B1 (en) * 2006-08-25 2008-12-03 Alcatel Lucent Digital signal receiver with Q-monitor
US8417115B2 (en) * 2009-07-09 2013-04-09 Finisar Corporation Quantifying link quality in an optoelectronic module
US8862944B2 (en) * 2010-06-24 2014-10-14 International Business Machines Corporation Isolation of faulty links in a transmission medium
US8566682B2 (en) 2010-06-24 2013-10-22 International Business Machines Corporation Failing bus lane detection using syndrome analysis

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404674A (en) * 1981-07-10 1983-09-13 Communications Satellite Corporation Method and apparatus for weighted majority decoding of FEC codes using soft detection
US5191462A (en) * 1990-05-11 1993-03-02 At&T Bell Laboratories Fiber optic transmission distortion compensation
US5319649A (en) * 1991-12-27 1994-06-07 Comstream Corporation Transmission systems and decoders therefor
JP2992342B2 (ja) * 1992-05-29 1999-12-20 モトローラ・インコーポレーテッド 可変長メッセージキャリーオンを有するデータ通信受信機
DE4341408A1 (de) 1993-12-04 1995-06-08 Sel Alcatel Ag Optisches System zur Übertragung eines Mehrstufensignals
JP3108364B2 (ja) * 1996-04-22 2000-11-13 三洋電機株式会社 データ復調装置
JPH1075274A (ja) * 1996-08-29 1998-03-17 Mitsubishi Electric Corp 軟判定復号器
JP3360553B2 (ja) * 1996-11-29 2002-12-24 株式会社日立製作所 情報記録再生装置
EP0912020A3 (de) 1997-10-25 2002-07-03 Alcatel Alsthom Compagnie Generale d'Electricité Entscheidungsverfahren mit adaptiven Schwellwerten
EP0923204B1 (de) * 1997-12-11 2005-02-23 Alcatel Alsthom Compagnie Generale D'electricite Optischer Empfänger für den empfang von digital übertragenen Daten
JP3221401B2 (ja) * 1998-06-15 2001-10-22 日本電気株式会社 光信号監視方法及び装置

Also Published As

Publication number Publication date Type
EP1292078B1 (en) 2007-10-31 grant
US7466765B2 (en) 2008-12-16 grant
DE60131164D1 (de) 2007-12-13 grant
US20030048859A1 (en) 2003-03-13 application
EP1292078A1 (en) 2003-03-12 application
DE60131164T2 (de) 2008-08-14 grant
CN1407730A (zh) 2003-04-02 application

Similar Documents

Publication Publication Date Title
US5946355A (en) Serial-digital receiver
US5903605A (en) Jitter detection method and apparatus
US4606052A (en) Method for detection of line activity for Manchester-encoded signals
US6188737B1 (en) Method and apparatus for regenerating data
US5412698A (en) Adaptive data separator
US5619541A (en) Delay line separator for data bus
US6710726B2 (en) Serializer-deserializer circuit having increased margins for setup and hold time
US7259606B2 (en) Data sampling clock edge placement training for high speed GPU-memory interface
US20030016091A1 (en) Equalization of a transmission line signal using a variable offset comparator
US6906555B2 (en) Prevention of metastability in bistable circuits
US5940448A (en) Universal serial bus receiver having input signal skew compensation
US8051340B2 (en) System and method for balancing delay of signal communication paths through well voltage adjustment
US6553445B1 (en) Method and apparatus for reducing noise associated with switched outputs
US6385236B1 (en) Method and Circuit for testing devices with serial data links
US6539051B1 (en) Parallel framer and transport protocol with distributed framing and continuous data
US6195397B1 (en) Signal transmission and reception device for new wiring system
US20050141661A1 (en) Lane to lane deskewing via non-data symbol processing for a serial point to point link
US7054401B2 (en) Parallel signal transmission device
US7099278B2 (en) Line loop back for very high speed application
US5726991A (en) Integral bit error rate test system for serial data communication links
US20080107165A1 (en) Method and apparatus for layer 1 / layer 2 convergence declaration for an adaptive equalizer
US7218670B1 (en) Method of measuring the performance of a transceiver in a programmable logic device
US20040047408A1 (en) Data link analyzer
US6611219B1 (en) Oversampling data recovery apparatus and method
US9363114B2 (en) Clock-embedded vector signaling codes

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C14 Granted