CN1214529C - 具有至少两个时钟系统的集成电路 - Google Patents
具有至少两个时钟系统的集成电路 Download PDFInfo
- Publication number
- CN1214529C CN1214529C CNB008130051A CN00813005A CN1214529C CN 1214529 C CN1214529 C CN 1214529C CN B008130051 A CNB008130051 A CN B008130051A CN 00813005 A CN00813005 A CN 00813005A CN 1214529 C CN1214529 C CN 1214529C
- Authority
- CN
- China
- Prior art keywords
- clock
- network
- trees
- input
- clock trees
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
集成电路具有至少两个时钟系统,其中相应的时钟从一个时钟输入端(TE1,TE2)通过时钟树形网络(CT1,CT2,CT3)可被传送到各个电路单元或电路块(FFi)。其中对于每个时钟树形网络(CT1,CT2,CT3)配置一个受控开关(MU1,MU2,MU3),借助它们在选择的工作状态中使一个公共时钟可被传送给所有时钟树形网络,其中至少一个第一时钟树形网络(CT1,CT2)的前面连接有一个PLL单元及为了形成相位调节环(PLL)该时钟树形网络的一个输出端与PLL单元的一个输入端相连接,及在选择的工作状态中这些开关被这样地控制,即公共时钟仅被传送给最后的时钟树形网络(CT3)及该时钟树形网络的输出端与至少第一时钟树形网络(CT1,CT2)的PLL单元的另一输入端相连接。
Description
技术领域
本发明涉及一种集成电路,它具有:至少两个时钟系统,其中相应的时钟从一个时钟输入端通过时钟树形网络可被传送到各个电路单元或电路块;及至少一个受控开关,借助该开关对于所选择的工作状态可使一个公共的时钟置于所有时钟树形网络上;其中至少在一个第一时钟树形网络前连接一个PLL单元,及为了形成相位调节环该时钟树形网络的一个输出端与PLL单元的一个输入端相连接。
背景技术
用于数字应用领域的集成电路包含所谓的时钟树形网络(“时钟树”)。这里它涉及用于将输入时钟继续传送给各个电路单元-通常是触发器-的树形结构。该时钟树形网络的构型与子系统-例如一个ASICs-的触发器数目及所使用的布局相关。视它的级数及结构而定,在一个ASICs中的时钟树形网络具有譬如2000,20 000,40 000等个触发器。
图1表示根据现有技术的一个ASIC结构,它具有用于两个时钟树形网络CT1,CT2的两个时钟输入端TE1,TE2。第一时钟CK1从时钟输入端TE1经过一个输入缓冲器EB1、一个延时单元DL1及一个PLL单元PL1输入到第一时钟树形网络CT1。必要时该时钟可通过各个级中的其它缓冲器输入到相应的寄存器级或触发器。对于时钟树形网络CT1在其终端代表性地表示出一个触发器FF1x,对于时钟树形网络CT2在其终端代表性地表示出一个触发器FF2x。第二时钟CK2从时钟输入端TE2经过一个输入缓冲器EB2及一个受控开关MU2输入到第二时钟树形网络CT2,其中在开关MU2的另一输入端上还输入第一时钟CK1。
对于一定的应用、尤其是所谓的“内设自检测”(=BIST),在一个ASIC中多于一个时钟系统的情况下,时钟系统被转换成仅一个时钟系统。但在此情况下出现了一个问题,即从ASIC的一个时钟输入端到子时钟系统的各触发器时钟输入端的传输时间是不同的,因为时钟树形网络本身具有差别。对此问题根据现有技术是通过使用延时单元来解决的,这里在图1中用单元DL1来表示该延时单元。通过这种延时定单元使较快的时钟树形网络路径-图1中时钟树形网络CT1-适配于最慢的路径。该解决方案的缺点是,内部延时单元一方面具有容差及工艺偏差,及另一方面,当电路在常规工作中需要相关时钟树形网络短传输时间时必需在旁路的意义上可被关断。
发明内容
本发明的任务在于提供一种集成电路,其中对于一定的工作状态可将一个公共时钟置于所有时钟树形网络上,以使得上述传输时间等问题不会出现。
该任务将通过开始部分所述类型的集成电路来解决,根据本发明,其中对于每个时钟树形网络配置一个受控开关,及在选择的工作状态中这些开关被这样地控制,即公共时钟仅被传送给最后的时钟树形网络及该时钟树形网络的输出端与至少第一时钟树形网络的开关的另一输入端相连接。
因为对于一个ASIC的常规工作为了补偿时钟树形网络的传输时间在多数情况下设有一个PLL单元,由于通常总是存在该单元,我们仅需要对第一时钟树形网络或对另外的时钟树形网络设置一个或多个受控开关(多路器)。在此情况下可用简单方式达到传输时间的适配,及可消除制造工艺的偏差。
本发明另一有利的变型是,在至少第一时钟树形网络的输出端及PLL单元的一个输入端之间连接有一个延时单元,它的延时相应于一个受控开关的延时。由此在受控开关中出现的延时在相位调节环需要时被得到补偿。如果该延时单元是与一个受控开关相对应的不受控的开关时,相应的实施可特别简单的构成。
附图说明
以下将参照附图来详细描述本发明及其另外的优点。附图为:
·图1是根据现有技术的一个集成电路,
·图2是根据本发明的第一实施形式的具有两个时钟树形网络的集成电路,及
图3是具有三个时钟树形网络的另一实施形式。
具体实施方式
图2被视为一个ASIC的概要框图,如图1中对于现有技术较详细但仍是概要表示的那样,而这里加入了根据本发明的特征。
ASIC具有两个时钟树形网络CT1,CT2,两个时钟输入端TE1,TE2,在常规工作中第一时钟CK1及第二时钟CK2通过这些时钟输入端及通过第一或第二受控开关MU1及MU2被传送到第一或第二时钟树形网络CT1,CT2。在常规工作中每个开关的第一输入端“A”被开通。此外一个导线从时钟输入端TE1连接到第二受控开关MU2的第二输入端“B”。
第一开关MU1的输出端不是直接连接到第一时钟树形网络CT1,而是经过一个PLL单元PL1与其连接。这里时钟被输入单元PL1的参考输入端REF,而它的第二输入端FBE通过一个延时单元DEL与时钟树形网络TE1的输出端相连接。并非绝对需要的该延时单元DEL的任务是补偿在受控开关MU1中出现的时钟延时。因此延时单元DEL的延迟时间应相应于开关MU1的延时,正是由于这个原因在实际中使用与开关MU1相同类型的一个“静止”即不受控制的开关作为延时单元DEL。
如从图2中还可看到的,ASIC的最后一个时钟树形网络的输出端,即这里自然是第二时钟树形网络CT2的输出端被连接到第一受控开关MU1的第二输入端“B”,这在常规工作中不起任何作用。但对于譬如自测试(“BIST”),这两个开关MU1,MU2被转换到各个输入端“B”,于是仅将第一时钟CK1作为公共时钟有效地输入ASIC,并且通过第二开关MU2及第二时钟树形网络CT2输入到第一受控开关MU1的输入端“B”。时钟从那里到达PLL单元PL1的参考输入端REF。因此通过整个第二时钟树形网络CT2传送的时钟仅用作相位调节环PL1-CT1-DEL的参考时钟。
在根据图3的变型中设有三个时钟树形网络CT1,CT2,CT3,在常规工作中它们从时钟输入端TE1,TE2,TE3各得到三个时钟CK1,CK2,CK3中的一个。如根据图2那样,时钟通过受控开关MU1,MU2,MU3并-对于头两个时钟树形网络CT1,CT2-通过一个PLL单元PL1或PL2传送。在此情况下头两个时钟树形网络CT1,CT2的输出时钟各经过一个延时单元DEL输入到PLL单元PL1,PL2的反馈输入端FBE。
图2中所示的本发明构思被进一步扩展,在专门的工作状态、如“BIST”工作状态中通过三个开关MU1,MU2,MU3的转换仍仅使用第一时钟CK1。在此情况下它通过第三时钟树形网络CT3作为参考时钟输入到PLL单元PL1,PL2的参考输入端REF,以使得这时所有三个时钟树形网络CT1,CT2,CT3以所需方式被共同时钟控制。
显然,本发明可类似地使用在n个时钟系统中,其中仅需要(n-1)个PLL单元。在任何情况下可保证传输时间的动态适配及可补偿制造工艺的偏差。
Claims (3)
1.一种集成电路,具有:至少两个时钟系统,其中相应的时钟从一个时钟输入端(TE1,TE2)通过时钟树形网络(CT1,CT2,CT3)可被传送到各个电路单元或电路块(FFi);及至少一个受控开关(MU1,MU2,MU3),借助该开关对于所选择的工作状态可使一个公共的时钟置于所有时钟树形网络上;其中至少在一个第一时钟树形网络(CT1,CT2)前连接一个PLL单元,及为了形成相位调节环(PLL)该时钟树形网络的一个输出端与PLL单元(PL1)的一个输入端相连接,其特征在于:
对于每个时钟树形网络(CT1,CT2,CT3)配置一个受控开关(MU1,MU2,MU3),及在选择的工作状态中这些开关被这样地控制,即公共时钟仅被传送给最后的时钟树形网络(CT3)及该时钟树形网络的输出端与至少第一时钟树形网络(CT1,CT2)的开关的另一输入端相连接。
2.根据权利要求1所述的电路,其特征在于:在至少第一时钟树形网络(CT1,CT2)的输出端及PLL单元的一个输入端之间连接有一个延时单元(DEL),它的延时相应于一个受控开关(MU1)的延时。
3.根据权利要求2所述的电路,其特征在于:该延时单元是一个与受控开关(MU1,MU2)相对应的不受控的开关(DEL)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19945421.3 | 1999-09-22 | ||
DE19945421 | 1999-09-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1402907A CN1402907A (zh) | 2003-03-12 |
CN1214529C true CN1214529C (zh) | 2005-08-10 |
Family
ID=7922910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB008130051A Expired - Fee Related CN1214529C (zh) | 1999-09-22 | 2000-09-19 | 具有至少两个时钟系统的集成电路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6639442B1 (zh) |
EP (1) | EP1214788B1 (zh) |
CN (1) | CN1214529C (zh) |
DE (1) | DE50001580D1 (zh) |
ES (1) | ES2194780T3 (zh) |
WO (1) | WO2001022588A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW578388B (en) * | 2002-12-19 | 2004-03-01 | Prolific Technology Inc | Clock generating circuit and method thereof |
US6847241B1 (en) * | 2003-07-25 | 2005-01-25 | Xilinx, Inc. | Delay lock loop using shift register with token bit to select adjacent clock signals |
FR2866435B1 (fr) * | 2004-02-13 | 2008-04-04 | Inst Nat Polytech Grenoble | Procede d'elaboration automatique de fichiers de description hdl de systeme electronique digital integre et systeme digital elecronique integre obtenu |
DE102004062210B3 (de) * | 2004-12-23 | 2006-05-24 | Texas Instruments Deutschland Gmbh | Dualmodultaktversorgung für CAN-Kommunikationsmodul |
JP4641215B2 (ja) * | 2005-05-20 | 2011-03-02 | 株式会社日立製作所 | 負荷駆動回路、集積回路、及びプラズマディスプレイ |
US7486130B2 (en) * | 2005-12-14 | 2009-02-03 | Ember Corporation | Clock skew compensation |
CN101216722B (zh) * | 2008-01-08 | 2010-08-11 | 北京中星微电子有限公司 | 一种时钟管理方法及装置 |
US8526559B2 (en) * | 2008-05-30 | 2013-09-03 | Mediatek Inc. | Communication systems and clock generation circuits thereof with reference source switching |
CN103033739A (zh) * | 2012-12-20 | 2013-04-10 | 天津联芯科技有限公司 | 可程控的纳米级别集成电路内置自检控制器 |
CN103677077A (zh) * | 2013-12-18 | 2014-03-26 | 西安智多晶微电子有限公司 | 强化时钟管理的复杂可编程逻辑器件 |
CN104615192B (zh) * | 2015-01-23 | 2017-08-11 | 西安智多晶微电子有限公司 | 一种强化异步时钟管理的复杂可编程逻辑器件 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63238714A (ja) * | 1986-11-26 | 1988-10-04 | Hitachi Ltd | クロック供給システム |
US5329188A (en) | 1991-12-09 | 1994-07-12 | Cray Research, Inc. | Clock pulse measuring and deskewing system and process |
JP2771464B2 (ja) | 1994-09-29 | 1998-07-02 | 日本電気アイシーマイコンシステム株式会社 | ディジタルpll回路 |
US5517147A (en) * | 1994-11-17 | 1996-05-14 | Unisys Corporation | Multiple-phase clock signal generator for integrated circuits, comprising PLL, counter, and logic circuits |
US5578945A (en) * | 1994-11-30 | 1996-11-26 | Unisys Corporation | Methods and apparatus for providing a negative delay on an IC chip |
US6100734A (en) * | 1994-11-30 | 2000-08-08 | Unisys Corporation | IC chip using a phase-locked loop for providing signals having different timing edges |
US5870445A (en) * | 1995-12-27 | 1999-02-09 | Raytheon Company | Frequency independent clock synchronizer |
US5944834A (en) | 1997-09-26 | 1999-08-31 | International Business Machines Corporation | Timing analysis method for PLLS |
US6114877A (en) * | 1998-06-03 | 2000-09-05 | Agilent Technologies, Inc. | Timing circuit utilizing a clock tree as a delay device |
-
2000
- 2000-09-19 DE DE50001580T patent/DE50001580D1/de not_active Expired - Fee Related
- 2000-09-19 ES ES00967591T patent/ES2194780T3/es not_active Expired - Lifetime
- 2000-09-19 CN CNB008130051A patent/CN1214529C/zh not_active Expired - Fee Related
- 2000-09-19 EP EP00967591A patent/EP1214788B1/de not_active Expired - Lifetime
- 2000-09-19 WO PCT/DE2000/003258 patent/WO2001022588A1/de active IP Right Grant
- 2000-09-19 US US10/088,740 patent/US6639442B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2001022588A1 (de) | 2001-03-29 |
ES2194780T3 (es) | 2003-12-01 |
CN1402907A (zh) | 2003-03-12 |
EP1214788A1 (de) | 2002-06-19 |
US6639442B1 (en) | 2003-10-28 |
EP1214788B1 (de) | 2003-03-26 |
DE50001580D1 (de) | 2003-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1214529C (zh) | 具有至少两个时钟系统的集成电路 | |
US9548858B1 (en) | Skew management for PAM communication systems | |
US5822386A (en) | Phase recovery circuit for high speed and high density applications | |
JP2000516054A (ja) | 直列―並列及び並列―直列コンバーター | |
CN1661936A (zh) | 实现多级通信设备备份的装置及其主备倒换的方法 | |
US6618358B2 (en) | Method and apparatus for switching a clock source from among multiple T1/E1 lines with user defined priority | |
US5526156A (en) | Device for the phase realignment of ATM cells optical ATM nodes | |
AU645301B2 (en) | Clock signal multiplexer circuit | |
JPH08265349A (ja) | ディジタル情報処理装置 | |
US6463069B1 (en) | Arrangement and method relating to a telecommunications system handling redundant signals | |
CN1573642A (zh) | 在收到控制信号后可编程时钟管理部件的重新配置 | |
US6826243B1 (en) | Circuit arrangement for the processing of binary signals | |
US5377181A (en) | Signal switching system | |
US6269414B1 (en) | Data rate doubler for electrical backplane | |
MXPA02004269A (es) | Sistemas y metodos para diferir circuitos en ciclos de fase asegurada. | |
US6990159B1 (en) | Circuit for generating clock pulses in a communications system | |
US6531910B1 (en) | Symmetric multiplexer | |
CN101207491B (zh) | 用于以太网系统的带宽自适应切换装置和方法 | |
US5022074A (en) | Digital echo suppressor | |
US5008802A (en) | Dynamic input method and apparatus for programmable controller | |
CN101207489A (zh) | 以太网交换系统 | |
JPH0360231A (ja) | 伝送路の遅延補償方法およびその装置 | |
CA2249250A1 (en) | System and method for compensating for delays of a signal in a component of a synchronous system | |
SU1388882A1 (ru) | Устройство дл сопр жени | |
CN2355501Y (zh) | 光纤接入网中的光分支器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |