CN1208961A - 多层安装衬底上的表面安装式半导体封装 - Google Patents

多层安装衬底上的表面安装式半导体封装 Download PDF

Info

Publication number
CN1208961A
CN1208961A CN98118739A CN98118739A CN1208961A CN 1208961 A CN1208961 A CN 1208961A CN 98118739 A CN98118739 A CN 98118739A CN 98118739 A CN98118739 A CN 98118739A CN 1208961 A CN1208961 A CN 1208961A
Authority
CN
China
Prior art keywords
layer
semiconductor packages
zone
conductive welding
welding disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98118739A
Other languages
English (en)
Inventor
今井靖之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1208961A publication Critical patent/CN1208961A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种具有一个半导体芯片和一个能被安装到多层安装衬底上的安装表面,该安装表面至少有一个高度变换区域,在高度上向半导体封装的一个互连导出边下降,安装衬底的至少一部分互连通过半导体封装的互连导出边从多层安装衬底的一个安装区域向一个外部区域延伸,且其中高度变换区域有多个导电焊盘与多层至少一部分互连相连以使至少一部分多层互连在分别保持各自的高度的情况下从安装区域导出至外部区域。

Description

多层安装衬底上的表面安装式半导体封装
本发明涉及一种半导体装置，特别是一种被设置在一多层安装衬底上的表面安装式半导体封装。
我们知道，呈球网格序列或芯片状的封装的所谓表面安装式半导体封装是一种典型的封装形式。图1A为一常规表面安装式半导体封装的透视图，该封装具有一在其上焊球或球形凸起被设置成网格阵形式的平整安装面。图1B是具有一在其上焊球或球形凸起被设置成网格阵形式的平整安装面的常规表面安装式半导体封装的平面图。图1C是图1B中的具有一在其上焊球或球形凸起被设置成网格阵的平面安装面的常规表面安装式半导体封装在A-A方向上的正剖视图。图2A是具有一在其上设置导电焊盘和通孔且互连从导电焊盘处延伸出来的具有安装平面的常规表面安装式多层安装衬底局部放大平面图。图2B为图2A中的常规表面安装式多层安装衬底的多层结构的正剖视图。
一常规表面安装式半导体封装1具有一在其上设置有一行列阵焊球或焊凸起20的平整安装面。常规的表面安装式半导体封装1被设置在一表面安装式多层安装衬底47之上，该衬底的平整安装面上，在常规表面安装式的半导体装置1的安装面上的焊球20的对应位置处呈行列阵方式设置有导电焊盘44，从而使焊球20与导电焊盘44接触，表面安装式多层安装衬底47的安装面上还设有从导电焊盘44处延伸出来的互连41和通孔46。表面安装式多层安装衬底47具有一三层结构，例如，可以是第一层51具有一平整安装面，第二层52铺在第一层51下面，而第三层53又铺在第二层52下面的薄层结构。每个通孔46都从第一层穿透到第三层。每个通孔46的内壁都覆盖有一层导电薄膜(图中未示)。互连41是一种多层互连结构，其中互连41在第一层51的平整安装面和第三层53的平整底面上以及在第一与第二51、52之间的第一界面和第二与第三层52、53之间的第二界面上延伸。
上述互连41延伸到其上设置有表面安装式半导体封装1的半导体装置面积之外，由此出现在表面安装式半导体封装1的端子处的信号被传输通过焊球11和导电焊盘44并在互连41上被进一步传输至位于表面安装式多层安装衬底47的安装表面之外的外部区。
最外互连41连接有通过焊球11被连接到表面安装式半导体封装1最外部端子上的最外层导电焊盘44，其中最外层端子邻接于方形的表面安装式半导体装置1的各个侧面设置。最外层互连41易于导出表面安装式多层安装衬底47的安装领域。
同时，第二、第三外层互连41和存留的其它内层互连41分别接第二、第三外层导电焊盘44和其它内层导电焊盘44。第二、第三外层导电焊盘44和其它内层导电焊盘44又通过焊球11连接到表面安装式半导体装置1的第二和第三层端子及其它内层端子上，其中，最外层端子邻接于方形的表面安装式半导体封装1的各个侧面设置。第二、第三外层互连41和存留的其它内层互连41不易导出表面安装式多层安装衬底47的安装领域之外，但可以选择以下任何一种可行方式或二者结合。
第一种可行方式是使第二和第三外层互连41和存留的内层互连41通过相邻接的两个最外部导电焊盘之间出到位于其上设置有表面安装式半导体封装1的安装领域之外的外部区域。
第二种方式是使用如图2A和2B中所示的表面安装式多层安装衬底47，从而使作为顶部层互连的延伸过第一层51的安装面和第二和第三外层互连41和存留的内层互连41可被通过通孔46的内壁上的导电膜导至第一和第二层51、52之间的第二顶部层互连或导至第二和第二层52、53之间的第三顶部层互连处，否则就被导致第三层53的底面上的较底层互连处。
由于对于半导体封装尺寸减小的需求在增加，就需要将按行列阵方式设置在表面安装式半导体封装的安装表面的两个相邻焊球间的距离变窄。同时还需要将一个球距变窄或将相邻的两上对应于表面安装式半导体封装上的焊球设置的导电焊盘的间距变窄。将球距或相邻两电头间距的变窄使可在相邻两导电焊盘之间延伸通过的互连的数量和宽度受到限制。
如果顶部层互连连接通孔内壁的导电膜以使顶部层互连至第二、第三或底部层互连，则因为通孔的数量是有限的，可被穿过通孔导至第二、第三或底部层互连的顶部层互连的数量也要受到限制。也就是说，其它不穿过通孔的互连就需要避开通孔导出。还有，第二、第三或存留的底部层互连也需要避开通孔导出。
另外，因为要保留一个可允许互连导出到位于表面安装式安装衬底的安装领域之外的外部区域的最小必需间隙，所以上述常规表面安装式半导体封装的尺寸减小是困难的。球距或相邻两个导电焊盘间距的较大量的缩窄会使互连难以在相邻两个导电焊盘之间穿过到达位于表面安装式安装衬底的安装领域之外的外部区域。为了增加可使第二、第三顶部层或存留的较低层互连避开通孔导出，当然减少通孔的数量是有效的。为了实现通孔数量上的减少，还需要减少表面安装式半导体封装的内部端子的数量，其中内部端子被设置在表面安装式半导体封装的内部区域中并被设置在表面安装式半导体封装的周边区域中的外层端子包围。也即，根据表面安装式半导体封装的内部端子的数量的减少，还需要减少设置在表面安装式半导体封装的内部区域中，且被设置在表面安装式半导体封装的周边区域中的外层焊球凸块起包围的内部焊球。然而内部端子和内部焊球的数量上的减少需要外层焊球和外层端子的增加，且增加的数量与前二者减少的数量相同，外层焊球和外层端子的增加要求表面安装式半导体封装的周边区域面积的大量增大，这意味着有必要增大表面安装式半导体封装装的面积。这种面积的增大违反了对表面安装式半导体封装的尺寸减小的要求，上述这种在表面安装式半导体封装的安装面一整个区域上将端子进行行列分布的全网格阵结构是满足半导体封装尺寸的可行性减少的需求所必需的。
在上述情况下，需要设计出一种不存在上述问题的新型表面安装式半导体封装。
因此本发明的目的之是提供一种不存在上述问题的新型表面安装式半导体封装。
本发明的另一目的是提供一种可允许尺寸上进一步大量减小的新型表面安装式半导体封装。
本发明的再一目的是提供一种可允许重量上大大减小的新型表面安装式半导体封装。
本发明的又一目的是提供一种在一安装衬底上设置具有一全网格结构的半导体装置的新型表面安装式半导体封装。
本发明的又一目的是提供一种允许在表面安装式半导体装置上的球距和相邻两上焊凸起之间距作进一步减少的新型表面安装式半导体封装。
本发明的又一目的是提供一种增加了允许多层互连从安装衬底的安装面引出到位于安装领域外的外部区域的自由度的新型表面安装式半导体封装。
本发明的又一目的是提供一种摆脱了将多层互连导出安装衬底的安装领域至位于安装领域的外部区域所受限制的新型表面安装式半导体封装，甚至表面安装式半导体装置的相邻两端子之间距可被减小至设计原理中的最小值，从而增加端子的数量并减少表面安装式半导体装置的面积。
发明的又一目的是提供一种允许多层互连引出安装衬底的安装领域至位于安装领域外部的还带通孔的外部区域新型表面安装式半导体封装，该通孔可以防止铺在顶部层互连下的较低层互连引出表面安装式多层安装衬底的安装区域。
第一，本发明提供了一种包含一半导体芯片和被设置在具有多层互连的多层安装衬底之上的安装表面的半导体封装，其中，安装表面具有至少一个在层上变化的高度变化区域从而该高度变化区域朝向互连式半导体封装的一个互连导出边产生层的下降，至少安装衬底的多层互连的一部分从多层安装衬底的安装区域通过半导体封装的互连导出边延伸至与安装区域界定开的外部区域，且高度变化区域具有多个连接至少一部分多层互连从而可以允许至少一部分多层互连在保持各自的层情况下导出安装区域至外部区域的导电焊盘。
第二，本发明提供一种包含一半导体芯片和被设置在具有多层互连的多层安装衬底上的安装平面，其中，安装平面具有至少一个台阶，该台阶可提供四边界线，界定出一个在一内部区域上较高区域和设置在一外层区域的较低层区域从而较低层区域包围较高层区域，其中，该台阶具有面向半导体封装的四侧的基本上竖直的壁，且较高层区域中具有多个连接多层互连的第一层互连的第一导电焊盘，而较低层区域中具有多个连接多层互连的第二层互连的第二导电焊盘从而可允许第一层和第二层互连在保持各自的第一和第二层的情况下导出多层安装衬底的安装区域至包围安装区域的外部区域。
第三，本发明提供一种包含有一半导体芯片和被设置在具有多层互连的多层安装衬底之上的安装表面的半导体封装，其中，安装面具有至少一个斜面，该斜面提供一四边形区域界定出在一内部区域上的较高层和位于一外层区域上的较低层区域，从而使较低层区域包围较高层区域，其中，该斜面面对半导体封装的四侧，较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘，较低层区域具有多个连接互连的第二层互连的第二导电焊盘从而可允许第一和第二层互连在保持各自的第一和第二层情况下导出多层安装衬底的安装区域至包围安装区域的外部区域。
第四，本发明提供一种包含一半导体芯片和被设置在具有多层互连的多层安装衬底上的安装面的半导体封装，其中，安装面具有至少含一个台阶的四个组，即提供每个含至少一个L型的界定一个较高层区域的边界线的四个组和设置在邻接半导体封装的四角的四个角区域域上的四个较低层区域，且四个L形边界线分别包围四个角区域域，四台阶中每一个都具有面向夹住半导体封装的四顶角中对应一角的相邻两侧的基本上竖直的壁面，较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘，较低层区域具有多个连接多层互连的第二层互连的第二导电焊盘，从而可允许第一层和第二层互连在分别保持其第一和第二层的情况下导出安装领域至外部区域。
第五，本发明提供一种包含一半导体芯片和被设置在具有多层互连的多层安装衬底上的安装面的半导体封装，其中，安装面具有每个至少含一个台阶的四个组，即每个提供界定出较高层区域和四个较低层区域的至少一条直边界线的四个组和四条直边界线在对角方向上界定出四个分别邻接四个顶角的四个角区域域，从而四个较低层区域被分别设置在四个角区域域上，四台阶中的每一个均具有面向半导体封装的四顶角中的对应一角的一侧基本上竖直的壁面，较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘，较低层区域具有多个连接多层互连的第二层互连的第二导电焊盘从而允许第一层和第二层互连在分别保持第一和第二层的情况下导出安装区域至外部区域。
第六，本发明提供一种包含有一半导体芯片和被设置在具有多层互连的多层安装衬底之上的安装表面的半导体封装，其中，安装表面具有至少含有一个斜面的四个组，它们提供界定出一个较高层区域和四个设置在邻接半导体封装的四个顶角的四个角域之上的较低层区域的至少一条L型边界域的四个组，而其中四个L形边界域分别包围四个角域，四斜面中任一个均面向夹住半导体封装四顶角中对应一角的相邻两侧，较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘，较低层区域具有多个连接多层互连的第二层互连的第二导电焊盘从而可允许第一和第二互连在分别保持第一和第二层的情况下从安装区域引至外部区域。
第七，本发明提供一种包含有一半导体芯片和被设置在具有多层互连的多层安装衬底之上的安装表面的半导体封装，其中，安装面具有至少含一个斜面的四个组，它们含提供至少一个界定出较高层区域四个较低层区域的直界区域的四个组，四个直界区域在对角方向上界定出四个分别邻接四个顶角的四个较低层区域，从而四个较低层区域被分别设置在四个角区域域之上，四斜面中的每个均面对半导体封装的四顶角中的对应一个，较高层区域具有多个连接多层互连中的第一层互连的第一导电焊盘，从而允许第一和第二层互连在分别保持第一和第二层的情况下从安装区域引出到外部区域。
第八，本发明提供一种包含有一半导体芯片和被设置在具有多层互连的多层安装衬底之上的安装表面的半导体封装，其中，安装面具有朝向半导体封装的四侧在高度上降低的四个倾斜区域，安装衬底的多层互连半导体封装的四侧从多层安装衬底的安装区域延伸出来至包围安装区域的一外部区域，四倾斜区域的每个均具有在每个倾斜区域上的多个不同层处的多个导电焊盘，其中导电焊盘连接至少一部分多层互连，从而允许至少一部分多层互连在分别保持各自高度时从安装区域引至外部区域。
第九，本发明提供一种包含有一半导体芯片和被设置在具有多层互连的多层安装衬底之上的安装表面的半导体封装，其中，安装面具有四个朝向半导体封装的四个顶角呈高度下降的四个倾斜区域，安装衬底的多层互连从多层安装衬底的安装区域中延伸出来并通过半导体封装的四个顶角附近的区域至包围着安装区域的外部区域，四倾斜面的每个均具有在每个倾斜区域上的多个不同高度处的多个导电焊盘，导电焊盘连接至少一部分多层互连，从而至少一部分多层互连在保持各自高度的情况下从安装区域引到外部区域。
本发明的上述和其它目的、特点和优点将在下面的描述中更明显。
下面结合附图详细描述本发明的最佳实施例。
图1A为一常规具有一在其上焊球或球形凸起被设置成网格阵列形式的平整面的表面安装式半导体封装的透视图。
图1B为具有一在其上焊球或球形凸起被设置成网格阵列形式的平整安装面的常规表面安装式半导体封装的平面图。
图1C是图1B中的具有一在其上焊球或球形凸起被设置成网格阵列形式的平整安装面的常规表面安装式半导体封装在A-A方向上的正剖视图。
图2A是具有一在其上设置导电焊盘和通孔，且互连从导电焊盘延伸出来的安装平面的常规表面安装式多层安装衬底局部放大平面图。
图2B是图2A中的常规表面安装式多层安装衬底的多层结构的局部正剖视图。
图3A是本发明的第一实施例中的具有改进的安装平面的新型表面安装式半导体封装的透视图。
图3B是图3A所示本发明的第一实施例的具有改进的安装平面的新型表面安装式半导体封装的平面图。
图3C是图3B所示本发明的第一实施例的具有改进的安装平面的新型表面安装式半导体封装的A-A方向剖视图。
图4是图3C所示本发明的第一实施例的具有改进的安装平面的新型表面安装式半导体封装的A-A方向的剖视图。
图5A是本发明中在其上设置了具有改进安装平面的新型表面安装式半导体封装的多层安装衬底局部放大平面图。
图5B是图5A中的多层安装衬底的局部放大的剖视图。
图6为本发明的第一实施例的具有放置于多层安装衬底上的改进的安装平面的新型表面安装式半导体封装的透视图。
图7A为本发明的第二实施例中的具有改进安装平面的新型表面安装式半导体封装的透视图。
图7B为图7A所示本发明的第二实施例中的具有改进安装平面的新型表面安装式半导体封装的平面图。
图7C为图7B所示本发明的第二实施例中的具有改进安装平面的新型表面安装式半导体封装的A-A方向剖视图。
图7D为图7A所示本发明的第二实施例中的新型表面安装式半导体封装的改进安装面的每一台阶上的双排列导电焊盘的局部放大平面图。
图8A为本发明的第三实施例中的具有改进安装面的新型表面安装式半导体封装的透视图。
图8B为图8A所示本发明的第三实施例中的具有改进安装面的新型表面安装式半导体封装的平面图。
图8C为图8B所示本发明的第三实施例中的具有改进安装面的新型表面安装式半导体封装的A-A方向剖视图。
图9A为本发明的第四实施例中的具有改进安装面的新型表面安装式半导体封装的透视图。
图9B为图9A所示本发明的第四实施例中的具有改进安装面的新型表面安装式半导体封装的平面图。
图9C为图9B所示本发明的第四实施例中的具有改进安装面的新型表面安装式半导体封装的A-A方向剖视图。
图10A为本发明的第五实施例中的具有改进安装面的新型表面安装式半导体封装的透视图。
图10B为图10A所示本发明的第五实施例中的具有改进安装面的新型表面安装式半导体封装的平面图。
图10C为图10B所示本发明的第五实施例中的具有改进安装面的新型表面安装式半导体封装的A-A方向剖视图。
图10D为图10B所示本发明的第五实施例中的具有改进安装面的新型表面安装式半导体封装的B-B方向剖视图。
图11A为本发明的第六实施例中的具有改进安装面的新型表面安装式半导体封装的透视图。
图11B为图11A所示本发明的第六实施例中的具有改进安装面的新型表面安装式半导体封装的平面图。
图11C为图11B所示本发明的第六实施例中的具有改进安装面的新型表面安装式半导体封装的A-A方向剖视图。
图11D为图11B所示本发明的第六实施例中的具有改进安装面的新型表面安装式半导体封装的B-B方向剖视图。
图12A为本发明的第七实施例中的具有改进安装面的新型表面安装式半导体封装的透视图。
图12B为图12A所示本发明的第七实施例中的具有改进安装面的新型表面安装式半导体封装的平面图。
图12C为图12B所示本发明的第七实施例中的具有改进安装面的新型表面安装式半导体封装的A-A方向剖视图。
图12D为图12B所示本发明的第七实施例中的具有改进安装面的新型表面安装式半导体封装的B-B方向剖视图。
图13A为本发明的第八实施例中的具有改进安装面的新型表面安装式半导体封装的透视图。
图13B为图13A所示本发明的第八实施例中的具有改进安装面的新型表面安装式半导体封装的平面图。
图13C为图13B所示本发明的第八实施例中的具有改进安装面的新型表面安装式半导体封装的A-A方向剖视图。
图14A为本发明的第九实施例中的具有改进安装面的新型表面安装式半导体封装的透视图。
图14B为图14A所示本发明的第九实施例中的具有改进安装面的新型表面安装式半导体封装的平面图。
图14C为图14B所示本发明的第九实施例中的具有改进安装面的新型表面安装式半导体封装的A-A方向剖视图。
图14D为图14C所示本发明的第九实施例中的具有改进安装面的新型表面安装式半导体封装的C-C方向剖视图。
图14E为图14B所示本发明的第九实施例中的具有改进安装面的新型表面安装式半导体封装的D-D方向剖视图。
图15A为本发明的第十实施例中的具有改进安装面的新型表面安装式半导体封装的透视图。
图15B为图15A所示本发明的第十实施例中的具有改进安装面的新型表面安装式半导体封装的平面图。
图15C为图15B所示本发明的第十实施例中的具有改进安装面的新型表面安装式半导体封装的A-A方向剖视图。
图15D为图15B所示本发明的第十实施例中的具有改进安装面的新型表面安装式半导体封装的C-C方向剖视图。
本发明第一方面提供一种包含一半导体芯片和设置在具有多层互连的多层安装衬底上的安装面的半导体封装，其中安装表面具有至少一个在高度上变化的高度变化区域，从而该高度变化区域朝向半导体封装的一个互连导出边产生层高度的下降，至少安装衬底的多层互连的一部分从多层安装衬底的安装区域通过半导体封装的互连导出边延伸到与安装区域分界的外部区域，且高度变化区域具有多个连接至少一部分多层互连从而可以允许至少一部分多层互连在保持各自高度情况下从安装区域引至外部的导电焊盘。
上述本发明第一方面具有下述三种效果。
上述改进安装面增加多层互连从多层安装衬底的安装领域引出至位于安装领域外的外部区域的自由度。也即，甚至在表面安装式半导体装置的相邻两端子之间距被减小至设计原理中的最小值的情况下，上述新型表面安装式半导体封装在将多层互连从安装衬底的安装领域引出至位于安装领域外的一外部区域时不受限制，从而增加端子的数量并减少表面安装式半导体封装的面积。
另外，上述新型表面安装式半导体封装允许其尺寸的进一步大量减少。如上所述，无需使多层互连穿过两相邻导电焊盘之间，因此允许表面安装式半导体封装的安装表面上的球距或相邻两导电焊盘间距的进一步减少。这就可导致表面安装式半导体封装的面积的进一步减少。
还有，上述新型表面安装式半导体封装可允许半导体封装的导电焊盘或端子的数量的大量减少，因为对使多层互连导出安装区域至外部区域的限制及球距和相邻两导电焊盘的间距被缩窄的限制减少了。这样可形成导电焊盘的全网格结构。
导电焊盘上可设置也可不设置焊球。
半导体封装的存在上述层差异的台阶可以通过多个不同尺寸大小的塑料层彼此叠压而成，其中顶部塑料层俯视尺寸最小而同时底部塑料层的尺寸最大。
半导体封装的存在上述层差异的台阶也可通过多个俯视大小尺寸相同的塑料层叠压且随后作选择性的蚀刻以形成多台阶。
半导体封装的存在上述层差异的台阶还可以用具有与各台阶相同形状的模具模制陶瓷封装制成。
半导体封装的存在上述层差异的台阶也可以通过用模具模压陶瓷封装以形成无台阶陶瓷衬底并随后选择性地机械切割或机械打磨无台阶陶瓷衬底而形成。
半导体封装的存在上述层差异的倾斜面可以通过用具有与倾斜面相同形状的模具模制陶瓷封装形成。
半导体封装的存在上述层差异的倾斜面也可以通过利用模具模制形成无斜面陶瓷衬底并随后对无斜面陶瓷衬底作选择性的机械切割或机械打磨而形成。
最好高度变化区域在层上呈非连续变化从而使安装表面包括至少一个较高层区域和至少一个较低层区域，因此至少一个较低层区域比较高层区域更靠近半导体封装的一互连导出侧，其中至少安装衬底的多层互连的一部分从多层安装衬底的安装区域导出并通过半导体封装的互连导出侧到外部区域，且较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘，较低区域具有多个连接多层互连的第二层互连的第二导电焊盘，从而可允许第一和第二层互连在保持各自的第一和第二层的情况下从安装区域引出至外部区域。
最好，高度变化区域具有至少一个可以提供一条界定出较高层区域和较低层区域的边界线的台阶，该台阶具有面向半导体封装的互连导出侧的基本竖直的壁面。
最好，至少一个台阶提供一条包围一内部区域的边界线从而使较高层区域位于半导体封装的一内部区域中，同时较低层区域位于周边区域中由此使较低层区域包围较高层区域。
最好，每一个较高层和较低层区域具有围绕内部区域的至少一单序列导电焊盘序列。最好的，每个较高和较低层区具有一组导电焊盘的内外序列以围住内层区域，只要将内层序列上的导电焊盘与外层序列上导电焊盘分离设置从而每个连接内层序列上的导电焊盘的互连可在外层序列的相邻两导电焊盘之间穿过。
最好，多个台阶伸展以提供多条共同包围内部区域的边界线从而使一最高层区域位于半导体封装的内部区域上同时至少一个中间层区域包围较高层区域，且最低层区域位于周边区域上以包围至少一个中间层区域，且其中每个最高层、中间层和最低层区域都具有至少一单独序列的导电焊盘以包围内部区域。
最好每个较高层、中间层和较低层区域具有一组内外层序列导电焊盘以包围内部区域，只要内层序列中的导电焊盘与位于外层序列中的导电焊盘分隔设置从而每一个连接内层序列上的导电焊盘的互连可以从外层序列上的相邻两个导电焊盘之间穿过。
最好被由至少一个台阶提供的边界线包围的内部区域被集中设置在半导体封装的中心。
最好被由至少一个台阶提供的边界线包围的内部区域偏离半导体封装的中心设置。
最好被由至少一个台阶提供的边界线包围的内部区域是方形的。
最好由至少一个台阶提供的边界线全面包围内部区域，从而较高层区域位于半导体封装的内部区域之上，同时较低层区域位于周边区域之上，因此较低层区域全面包围较高层区域。
最好由至少一个台阶提供的边界三向地包围内部区域从而使较高层区域位于半导体封装的内部区域上，同时较低层区域除沿半导体封装的一侧外还位于周边区域上，因此较低层区域三向包围较高层区域。
最好安装面具有至少两个台阶，提供至少两条界定至少一个较高层区域和至少两个较低层区域的直边界线，每一个台阶都具有面向半导体封装的相对两侧的基本上竖直的壁面，因此该至少两个较低层区域分别邻接半导体封装的相对两侧且至少一个较高层区域夹在到少两个较低层区域之间。
最好安装面具有至少一个斜面，提供一个在较高层区域间和较低层区域的边界区域，该斜面具有一个面向半导体封装的互连导出边的基本上竖直的壁面。
最好至少一个斜面提供包围一内部区域的边界区域，从而较高层区域位于半导体封装的内部区域上，同时较低层区域位于周边区域上，由此低层区域包围高层区域。
最好较高层和较低层区域的任一个均具有至少一单独序列导电焊盘以包围内部区域。
最好较高层和较低层区域的每一个具有一组内外层序列的导电焊盘以包围内部区域，只要内层序列上的导电焊盘被与外层序列上的导电焊盘分开设置，从而使每个连接内层序列上的导电焊盘的互连可从外层序列的相邻两个导电焊盘之间穿过。
最好，多个斜面伸展以提供多个共同包围内部区域的边界区域。从而一最高层区域位于半导体封装的内部区域上，同时至少一个中间层区域包围最高层区域，一个最低层区域位于周边区域以包围至少一个中间层区域，其中每个最高层、中间层和最低层区域均具有至少一个单独序列的导电焊盘以包围内部区域。
最好每个较高层、中间层、较低层区域具有一组内外层序列导电焊盘以包围内部区域，只要内层序列上的导电焊盘与外层序列上的导电焊盘分开设置从而使每个连接内层序列上的导电焊盘的互连可在外层序列上的相邻两导电焊盘之间穿过。
最好被由至少一个斜面提供的边界区域包围的内部区域被集中地设置在半导体封装的中心。
最好被由至少一个斜面提供的边界区域包围的内部区域被偏离半导体封装的中心设置。
最好被由至少一个斜面提供的边界区域包围的内部区域是方形的。
最好被由至少一个斜面提供的边界区域全面包围内部区域从而较高层区域位于半导体封装的内部区域上，同时较低层区域位于周边区域上，由此较低层区域全面包围较高层区域。
最好由至少一个斜面提供的边界区域三向包围内部区域从而使较高层区域位于半导体封装的内部区域上，同时较低层区域除沿半导体一侧外还位于周边区域上，因此较低层区域三向地包围较高层区域。
最好安装面具有至少两个斜面，提供至少两条界定至少一个较高层区域和至少两个较低层区域的直边界线，每一个斜面都具有面向半导体封装的相对两侧的基本上竖直的壁面，因此该至少两个较低层区域分别邻接半导体封装的相对两侧且至少一个较高层区域夹在至少两个较低层区域之间。
最好，高度变化区域在层上呈非连续变化从而使安装表面包括至少一个较高层区域和至少一个较低层区域，因此至少一个较低层区域比高层区域更靠近半导体封装的一个顶角，其中至少安装衬底的多层互连的一部分从多层安装衬底的安装区域导出并通过半导体封装的顶角附近的区域到外部区域，且较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘，较低区域具有多个连接多层互连的第二层互连的第二导电焊盘，从而可允许第一和第二层互连在保持各自的第一和第二层的情况下从安装区域引出至外部区域。
最好，高度变化区域具有至少一个可以提供一条界定出较高层区域和较低层区域的L形边界线的台阶，其中，L形边界线包围邻接一个顶角的角区域域从而使较低层区域位于角区域域上，且该台阶具有面向夹住半导体封装的顶角中的相邻两侧的基本竖直的壁面。
最好高度变化区域具有四组的至少一个台阶，四组均可提供出至少一条界定出较高层区域和四个较低层区域的L形边界线，其中四条L形边界线包围四个分别邻接四顶角的角区域域，从而四个较低层区域分别位于四个角区域域上，四台阶中的每一个均具有面对夹住半导体封装的四顶角中对应一顶角的相邻两侧的基本竖直的壁面。
最好高度变化区域具有四组的多个台阶，四组均含四组分别界定出一最高层区域四组中至少一个中间层区及四组中至少一个最低层区的L形边界线。其中，每一组多条L形边界线共同包围每一个角区域域，从而四个最低层区域分别位于四个角区域域上，含至少一个中间层区域的组在彼此相互垂直的两个方向上包围四个最低层区域中的对应的一个，最高层区域在两个方向上包围均含至少一个中间层区域的四组中的一组，且每一个台阶均具有面对夹住半导体封装的对应一个角的两相邻边的基本上竖直的壁面。
最好含至少一个中间层区域的每一组具有至少一单独序列导电焊盘以在彼此相互垂直的方向上包围最低层区域。
最好均含至少一个中间层区域的每一组具有一组内外层序列的导电焊盘在相互垂直的方向上共同包围最低层区域，其中外层序列较内层序列更靠近最低层区域，只要内层序列上的导电焊盘与外层序列导电焊盘分开设置从而使每一个连接内层序列上的导电焊盘的互连在外层序列上的相邻两导电焊盘之间穿过。
最好高度变化区域具有至少一个可提供界定较高层区域和较低层区域的一条直边界线的台阶，其中直界线在夹住顶角的两侧之间延伸，且在半导体封装的对角方向界定出邻接顶角的角区域域从而较低层区域位于角区域域上，台阶具有一面向半导体封装的顶角的基本竖直的壁面。
最好高度变化区域具有四组的至少一个台阶，它们均可提供出四组的至少一条界定出较高层区和四个较低层区域的直边界线，其中四条直边界线在对角方向上界定出分别邻接四顶角的四个角区域域，从而四个较低层区域分别位于四个角区域域上，四台阶中的每一个均具有面对夹住半导体封装的四顶角中对应一顶角的基本竖直的壁面。
最好高度变化区域具有四组的多个台阶，四组均含多条分别界定出一最高层区域、四组至少一个中间层区域和四组最低层区域的四组的直边界线，其中，每一组多条直边界线多边界定每一个角区域域，从而四个最低层区域分别位于四个角区域域上，含至少一个中间层区域的每组在半导体封装的对角方向上界定出最高层区及四个最低层区中的每一个，且每一个台阶均具有面对半导体封装的四顶角之相应一顶角的基本竖直壁面。
最好含至少一个中间层区域的每一组具有至少一单独序列导电焊盘以在对角方向上包围最低层区域。
最好均含至少一个中间层区域的每一组具有一组内外层序列的导电焊盘在对角方向上共同界定最低层区域，其中外层序列较内层序列更靠近最低层区域，只要内层序列上的导电焊盘与外层序列导电焊盘分开设置从而使每一个连接内层序列上的导电焊盘的互连在外层序列上的相邻两导电焊盘之间穿过。
最好高度变化区域具有至少一个可提供界定较高层区域和较低层区域的一L形边界区域的斜面，其中L形边界区域包围邻接顶角的角区域域，从而较低层区域位于角区域域上，斜面面对夹住半导体封装的顶角的相邻两侧。
最好高度变化区域具有每组至少一个斜面的四组，四组均可提供出至少一条界定出较高层区域和四个较低层区域的L形边界区域，其中四个L形边界区域包围四个分别邻接四顶角的角区域域，从而四个较低层区域分别位于四个角区域域上，四斜面中的每一个均具有面对夹住半导体封装的四顶角中对应一顶角的相邻两侧的基本竖直的壁面。
最好高度变化区域具有均含多个台阶的四组，四组均含多条分别界定出一最高层区域、均含至少一个中间层区域的四组和均含一个最低层区域的四组的L形边界线，其中，每一组L形边界线多边界定每一个角区域域，从而四个最低层区域分别位于四个角区域域上，含至少一个中间层区域的每组在彼此相互垂直的两个方向上包围四个最低层区域中的对应的一个，最高层区域在两个方向上包围均含至少一个中间层区域的四组中的一组，且每一个斜面均具有面对夹住半导体封装的四顶角之相应一顶角的相邻两侧的基本竖直壁面。
最好含至少一个中间层区域的每一组具有至少一单独序列导电焊盘以在彼此相垂直的方向上包围最低层区域。
最好均含至少一个中间层区域的每一组具有一组内外层序列的导电焊盘在相互垂直的方向上共同包围最低层区域，其中外层序列较内层序列更靠近最低层区域，只要内层序列上的导电焊盘与外层序列导电焊盘分开设置从而使每一个连接内层序列上的导电焊盘的互连在外层序列上的相邻两导电焊盘之间穿过。
最好高度变化区域具有至少一个可提供界定较高层区域和较低层区域的一条直边界区域的斜面，其中直边界区域在夹住顶角的两侧之间延展，且在半导体封装的对角方向界定出邻接顶角的角区域域从而较低层区域位于角区域域上，斜面面向半导体封装的顶角。
最好高度变化区具有四组斜面，每组至少含一个斜面，四组均可提供出至少一个界定出较高层区域和四个较低层区区域的一直边界线区域，其中四个直边界线区域在对角方向上界定出分别邻接四顶角的四个角区域域，从而四个较低层区域分别位于四个角区域域上，四斜面中的每一个均具有面对半导体封装的四顶角中对应一顶角的基本竖直的壁面。
最好高度变化区域具有均含四组多个斜面，它们均含多个分别界定出一最高层区域、均含至少一个中间层区域的四组和均含一个最低层区域的四组的直边界线区域，其中，每一组多个直边界线区域多边界定每个角区域域，从而四个最低层区域分别位于四个角区域域上，含至少一个中间层区域的每组在半导体封装的对角方向上且每一个斜面均具有面对半导体封装的四顶角之相应一顶角的基本竖直壁面。
最好含至少一个中间层区域的每一组具有至少一单独序列导电焊盘以在对角方向上界定最低层区域。
最好均含至少一个中间层区域的每一组具有一组内外层序列的导电焊盘在对角方向上共同界定最低层区域，其中外层序列较内层序列更靠近最低层区域，只要内层序列上的导电焊盘与外层序列导电焊盘分开设置，从而使每一个连接内层序列上的导电焊盘的互连可在外层序列上的相邻两导电焊盘之间穿过。
最好，高度变化区域在层上连续变化从而高度变化区域包括朝向半导体封装的互连导出边呈层下降的倾斜区域，其中至少多层安装衬底的多层互连的一部分从多层安装衬底的安装区域开始延展，穿过半导体封装的互连导出边至与安装区域分界的外部区域，倾斜区域具有多个位于倾斜区域上的多个不同层处的导电焊盘，导电焊盘与至少一部分多层互连连接从而允许至少一部分多层互连在分别保持其各自高度的情况下从安装区域引出至外部区域。
最好高度变化区域包含四个朝向半导体封装的四侧呈层下降的倾斜面，其中安装衬底的多层互连从多层安装衬底的安装区域处开始延展穿过半导体封装的四侧至包围安装区域的外部区域。
最好四个倾斜区域的每个均具有在与半导体封装的四边平行地方向上延伸的多序列导电焊盘，从而多序列在层上彼此不同，可允许至少一部分多层互连在分别保持各自高度的情况下从安装区域引出至外部区域。
最好，高度变化区域在层上连续变化从而高度变化区域包括朝向半导体封装的互连导出角呈层下降的倾斜区域，其中至少多层安装衬底的多层互连的一部分从多层安装衬底的安装区域开始延展穿过半导体封装的互连导出角至与安装区域分界的外层区域，倾斜区域具有多个位于倾斜区域上的多个不同层处的导电焊盘，导电焊盘与至少一部分多层互连连接从而允许至少一部分多层互连在分别保持其各自高度的情况下从安装区域引出至外部区域。
最好高度变化区域包含四个朝向半导体封装的四顶角呈层下降的倾斜面，其中安装衬底的多层互连从多层安装衬底的安装区域处开始延展穿过半导体封装的四顶角至包围安装区域的外部区域。
最好四个倾斜区域的每个均具有在半导体的对角线平行方向上延伸的多序列导电焊盘，从而多序列在层上彼此不同，可允许至少一部分多层互连在分别保持各自高度的情况下从安装区域引出至外部区域。
本发明第二方面提供一种包含一半导体芯片和被设置在具有多层互连的多层安装衬底上的安装面的半导体封装，其中安装面具有至少一个提供界定在一内部区域上的较低层区域的四边形边界线从而较低层区域包围较高层区域的台阶，台阶具有面对半导体封装的四侧基本上竖直的壁面，较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘，较低层区域具有多个连接多层互连第二层互连的第二导电焊盘从而第一层和第二层互连在分别保持其第一和第二层的情况下从多层安装互连的安装区域引出至包围安装区域的外部区域。
上述本发明第二方面提供如下三个效果。
上述改进安装面增加了允许多层互连从多层安装衬底的安装领域引出至位于安装领域外的外部区域的自由度。也即，上述新型表面安装式半导体封装摆脱了对多层互连从多层安装衬底的安装面引出至位于安装领域外的外部区域的限制，甚至表面式半导体封装的相邻两端子之间距被缩小至设计原理中的最小值，由此可以增加端子的数量且由此可以减少表面安装式半导体封装的面积。新型表面安装式半导体封装允许多层互连从多层安装衬底的安装领域引出至位于不带通孔的安装领域外的外部区域，其可防止铺在顶部层互连下的较低层互连从表面安装式多层安装衬底的安装领域引出。
另外，上述新型表面安装式半导体封装允许在尺寸上作进一步大量减小。如前所述无需使多层互连在相邻两个导电焊盘之间穿过，因此允许在表面安装式半导体封装的安装面的球距或相邻两个导电焊盘的间距作进一步减少。这种球距或相邻两个导电焊盘的间距的进一步减小导致表面安装式半导体封装的面积的进一步减少。
还有，上述新型表面安装式半导体封装允许半导体封装的导电焊盘或端子在数量上作很大的增加，因为对使多层互连从安装面引出至外部区域的限制减少，还有球距和相邻两导电焊盘的间距被缩窄了。这样就可以形成导电焊盘的全网格结构。
导电焊盘可带有或不带有焊球。
在半导体封装的层上存在上述差异的台阶可以通过彼此尺寸不同的多个塑料层叠压而成，其中俯视时顶部塑料层的尺寸最小而底部塑料层的尺寸最小。
在半导体封装的层上存在上述差异的台阶也可以通过俯视尺寸相同的多个塑料层叠压，并随后蚀刻形成。
在半导体封装的层上存在上述差异的台阶也可以利用具有与台阶相同形状的模具将陶瓷封装模制而所。
在半导体封装的层上存在上述差异的台阶也可以通过利用模具将陶瓷封装模制成无台阶陶瓷衬底并随后选择性地将其进行机械切割或机械打磨而形成。
最好较高层和较低层区域中的每一个均具有至少一单独序列的平行于半导体封装的四侧的导电焊盘。
最好，较高层和较低层区域中的每个均具有一组内外层序列平行于半导体封装的四侧的导电焊盘，只需内层序列的导电焊盘与外层序列的导电焊盘分开设置以使每个连接内层序列中的导电焊盘的互连不在外层序列中的相邻两个导电焊盘之间穿过。
最好，多个台阶伸展以提供多条共同包围内部区域的边界线从而最高层区域位于半导体封装的内部区域上，同时至少一个中间层区域包围最高层区域，最低层区域位于周边区域中以包围至少一个中间区域，每一个最高层、中间层和最低层区域均具有至少一单独序列平行于半导体封装的四侧的导电焊盘。
最好每个较高层、中间层和较低层区域具有一组内外层序列的平行于半导体封装的四侧的导电焊盘，只要内层序列中的导电焊盘与外层序列中的导电焊盘分开设置从而每个连接内层序列中的导电焊盘的互连可在外层序列中相邻两个导电焊盘之间穿过。
本发明第三方面提供一种包含半导体封装芯片和设置在具有多层互连的多层安装衬底上的一安装面的半导体封装，其中安装面具有至少一个提供一个界定出内部区域上的较高层区域和外部区域的较低层区域的方形边界区域从而使较低层区域包围较高层区域的斜面，斜面面对半导体封装的四侧，较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘，较低层区域具有多个连接多层互连的第二层互连的第二导电焊盘从而允许第一层和第二层互连在分别保持其第一和第二层的情况下多层安装衬底的安装区域引出至包围安装区域的外部区域。
上述本发明的第三方面提供以下三种效果。
上述改进安装面增加了允许多层互连从多层安装衬底的安装领域引出至位于安装领域外的外部区域的自由度。也即，上述新型表面安装式半导体封装摆脱了对多层互连从多层安装衬底的安装面引出至位于安装领域外的外部区域的限制，甚至表面安装式半导体封装的相邻两端子之间距可被缩小至设计原理中的最小值，由此以增加端子的数量且由此以减少表面安装式半导体封装的面积。新型表面安装式半导体封装允许多层互连从多层安装衬底的安装领域引出至位于不带通孔的安装领域外的外部区域，其可防止铺在顶部层互连下的较低层互连从表面安装式多层安装衬底的安装领域引出。
另外，上述新型表面安装式半导体封装允许其尺寸的进一步大量减少。如上所述，无需使多层互连穿过两相邻导电焊盘之间，因此允许表面安装式半导体封装的安装表面上的球距或相邻两导电焊盘间距的进一步减少。这就可导致表面安装式半导体封装的面积的进一步减少。
还有，上述新型表面安装式半导体封装可允许半导体封装的导电焊盘或端子的数量的大量减少，因为对使多层互连导出安装区域至外部区域的限制及球距和相邻两导电焊盘的间距被缩窄的限制减少了。这样可形成导电焊盘的全网格结构。
导电焊盘可带有或不带有焊球。
在半导体封装中存在层差异的斜面也可以通过使用具有与斜面相同形状的模具将陶瓷封装模制而成。
在半导体封装中存在层差异的斜面，还可以利用一模具将陶瓷封装模制成的无斜面陶瓷衬底再随后对其选择性地进行机械切割或机械打磨形成。
最好较高层和较低层区域中的每一个均具有至少一单独序列的平行于半导体封装的四侧的导电焊盘。
最好，较高层和较低层区域中的每个均具有一组内外层序列平行于半导体封装的四侧的导电焊盘，只需内层序列的导电焊盘与外层序列的导电焊盘分开设置以使每个连接内层序列中的导电焊盘的互连不在外层序列中的相邻两个导电焊盘之间穿过。
最好，多个斜面伸展以提供多个共同包围内部区域的边界区域从而最高层区域位于半导体封装的内部区域上，同时至少一个中间层区域包围最高层区域，最低层区域位于周边区域中以包围至少一个中间区域，每一个最高层、中间层和最低层区域均具有至少一单独序列平行于半导体封装的四侧的导电焊盘。
最好每个较高层、中间层和较低层区域具有一组内外层序列的平行于半导体封装的四侧的导电焊盘，只要内层序列中的导电焊盘与外层序列中的导电焊盘分开设置从而每个连接内层序列中的导电焊盘的互连可在外层序列中相邻两个导电焊盘之间穿过。
本发明第四方面提供一种包含半导体封装芯片和设置在具有多层互连的多层安装衬底上的一安装面的半导体封装，其中安装面具有每组均含至少一个台阶的四组台阶，提供四组边界线，每组均含至少一条界定一较高层区域和位于邻接半导体封装的四个顶角的四个角区域域上的较低层区域的L形边界线，四台阶中的每个均具有面向两个夹住半导体封装四顶角中相应一角的相邻平面的基本上竖直的壁面，较高层区域具有多个连接多层互连的第一层互连的第一导电焊盘、较低层区域具有多个连接多层互连的第二层互连的第二导电焊盘，从而允许第一层和第二层互连在分别保持各自的第一和第二层的情况从安装区域引出至外部区域。
上述本发明的第四方面提供以下三种效果。
上述改进安装面增加了允许多层互连从多层安装衬底的安装领域引出至位于安装领域外的外部区域的自由度。也即，上述新型表面表面安装式半导体封装摆脱了对多层互连从多层安装衬底的安装面引出至位于安装领域外的外部区域的限制，甚至表面式半导体封装的相邻两端子之间距被缩小至设计原理中的最小值，由此以增加端子的数量且由此以减少表面安装式半导体封装的面积。新型表面安装式半导体封装允许多层互连从多层安装衬底的安装领域引至位于不带通孔的安装领域外的外部区域，其可防止铺在顶部层互连下的较低层互连从表面安装式多层安装衬底的安装领域引出。
另外，上述新型表面安装式半导体封装允许其尺寸的进一步大量减少。如上所述，无需使多层互连穿过两相邻导电焊盘之间，因此允许表面安装式半导体封装的安装表面上的球距或相邻两导电焊盘间距的进一步减少。这就可导致表面安装式半导体封装的面积的进一步减少。
还有，上述新型表面安装式半导体封装可允许半导体封装的导电焊盘或端子的数量的大量减少，因为对使多层互连导出安装区域至外部区域的限制及球距和相邻两导电焊盘的间距被缩窄的限制减少了。这样可形成导电焊盘的全网格结构。
导电焊盘可带有或不带有焊球。
在半导体封装的层上存在上述差异的台阶可以通过彼此尺寸不同的多个塑料层叠压而成，其中俯视时顶部塑料层的尺寸最小而底部塑料压的尺寸最大。
在半导体封装的层上存在上述差异的台阶也可以通过俯视尺寸相同的多个塑料层叠压，并随后蚀刻形成。
在半导体封装的层上存在上述差异的台阶也可以利用具有与台阶相同形状的模具将陶瓷封装模制而所。
在半导体封装的层上存在上述差异的台阶也可以通过利用模具将陶瓷封装模制成无台阶陶瓷衬底并随后选择性地将其进行机械切割或机械打磨而形成。
最好安装面具有每组含多个台阶的四组斜面，以提供每组均含多条分别界定出一最高层区域、每组均含至少一个中间层区域的四组区域和四组最低层区域的L形边界的四组边界线，其中每一组多个L型边界线共同包围四个角区域域中的每一个，从而四个最低层区域分别位于四个角区域域上，含至少一个中间层区域的每一组在彼此垂直的方向上包围四个最低层区域的对应一个区域，最高层区域在两方向上包围含至少一个中间区域的每一组，且每一个台阶均具有面对夹住半导体封装的相应一个角的相邻两侧的基本垂直的壁面。
最好至少均含一个中间层区域的每一组在相互垂直的两个方向有至少一个单序列导电焊盘包围最底层区域。
最好至少均含一个中间层区域的每一组在相互垂直的两个方向有一组内层和外层导电焊盘包围最底层区域，外层处在比内层更靠近最底层的位置，内层导电焊盘处在偏离外层导电焊盘的位置，因此连接内层导电焊盘的互连可以允许从相邻两个外层导电焊盘中间引出。
本发明第五实施例提供一种包含半导体芯片和一安装在多层安装衬底上并有多层互连的安装表面的半导体封装，安装表面有至少由一台阶形成的四组，它们提供了四组的至少一条直边界线界定较高层区域和四个较低层区域，四直界线在对角方向上分别界定邻接四角的四角区域域，因此四个较底层区域分别处在四角区域域的位置上，四个台阶有一垂直壁面向相应的半导体封装的四角之一，较高层区域有多个第一导电焊盘连接到多层互连的第一层互连上并且较低层区域有多个第二导电焊盘连接到多层互连的第二层互连上，以便允许第一层和第二层互连分别保持在第一层和第二层层上从安装区域引出到外部区域。
上述本发明第五实施例具有以下三种效果。
上述改善的安装表面增加允许多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的自由度。即，上述新型表面安装型半导体封装消除了多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的许多限制，甚至新型表面安装半导体封装相邻两个端子之间的间距可以减少到可能设计的最小距离，因此可以增加端子的数量，也因此可以减少表面安装半导体封装的面积。新型表面安装半导体封装允许多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域而不需要通孔，其可能妨碍位于顶层互连下面的较低层互连从表面安装半导体封装的安装区域引出。
进一步，上述新型表面安装半导体封装允许进一步减少其尺寸。如上所述，不需要有通过相邻两个导电焊盘之间引出的多层互连，因此允许进一步减少表面安装半导体封装的安装表面上的相邻两个导电焊盘之间的间距或距离。相邻两个导电焊盘之间的间距或距离的进一步减少可以进一步减少表面安装半导体封装的面积。
进一步，上述新型表面安装半导体封装允许增加许多半导体封装的导电焊盘或端子的数量，这是因为减少了对多层互连从安装区域引出到外部区域的限制，以及使相邻两个导电焊盘之间的间距或距离变窄。从而有可能形成导电焊盘的满网格结构。
导电焊盘可以提供或不提供焊球。
半导体封装的上述不同层的台阶可以通过相互之间具有不同尺寸的多个塑料层叠压形成，在此，顶层塑料层的俯视尺寸最小，而底层塑料层的俯视尺寸最大。
半导体封装的上述不同层的台阶也可以由具有相同俯视尺寸的多个塑料层叠压，然后依次选择刻蚀形成台阶。
半导体封装的上述不同层的台阶也可以通过使用和台阶相同形状的模子模压陶瓷封装形成。
半导体封装的上述不同层的台阶也可以通过使用无台阶陶瓷衬底模子模压陶瓷封装形成，然后对无台阶陶瓷衬底顺次选择机械切割或者机械抛光形成台阶。
也更好是高度变化区域有四组多台阶形成四组多条直界线分别界定最高层区域、四组的至少一个中间层区域和四组最低层区域，多条的每一组直界线四角区域域的每一个，因此四个最低层区域分别位于四角区域域，至少一中间层区域的每一个在半导体封装的对角线方向上界定最高层区域和四个最低层区域，每一个台阶有一垂直壁面面向相应的半导体封装的四角之一。
也更好是至少一中间层区域的每一个有一单序列导电焊盘在对角线方向上界定最低层区域。
也更好是至少一中间层区域的每一个在对角线方向有一组内层和外层导电焊盘在对角线方向共同界定最底层区域，外层处在比内层更靠近最底层的位置，内层导电焊盘处在偏离外层导电焊盘的位置，因此连接内层导电焊盘的互连可以允许通过相邻两个外层导电焊盘中间引出。
本发明第六实施例提供一种包含半导体芯片和一安装在多层安装衬底上并有多层互连的安装表面的半导体封装，安装表面有四组的至少一个斜面，形成四组至少有一L线的界区界定较高层区域和四个位于与半导体封装的四角相邻的四角区域域上的较低层区域，其中四L形界区分别围住四角区域，四个斜面的每一个面向将对应的半导体封装的四角之一夹在中间的相邻两条边，较高层区域有多个第一导电焊盘连接到多层互连的第一层互连上并且较低层区域有多个第二电焊盘连接到多层互连的第二层互连上，以便允许第一层和第二层互连分别保持在第一层和第二层层上从安装区域引出到外部区域。
本发明第六实施例具有以下三种效果。
上述改善的安装表面增加允许多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的自由度。即，上述新型表面安装半导体封装消除了多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的许多限制，甚至新型表面安装半导体封装相邻两个端子之间的间距可以减少到可能设计的最小距离，因此可以增加端子的数量，也因此可以减少表面安装半导体封装的面积。新型表面安装半导体封装允许多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域而不需要通孔，其可能妨碍位于顶层互连下面的较低层互连从表面安装半导体封装的安装区域引出。
进一步，上述新型表面安装半导体封装允许进一步减少其尺寸。如上所述，不需要有通过相邻两个导电焊盘之间引出的多层互连，因此允许进一步减少表面安装半导体封装的安装表面上的相邻两个导电焊盘之间的间距或距离。相邻两个导电焊盘之间的间距或距离的进一步减少可以进一步减少表面安装半导体封装的面积。
进一步，上述新型表面安装半导体封装允许增加许多半导体封装的导电焊盘或端子的数量，这是因为减少了由从安装区域引出到外部区域的多层互连所带来的限制，以及相邻两个导电焊盘之间的间距或距离变窄。从而有可能形成导电焊盘的满网格结构。
导电焊盘可以提供或不提供焊球。
半导体封装的上述不同层的斜面也可以通过使用和台阶相同形状的模子模压陶瓷封装形成。
半导体封装的上述不同层的斜面也可以通过使用无斜面陶瓷衬底模子模压陶瓷封装形成，然后对无斜面陶瓷衬底顺次选择机械切割或者机械抛光形成斜面。
安装表而最好有四组多斜面形成四组多条L形界线区域分别界定最高层区域、四组的至少中间区域和四组最低层区域，多条L界线区域的每一组共同包围四角区域域的每一个，因此四个最低层区域分别位于四角区域域，至少中间层区域的每一个在两个相互垂直的方向上包围四个对应的四个最低层区域的一个，最高层区域包围在两个方向上的四组至少一中间层区域，每一个斜面面向将相应的半导体封装的四角之一夹在中间的相邻两条边。
最好至少一中间层区域的每一个有一单序列导电焊盘包围在相互垂直的两个方向上的最低层区域。
最好至少中间层区域的每一个在对角线方向有一组内层和外层导电焊盘在相互垂直的两个方向上共同包围最底层区域，外层处在比内层更靠近最底层的位置，内层导电焊盘处在偏离外层导电焊盘的位置，因此连接内层导电焊盘的互连可以允许通过相邻两个外层导电焊盘中间引出。
本发明第七实施例提供一种包含半导体芯片和一安装在多层安装衬底上并有多层互连的安装表面的半导体封装，安装表面有四组的至少一个斜面，形成至少有一直界线区域的四组，界定较高层区域和四个较底层区域，四直界线区域在对角方向上分别界定邻接四角的四角区域域，因此四个较底层区域分别处在四角区域域的位置上，四个斜面面向相应的半导体封装的四角之一，较高层区域有多个第一导电焊盘连接到多层互连的第一层互连上并且较低层区域有多个第二电焊盘连接到多层互连的第二层互连上，以便允许第一层和第二层互连分别保持在第一层和第二层层上从安装区域引出到外部区域。
本发明第七实施例具有以下三种效果。
上述改善的安装表面增加了多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的自由度。即，上述新型表面安装半导体封装消除了多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的许多限制，甚至新型表面安装半导体封装相邻两个端子之间的间距可以减少到可能设计的最小距离，因此可以增加端子的数量，也因此可以减少表面安装半导体封装的面积。新型表面安装半导体封装允许多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域而不需要通孔，其可能妨碍位于顶层互连下面的较低层互连从表面安装半导体封装的安装区域引出。
进一步，上述新型表面安装半导体封装允许进一步减少其尺寸。如上所述，不需要有通过相邻两个导电焊盘之间引出的多层互连，因此允许进一步减少表面安装半导体封装的安装表面上的相邻两个导电焊盘之间的间距或距离。相邻两个导电焊盘之间的间距或距离的进一步减少可以进一步减少表面安装半导体封装的面积。
进一步，上述新型表面安装半导体封装允许增加许多半导体封装的导电焊盘或端子的数量，这是因为减少了由从安装区域引出到外部区域的多层互连所带来的限制，以及相邻两个导电焊盘之间的间距或距离变窄。从而有可能形成导电焊盘的满网格结构。
导电焊盘可以提供或不提供焊球。
半导体封装的上述不同层的斜面也可以通过使用和台阶相同形状的模子模压陶瓷封装形成。
半导体封装的上述不同层的斜面也可以通过使用无斜面陶瓷衬底模子模压陶瓷封装形成，然后对斜面台阶陶瓷衬底顺次选择机械切割或者机械抛光形成斜面。
高度变化区域最好有四组多斜面，形成四组多条直界线区域分别界定最高层区域、四组的至少中间区域和四组最低层区域，多条直界线区域的每一组多重界定四角区域域的每一个，因此四个最低层区域分别位于四角区域域，至少一中间层区域的每一个在半导体封装的对角线方向上界定最高层区域和四个最低层区域，每一个斜面面向相应的半导体封装的四角之一。
最好地，至少一中间层区域的每一个有一单序列导电焊盘在对角线方向上界定最低层区域。
最好地，至少中间层区域的每一个在对角线方向有一组内层和外层导电焊盘共同界定最底层区域，外层处在比内层更靠近最底层的位置，内层导电焊盘处在偏离外层导电焊盘的位置，因此连接内层导电焊盘的互连可以允许通过相邻两个外层导电焊盘的中间引出。
本发明第八实施例提供一种包含半导体芯片和一安装在多层安装衬底上并有多层互连的安装表面的半导体封装，安装表面有四斜面区域朝半导体封装四条边依次减少，安装衬底的多层互连从多层安装衬底的安装区域通过半导体封装的四条边延伸到包围安装区域的外部区域，四个斜面区域在每个斜面区域的多个不同层上有多个导电焊盘，导电焊盘至少连接到多层互连的一部分，以便允许至少一部分多层互连分别保持在相应的层上从安装区域引出到外部区域。
本发明第八实施具有以下三种效果。
上述改善的安装表面增加了多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的自由度。即，上述新型表面安装半导体封装消除了多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的许多限制，即使新型表面安装半导体封装相邻两个端子之间的间距减少到可能设计的最小距离，因此可以增加端子的数量，也因此可以减少表面安装半导体封装的面积。新型表面安装半导体封装允许多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域而不需要通孔，通孔可能妨碍位于顶层互连下面的较低层互连从表面安装半导体封装的安装区域引出。
进一步，上述新型表面安装半导体封装允许进一步减少其尺寸。如上所述，不需要有通过相邻两个导电焊盘之间引出的多层互连，因此允许进一步减少表面安装半导体封装的安装表面上的相邻两个导电焊盘之间的间距或距离。相邻两个导电焊盘之间的间距或距离的进一步减少可以进一步减少表面安装半导体封装的面积。
进一步，上述新型表面安装半导体封装允许增加半导体封装的导电焊盘或端子的数量，这是因为减少了由从安装区域引出到外部区域的多层互连所带来的限制，以及相邻两个导电焊盘之间的间距或距离变窄。从而有可能形成导电焊盘的满网格结构。
导电焊盘可以提供或不提供焊球。
半导体封装的上述不同层的斜面也可以通过使用无斜面相同形状的模子模压陶瓷封装形成。
半导体封装的上述不同层的斜面也可以通过使用无斜面陶瓷衬底模子模压陶瓷封装形成，然后对无斜面陶瓷衬底顺次选择机械切割或者机械抛光形成斜面。
最好地，四个斜面区域的每一个有多排导电焊盘与半导体封装的的四条边的每一条平行延伸，因此多排是处在相互不同的高度上，允许至少有一部分多层互连分别保持在各自的高度上从安装区域引出到外部区域。
本发明第九实施例提供一种包含半导体芯片和一安装在多层安装衬底上并有多层互连的安装表面的半导体封装，安装表面有四个斜面区域，它们朝向半导体封装的四角高度变少，安装衬底的多层互连从多层安装衬底的安装区域通过半导体封装的四个角附近的区域延伸到包围安装区域的外部区域，四个斜面区域在每个斜面区域的多个不同层上有多个导电焊盘，导电焊盘至少连接到多层互连的一部分，以便允许至少一部分多层互连分别保持在相应的层上从安装区域引出到外部区域。
本发明第九实施例具有以下三种效果。
上述改善的安装表面增加了多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的自由度。即，上述新型表面安装半导体封装消除了多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域的许多限制，甚至新型表面安装半导体封装相邻两个端子之间的间距可以减少到可能设计的最小距离，因此可以增加端子的数量，也因此可以减少表面安装半导体封装的面积。新型表面安装半导体封装允许多层互连从多层安装衬底的安装区域引出到位于安装区域外部的外部区域而不需要通孔，通孔可能妨碍位于顶层互连下面的较低层互连从表面安装半导体封装的安装区域引出。
进一步，上述新型表面安装半导体封装允许进一步减少其尺寸。如上所述，不需要有通过相邻两个导电焊盘之间引出的多层互连，因此允许进一步减少表面安装半导体封装的安装表面上的相邻两个导电焊盘之间的间距或距离。相邻两个导电焊盘之间的间距或距离的进一步减少可以进一步减少表面安装半导体封装的面积。
进一步，上述新型表面安装半导体封装允许增加半导体封装的导电焊盘或端子的数量，这是因为减少了由从安装区域引出到外部区域的多层互连所带来的限制，以及相邻两个导电焊盘之间的间距或距离变窄。从而有可能形成导电焊盘的满网格结构。
导电焊盘可以提供或不提供焊球。
半导体封装的上述不同层的斜面也可以通过使用和斜面相同形状的模子模压陶瓷封装形成。
半导体封装的上述不同层的斜面也可以通过使用无斜面陶瓷衬底模子模压陶瓷封装形成，然后对无斜面陶瓷衬底顺次选择机械切割或者机械抛光形成斜面。
另外最好地四个斜面区域的每一个有一多排导电焊盘与半导体封装的的四条边的每一条平行延伸，因此多排是处在相互不同的高度上，允许多层互连分别保持在各自的高度上从安装区域引出到外部区域。
【优选实施例】第一实施例
参照图3A、3B、3C、4、5A、5B、6A以及6B详细说明依据本发明的第一实施例，在此，提供一种改善安装表面的新型表面安装型半导体封装。图3A为表示在依据本发明的第一实施例中改善安装表面的新型表面安装半导体封装的透视图。图3B为表示依据本发明的第一实施例的图3A所示改善安装表面的新型表面安装半导体封装的平面示意图。图3C为表示依据本发明的第一实施例中沿图3B的A-A线的改善安装表面的新型表面安装半导体封装的截面示意图。图4为依据本发明的第一实施例中图3C的改善安装表面的新型表面安装半导体封装的截面图。图5A为表示依据本发明的改善安装表面的新型表面安装半导体封装所安装的一多层安装衬底的局部放大平面图。图5B为表示图5A的多层安装衬底的截面局部放大图。图6为依据本发明的第一实施例中改善安装表面的新型表面安装半导体封装安装在多层安装衬底上的透视图。
如图3A、3B、3C所示，新型表面安装半导体封装1具有一有台阶的改善安装表面。新型表面安装半导体封装1包括第一、第二和第三层11、12以及13的叠层，在此，第一、第二和第三层11、12以及13为方形但从平面看为不同的尺寸。第一层11的俯视尺寸最大，第二层12次之，第三层13最小。由于第一、第二和第三层11、12以及13之间尺寸不同，在第一层11的第一平台和第二层12的第二平台之间形成第一台阶，在第二层12的第二平台和第三层13的第三平台之间形成第二台阶。第一层11的第一平台由第一层11的顶面的周边区域界定。第二层12的第二平台由第二层12的顶面周边区域界定。其中第二层的周边区域未被第三层13覆盖。第三层13的第三平台由第三层13的顶面界定。表面安装半导体封装1安装表面为多台阶结构，包括第一平台、第二平台和第三平台，而第二平台由第一平台所包围并由第一台阶与第一平台分界，第三平台由第二平台所包围并由第二台阶与第二平台阶分界。
第一层11的第一平台呈现为沿方形半导体封装1的四条边延伸的四个直带的形状，第一层11的第一平台的四个直带的每一个有一单沿直带排列的导电焊盘，使得在第一层11的第一平台上所有导电焊盘排成一方形。第二层12的第二平台也呈现为与方形半导体封装1的四条边平行延伸的四个直带的形状，第二层12的第二平台的四个直带的每一个有一单沿直带排列的导电焊盘，使得在第二层12的第二平台上所有导电焊盘排成一方形。第三层13的第三平台为一方形，在第三层13的第三平台上有四个单分别沿方形第三层13的四条边排列的导电焊盘，因此，导电焊盘是排列在方形第三层13的四周。因此，所有导电焊盘排列在半导体封装1的安装表面上在不同的层形成三个方框。外层方形的四个单序列导电焊盘在半导体封装1的安装表面的底层，中间层方形的四个单序列导电焊盘在半导体封装1的安装表面的中间层，内层方形的四个单序列导电焊盘在半导体封装1的安装表面的顶层。在每一导电焊盘上有一球状凸部的焊球20，因此，焊球20在不同层上排成三个方形。外层方形的四个单焊球在半导体封装1的安装表面的底层，中间层方形的四个单焊球在半导体封装1的安装表面的中间层，内层方形的四个单焊球在半导体封装1的安装表面的顶层。由于三个方形导电焊盘或者焊球20分布在不同的层上，所以每个导电焊盘和焊球20都露出在位于外部的自由空间，在保持这些层时，并不妨碍互连朝向或者背离方形半导体封装1从焊球向外引出。
参照图4，依次说明半导体封装的结构。方形半导体封装1有一芯片43、一绝缘层45和包括第一、第二和第三层11、12以及13叠层的多层衬底。第一、第二和第三层11、12以及13叠层由绝缘层45与芯片43隔离。互连41在第一层11的背面上延伸到半导体封装1的安装表面。如上所述，焊球20处在第一、第二和第三层11、12、13的第一、第二和第三平台上的各个导电焊盘形上，形成三个焊球20的方形排列。外层方形的四排焊球20形成在第一层11的第一平台上，中间层方形的四排焊球20形成在第二层12的第二平台上，内层方形的四排焊球20形成在第三层13的第三平台上的周边区域。第一、第二和第三层11、12以及13叠层上有通孔46，每个通孔内有导电薄膜用于互连41和焊球20之间的电连接。芯片43的表面有导电焊盘44，通过边线42与互连41电连接。芯片43由密封材料40密封。半导体片1的安装表面包括有一台阶形的多层结构，在不同的层上排列有三个焊球方形。
上述半导体封装1被固定到图5A、5B及6中所示的多层安装衬底上。多层安装衬底包含第一、第二及第三安装衬底51、52及53的叠层；其中第二安装衬底52被叠在第三安装衬底53上，而第一安装衬底51被叠在第二安装衬底52上。第二安装衬底52在多层安装衬底的中心位置具有一个小的方形的开孔，从而通过第二安装衬底52的小的方形开孔可以看到第三安装衬底53的表面的方形部分。第一安装衬底51在多层安装衬底的中心位置具有大的方形开孔，从而第二安装衬底52的小方形开孔的周边区域及第三安装衬底53的表面的方形部分可通过第一安装衬底51的大的方形开孔看到。
其结果，多层安装衬底的安装表面具有包含第一、第二和第三平台的多层结构，第一安装衬底51的第一平台由大的方形开孔界定。第二安装衬底52的第二平台由大和小的方形开孔界定。第三安装衬底53的第三平台为方形并且由较小的方形开孔所界定。较大方形开孔的边缘形成第一台阶，其界定出了第一安装衬底51的第一平台及第二安装衬底52的第二平台。较小方形开孔的边缘同样形成第二台阶，其界定出了第二安装衬底52的第二平台及第二安装衬底53的第三平台。第三安装衬底53的第三平台被第二安装衬底52的第二平台包围，同时第二安装衬底的第二平台被第一安装衬底51的第一层包围。
第一层互连41和第一层导电焊盘44被设置在第一安装衬底51上。第一层导电焊盘44的四个序列的每一个都沿较大方形开孔的每一边延伸，从而在较大方形开孔的周围形成第一层导电焊盘44的四个序列的外围方形。第一层互连41在与大方形开孔的边垂直的方向上从第一层导电焊盘44向外延伸。第二层互连41及第二层导电焊盘44设置在第二安装衬底52上。第二层导电焊盘44的四个序列的每一个都沿较小方形开孔的每边延伸，从而第二层导电焊盘44的四个序列中的中间的方形形成在较小方形开孔的周围并被第一层导电焊盘44的四个序列中的外层的方形包围。第二层互连41在与较小方形孔的边垂直的方向上，从第二层导电焊盘44向外延伸。第二层互连41在第一和第二安装衬底52间的界面上延伸并同样在第一层互连41下延伸。第三层互连41及第三层导电焊盘44同样设置在第三安装衬底53上。第三层导电焊盘44的四个序列中的每一个沿较小方形开孔的每一边延伸从而第三层导电焊盘44的四个序列的内层方形形成在较小方形开孔的里面并被第二层导电焊盘44的四个序列中的中间的方形包围。第三层互连41在与较小方形开孔的边相垂直的方向上，从第三层导电焊盘44向外延伸。第三层互连41在第二和第三安装衬底51及52间的界面上延伸且同样在处于第一层互连41下面的第二层互连41下延伸。也可设置第四层互连41，其在与多层安装衬底47的安装表面相对的第三安装衬底53的表面上延伸。
参考图6，上述半导体封装1被安装到多层安装衬底47上。半导体封装1的第一层11的第一层台阶在俯视尺寸、形状及位置方面与多层安装衬底47的第一安装衬底51的第一层台阶相对应。半导体封装1的第一台阶也在俯视尺寸、形状及位置上与多层安装衬底47的第一台阶相对应。半导体封装1的第二层12的第二平台在俯视尺寸、形状及位置上同样与多层安装衬底47的第二安装衬底52的第二平台对应。半导体封装1的第二台阶在俯视尺寸、形状及位置方面同样对应于多层安装衬底47的第二台阶。半导体封装1的第三层13的第三平台在俯视尺寸、形状及位置方面也与多层安装衬底47的第三安装衬底53的第三平台对应。
另外，半导体封装1的第一层11的第一平台上的较大方形形成的序列上第一层导电焊盘在位置上与多层安装衬底47的第一安装衬底51的第一平台上的较大方形的序列上的第一层导电焊盘44对应。也即，半导体封装1的第一层11的第一平台上的较大方形形成的第一层焊球20在位置上与多层安装衬底47的第一安装衬底51的第一平台上的较大方形形成的序列上的第一层导电焊盘44相对应。另外，半导体封装1的第二层12的第二平台上的中间方形形成的序列上的第二层导电焊盘的位置还与多层安装衬底47的第二安装衬底52的第二平台上的中间方形形成的序列上的第二层导电焊盘44相对应。也即，半导体封装1的第二层12的第二平台上的中间方形形成的序列上的第二层焊球20在位置上还与多层安装衬底47的第二安装衬底52的第二平台上的中间方形形成的序列上的第二层导电焊盘44相对应。另外，半导体封装1的第三层13的第三平台上的较小方形形成的序列上的第三层导电焊盘的位置与多层安装衬底47的第三安装衬底53的第三平台上的较小方形形成的序列上的第三层导电焊盘44对应。也即，半导体封装1的第三层13的第三平台上的较小方形形成的序列的第三层焊球20的位置还与多层安装衬底47的第三安装衬底53的第三平台上的较小方形形成的序列上的第三层导电焊盘44相对应。
其结果，如果半导体封装1被固定到多层安装衬底47上，则半导体封装1的第一层焊球20在高度及位置上与多层安装衬底47的第一层导电焊盘44对应，从而半导体封装1的第一层焊球20被与多层安装衬底47的第一层导电电头44相接触。同时，半导体封装1的第二层焊球20的高度及位置与多层安装衬底47的第二层导电焊盘44相对应，从而使半导体封装1的第二层焊球20与多层安装衬底47的第二层导电焊盘44相接触。另外，半导体封装1的第三层焊球20在高度与位置上对应于多层安装衬底47的第三层导电焊盘44，因此半导体封装1的第三层焊球20与多层安装衬底47的第三层导电焊盘44接触。
其结果，半导体封装1的第一层导电焊盘通过第一层焊凸块20及多层安装衬底47的第一层导电焊盘44与第一层互连41电连接第一层互连41在保持第一层及直线的情况下向外延伸，而不会穿过两相邻的其它导电焊盘之间，且无须作任何迂回以避免诸如其它导电焊盘等的阻碍。此外，半导体封装1的第二层导电焊盘通过多层安装衬底47的第二层焊凸块20及第二层导电焊盘44与第二层互连41电连接，第二层互连41在保持第二层及处于直线的情况下向外延伸，而不会穿过位于第二层导电焊盘44外面的两相邻的第一层导电焊盘44之间，且无须作任何迂回，例如，通过使用各种通孔，以避免诸如第一层导电焊盘44等的阻碍。此外，半导体封装1的第三层导电焊盘通过多层安装衬底47的第三层焊凸块20及第三层导电焊盘44与第三层互连41电连接，第三层互连41在保持第三层及处于直线的情况下向外延伸，而不会穿过位于第三层导电焊盘44外部的两相邻第一层或第二层导电焊盘44之间，且无须作任何迂回，如利用通孔等以避免诸如第一层和第二层导电焊盘44等的阻碍。
上述改进的半导体封装1的高度变化安装表面可保证多层互连使多层安装衬底47的安装面在保持各自高度高度的情况下处于向外的方向。即，上述改进的半导体封装1的高度变化安装表面通过设置通孔从而使互连不需要作任何向竖直方向的弯曲也不需要作水平的弯曲。这使得两相邻互连间的间距更窄。这种使两相邻互连装置间的间距更窄还可更大地减少多层安装衬底的两相邻导电焊盘间的间距距离。其还可进一步减小半导体封装1的两相邻焊球间的间距距离。这意味着其可大大减小半导体封装的两相邻导电焊盘两相邻端子间的间距距离。因此，上述改进的半导体封装的安装表面使多层互连更自由地从多层安装衬底的安装面向外引出，即，即使从设计原理上来说，表面安装型半导体封装的两相邻端子间的间距已被减到了最小，上述新型的表面安装型半导体封装也会使多层互连不受到实质的限制而从多层安装衬底的安装面向外引出，从而增多了端子的数目，还可减少半导体封装的安装表面的面积且可减小半导体封装的尺寸。
另外，对于互连从多层安装衬底的安装面引出不会产生任何问题和限制，上述改进的半导体封装的高度变化安装表面仅通过增加半导体封装的安装表面的台阶及不同平台的数目就可增加半导体封装的端子或焊球的序列的多个方形的数目，例如，在对互连从多层安装衬底的安装面引出不会造成任何问题和限制的情况下，可实现半导体封装的端子或焊球的全网格阵列，从而可进一步减小半导体封装的安装表面的面积及减小半导体封装的尺寸。第二实施例
下面参考图7A、7B、7C及7D对本发明的第二实施例进行描述，其中提供了一种具有改进安装表面的新型表面安装型半导体封装。图7A为根据本发明第二实施例的具有改进安装表面的新型表面安装型半导体封装的透视图。图7B为根据本发明第二实施例的图7A中的具有改进安装表面的新型表面安装型半导体封装的平面示意图。图7C为根据本发明第二实施例的图7B中的具有改进安装表面的新型表面安装型半导体封装的A-A方向的剖视图。图7D为根据本发明第二实施例的图7A的新型表面安装型半导体封装的改进安装表面的每一级上的导电焊盘的双重序列的局部放大平面示意图。
在此第二实施例中，半导体封装的改进的安装表面具有三级彼此不同的层高度及围绕三级的两个台阶，其中每一级都具有包含四个边的导电焊盘序列的双方形，每一级还包含其上设置有焊球的导电焊盘的双重序列。半导体封装的其它结构与第一实施例基本相同。在半导体封装的每一方形级的每一边上，双重序列中内层序列上的导电焊盘与外层序列上的导电焊盘分开设置其间距等于导电焊盘间距的一半，从而，在双序列的靠内层一个上的每个导电焊盘上的焊球与互连相连接，其中互连直接通过双序列的外层一个上的两相邻导电焊盘的中点。与此双序列结构相对应，多层安装衬底的安装表面通过结构的变化形成导电焊盘的双序列。下面参考图7A、7B及7C对此第二实施例进行详细描述。
新型表面安装型半导体封装1具有带台阶的安装表面。新型表面安装型半导体封装1包含第一、第二和第三层11、12及13的叠层，其中第一、第二和第三层11、12及13为方形但平面的尺寸不同。第一层11的俯视尺寸最大。第二层12次之，第三层13最小。第一、第二和第三层11、12及13的尺寸的不同导致第一层11的第一平台与第二层12的第二平台间的第一台阶的形成，及第二层12的第二平台与第三层13的第三平台间的第二台阶的形成。第一层11的顶面的周边区域界定出第一层11的第一平台，其中第一层11的周边区域不被第二层12覆盖。第二层12的第二平台由第二层12的顶面的周边区域界定出，其中第二层12的周边区域不被第三层13覆盖。第三层13的第三平台被第三层13的顶面界定出，表面安装型半导体封装1的安装表面具有多层结构，其包含第一平台、第二平台及第三平台，其中第二平台被第一平台包围，且同样从第一平台处被第一台阶界定出来，而第三平台被第二平台包围且同样从第二平台处由第二台阶界定出来。
第一层11的第一平台是沿方形半导体封装1的四边延伸的4条直带形式。第一层11的第一平台的四个直带中的每一个都具有导电焊盘的双序列，该双序列沿直带延伸，从而导电焊盘在第一层11的第一平台上排列形成方形。第二层12的第二平台同样为四条直带形式，其平行于方形半导体封装1的四条边延伸。第二层12的第二平台的4条直带中的每一个都具有沿直带延伸的双序列导电焊盘，从而导电焊盘在第二层12的第二平台上排列形成方形。第三层13的第三平台为方形形式。第三层13的第三平台有四个导电焊盘的双序列，其分别沿方形第三平台的每一边延伸。从而导电焊盘排列在方形第三层13的周边区域。每个双序列沿方形第三平台的每一边延伸。处于双序列的内层一个上的导电焊盘距离处于外层一个上的导电焊盘的间距为导电焊盘间距的一半，从而处于内层的双序列上的每个导电焊盘上的焊球与互连相连，该互连直线通过处于双序列外层一个上的两相邻导电焊盘间的中点。其结果，导电焊盘在半导体封装1的安装面上排列，形成三组高度不同的双方形。第一平台上的导电焊盘的双方形序列具有半导体封装1的安装表面的底面高度。第一平台上的导电焊盘的双方形序列具有一个半导体封装1的安装表面的中间高度，第一平台上的导电焊盘的双方形序列具有半导体封装1的安装表面的顶面高度。作为球块的焊球20设置在各导电焊盘上，从而焊球20的序列形成三组高度不同的双方形。焊球20的序列的外层双方形具有半导体封装1的安装表面的底面高度。焊球20的序列的中间双方形具有半导体封装1的安装表面的中间高度。焊球20的序列的内层双方形具有半导体封装1的安装表面的顶面高度。焊球20或导电焊盘双方形的三组的高度上的不同导致各个导电焊盘及焊球20具有外部的自由空间，从而使互连在保持它们各自高度的情况下在从焊球向外或向着方形半导体封装1的各边引出时不受任何阻碍。
上述的半导体封装1被固定到具有多层结构的多层安装衬底上，所述多层结构包含第一、第二及第三平台。用在此实施例中的多层安装衬底具有与半导体封装1的对应的双序列结构。第一、第二、第三平台的每一个都具有导电焊盘序列的双方形。每个方形级的每一边沿台阶的每一边具有导电焊盘的双序列，其中双序列包含导电焊盘的外围及内围序列。内层序列上的导电焊盘与外围序列上的导电焊盘的位置间距为导电焊盘间间距的一半，从而每个与内层序列上的导电焊盘相连的互连通过外围序列上的两相邻导电焊盘之间的中点延伸。
上述半导体封装1被安装在多层安装衬底上。半导体封装1的第一层11的第一平台在俯视尺寸、形状及位置上与多层安装衬底的第一安装衬底的第一平台对应，半导体封装1的第一台阶的俯视尺寸、形状及位置也与多层安装衬底的第一台阶对应。半导体封装1的第二层12的第二平台的俯视尺寸、形状及位置对应于多层安装衬底的第二安装衬底的第二平台，半导体封装1的第二台阶的俯视尺寸、形状及位置同样与多层安装衬底的第二台阶对应。半导体封装1的第三层13的第三平台的俯视尺寸、形状及位置对应于多层安装衬底的第三安装衬底的第三平台。
另外，半导体封装1的第一层11的第一平台上的较大方形形成的双序列上的第一层导电焊盘的位置与多层安装衬底的第一安装衬底的第一平台上的较大方形形成的双序列上的第一层导电焊盘相对应。即，半导体封装1的第一层11的第一平台上的较大的方形形成的双序列上的第一层焊球20的位置对应于多层安装衬底的第一安装衬底的第一平台上的较大方形形成的序列上的第一层导电焊盘的位置。另外，半导体封装1的第二层12的第二平台上的中间大小方形形成的双序列上的第二层导电焊盘的位置对应于多层安装衬底的第二安装衬底的中间大小方形形成的序列上的第二层导电焊盘。即，半导体封装1的第二层12的第二平台上的较小方形形成的双序列上的第二层焊球20的位置对应于多层安装衬底的第二安装衬底的第二平台上的较小方形形成的序列上的第二层导电焊盘的位置。另外，半导体封装1的第三层13的第三平台上的中间大小方形形成的双序列上的第三层导电焊盘的位置对应于多层安装衬底的第三安装衬底的第三平台上的较小方形形成的序列上的第三层导电焊盘位置。即，半导体封装1的第三层12的第三平台上的较小方形形成的双序列上的第三层焊球20的位置对应于多层安装衬底的第三安装衬底的第三平台上的较小方形形成的序列上的第三层导电焊盘。
结果，如果半导体封装1被安装到多层安装衬底上，则半导体封装1的第一层焊球20的高度及位置即对应于多层安装衬底的第一层导电焊盘，则使得半导体封装1的第一层焊球20与多层安装衬底的第一层导电焊盘相接触，其中半导体封装1的双序列的内层一个上的内层第一层焊球20与多层安装衬底上的双序列的内层一个上的内层第一层导电焊盘相接触，而位于半导体封装1的双序列的外层一个上的外层第一层焊球20与多层安装衬底上的双序列的外层一个上的外层第一层导电焊盘接触。同时，半导体封装1的第二层焊球20在高度及位置上与多层安装衬底的第二层导电焊盘相对应，从而使得半导体封装1的第二层焊球20与多层安装衬底的第二层导电焊盘相接触，其中半导体封装1的双序列的内层一个上的内层第二层焊球20与多层安装衬底的双序列的内层一个上的内层第二层导电焊盘相接触，而位于半导体封装1的双序列的外层一个上的外层第二层焊球20与多层安装衬底的双序列的外层一个上的外层第二层导电焊盘接触。另外，类似地，半导体封装1的第三层焊球20在高度及位置上与多层安装衬底的第三层导电焊盘对应，从而使得半导体封装1的第二层焊球20与多层安装衬底的第三层导电焊盘相接触，其中半导体封装1的双序列的内层一个上的内层第三层焊球20与多层安装衬底的双序列的内层一个上的内层第三层导电焊盘相接触，而位于半导体封装1的双序列的外层一个上的外层第三层焊球20与多层安装衬底的双序列的外层一个上的外层第三层导电焊盘相接触。
其结果，半导体封装1的第一层导电焊盘通过第一层焊凸块20及多层安装衬底上的第一层导电焊盘与第一层互连电连接，第一层互连在保持第一层及处于直线的情况下向外延伸，而不会通过其它两相邻导电焊盘之间，也无须作任何迂回，以避免诸如其它导电焊盘等的阻碍。此外，半导体封装1的第二层导电焊盘通过第二层焊凸块20及多层安装衬底的第二层导电焊盘与第二层互连电连接，第二层互连在保持第二层及处于直线的情况下向外延伸，而不会穿过位于第二层导电焊盘外的两相邻第一层导电焊盘之间，也无须作任何迂回，如利用任何通孔以避免诸如第一层导电焊盘的阻碍。此外，半导体封装1的第三层导电焊盘通过第三层焊凸块20及多层安装衬底的第三层导电焊盘与第三层互连电连接，第三层互连在保持第三层及处于直线的情况下向外延伸，而不会穿过位于第三层导电焊盘外的两相邻第一层或第二层导电焊盘之间，也无须作任何迂回，如利用任何通孔以避免诸如第一层或第二层导电焊盘的阻碍。
上述改进的半导体封装1的高度变化安装表面可保证多层互连在保持各自高度的情况下向外引出多层安装衬底的安装面。即上述半导体封装1的改进的高度变化安装表面通过设置通孔从而既不会产生互连的竖直方向的弯曲也不会造成水平方向的弯曲。这可以大大降低相邻两互连间的距离。它意味着可以大大降低多层安装衬底的两相邻导电焊盘间的距离。其还可以大大降低半导体封装1的两相邻焊球间的距离。这意谓着其可以其可降低半导体封装1的两相邻端子及两相邻导电焊盘间的间距或距离。因此，上述改进的半导体封装的安装表面增加了多层互连从多层安装衬底的安装面向外部区域引出的自由度。即，上述新型表面安装型半导体封装在即使半导体封装的两相邻端子间的间距被减至了设计原理中最小值的情况下，也可保证多层互连从多层安装衬底的安装面向外不受限制地引出，从而增加了端子的数目，同样减少了半导体封装的安装面的面积，以及减小了半导体封装的俯视尺寸。
另外，在对互连从多层安装衬底的安装面引出不产生任何问题任何限制的情况下，上述半导体封装的改进的高度变化安装表面可以通过只增加半导体封装的安装表面的台阶及不同平台的数目来增加焊球的序列的多个方形或半导体封装的端子的数目。例如，在对互连从多层安装衬底的安装面引出不受任何限制的情况下可实现半导体封装的端子或焊球全网格阵列，从而减小了半导体封装的安装的面积以及减小了半导体封装的尺寸。第三实施例
下面参考图8A、8B及8C对本发明的第三实施例进行描述，其中提供了一种具有改进安装表面的新型表面安装型半导体封装。图8A为根据本发明第三实施例的具有改进安装表面的新型表面安装型半导体封装的透视图。图8B为根据本发明第三实施例的图8A中和具有改进安装表面的新型表面安装型半导体封装的平面示意图。图8C为根据本发明第三实施例图8中的具有改进安装表面沿的新型表面安装型半导体封装的A-A方向剖视图。
在第三实施例中，新型表面安装型半导体封装1与第一实施例的结构差别在于其具有围住第一、第二及第三平台的第一和第二斜面。通过替代具有竖壁的台阶，斜面可被形成用于界定住彼此高度不同的第一、第二及第三平台。
如图8A、8B及8C中所示，新型表面安装型半导体封装1具有带有斜面的改进安装表面。新型表面安装型半导体封装1包含第一、第二及第三层11、12及13的叠层，其中第一、第二及第三层11、12及13为方形但平面的尺寸不同。第一层11的俯视尺寸最大￡﹁第二层12次之，而第三层13最小。第一、第二和第三层11、12及13的尺寸的差别导致第一层11的第一层与第二层12的第二平台间形成第二斜面。而在第二层12的第二平台与第三层13的第三平台之间形成第斜面。第一层11的第一平台由第一层11的顶面的周边区域界定，其中第一层11的周边区域不被第二层12覆盖。第二层12的第二平台由第二层12的顶面的周边区域界定，其中第二层12的周边区域不被第三层13覆盖。第三层13的第三平台被第三层13的顶面界定，表面安装型半导体封装1的安装表面具有多层结构，第二平台被第一平台包围且被第一斜面将其与一平台划界，而第三平台被第二平台包围且被第二斜面将其与第二平台划界。
第一层11的第一平台是沿方形半导体封装1的四边延伸的四条直带形式。第一层11的第一平台的四个直带中的每一个都具有沿直带延伸的单序列导电焊盘序列，从而导电焊盘在第一层11的第一平台上排列形成方形。第二层12的第二平台同样为与方形半导体封装1的四条边平行延伸的四直带的形式。第二层12的第二平台的四条直带中的每一个都具有沿直带延伸的单序列导电焊盘序列，从而导电焊盘在第二层12的第二平台上排列形成方形。第三层13的第三平台为方形。第三层13的第三平台具有四个导电焊盘序列，它们分别沿方形第三层13的四边延伸。从而导电焊盘在方形第三13的周边区域上排列。其结果，导电焊盘在半导体封装1的安装面上排列形成三个高度不同的方形。四个导电焊盘直序列的外部方形具有半导体封装1的安装表面的最低高度。中间的方形具有中间高度，而最内的方形的高度最高。作为球块的焊球20设置在各导电焊盘上，而焊球20的序列形成三个高度不同的方形。焊球20的四个直序列的最外层的方形具有半导体封装1安装平面的最低高度。焊球20的四个直序列的中间的方形具有半导体封装1的安装表面的中间高度。而焊球20的四个直序列的内层方形具有半导体封装1的安装表面的最高高度。导电焊盘或焊球20的方形高度上的差别导致各个导电焊盘及焊球20在位于其外具有自由的空间，且使在互连在保持各自高度的情况下从焊球20向外或向着方形半导体封装1的各边不受任何其阻碍地引出。
上述的半导体封装1被固定在图5A、5B及图6中所示的多层安装衬底上，多层安装衬底包含第一、第二及第三安装衬底51、52及53的叠层，其中第二安装衬底52被叠在第三安装衬底53上，而第一安装衬底51被叠在第二安装衬底525。第二安装衬底52的中心具有小的方形开孔从而通过第二安装衬底52的小方形开孔可以看到第三安装衬底53表面的方形表面部分。第一安装衬底51在多层安装衬底的中心位置具有大方形形状的开孔，从而第二安装衬底52的小方形开孔的周边区域及第三安装衬底53表面方形表面部分通过第一安装衬底51的大方形开孔可以看到。
其结果，多层安装衬底的安装表面具有包含第一、第二及第三平台的多层结构，第一安装衬底51的第一层由大的方形开孔界定，第二安装衬底52的第二平台，由大和小的方形开孔界定。第三安装衬底53的第三平台为方形且由较小的方形开孔界定。较大方形开孔的边形成将第一安装衬底51的第一平台与第二安装衬底52的第二平台划界的第一台阶，较小方形开孔的边同样形成将第二安装衬底52的第二平台与第三安装衬底53的第三平台划界的第二台阶。第三安装衬底53的第三平台被第二安装衬底52的第二平台包围，而第二安装衬底52的第二平台被第一安装衬底51的第一平台包围。
第一层互连41及第一层导电焊盘44设置在第一安装衬底51上。第一层导电焊盘44的四个序列的每一个沿较大方形开孔的每一边延伸，从而第一层导电焊盘44的四个序列的外部的方形形成在较大方形开孔的周围。第一层互连41在与大方形开孔的边垂直的方向上从第一层导电焊盘44向外延伸。第二层互连41及第二层导电焊盘44设置在第二安装衬底52上。第二层导电焊盘44的四个序列的每一个沿较小方形开孔的每一边延伸，从而第二层导电焊盘44的四个序列的中间的方形形成在较小方形开孔的周围并被第一层导电焊盘44的四个序列的外部的方形包围。第二层互连41在与较小方形开孔的边垂直的方向上从第二层导电焊盘44向外延伸。第二层互连41在第一和第二安装衬底51和52间的界面上延伸且同样在第一层互连41下延伸。第三层互连41及第三层导电焊盘44设置在第三安装衬底53上。第三层导电焊盘44的四个序列的每一个沿较小方形开孔的每一边延伸，从而第三层导电焊盘44的四个序列的内部的方形形成在较小方形开孔的内部并被第二层导电焊盘44的四个序列的中间的方形包围。第三层互连41在与较小方形开孔的边垂直的方向上从第三层导电焊盘44向外延伸。第三层互连41在第一和第二安装衬底51和52间的界面上延伸且同样在第一层互连41下面的第二层互连41下延伸。还可提供第四层互连41，其在第三安装衬底53的与多层安装衬底47的安装表面相对的表面上延伸。
参考图6，上述半导体封装1被安装到多层安装衬底47上，半导体封装1的第一层11的第一平台在俯视尺寸、形状及位置上与多层安装衬底47的第一安装衬底51的第一平台对应。半导体封装1的第一斜面的俯视尺寸、形状及位置与多层安装衬底47的第一台阶对应。半导体封装1的第二层12的第二平台的俯视尺寸、形状及位置对应于多层安装衬底47的第二安装衬底52的第二平台。半导体封装1的第二斜面的俯视尺寸、形状及位置对应于多层安装衬底47的第二台阶。半导体封装1的第三层13的第三平台的俯视尺寸、形状及位置同样对应于多层安装衬底47的第三安装衬底53的第三平台。
此外，半导体封装1的第一层11的第一平台上的较大方形形成的序列上的第一层导电焊盘的位置还与多层安装衬底47的第一安装衬底51的第一平台上的较大方形形成的序列上的第一层导电焊盘44对应。即，半导体封装1的第一层11的第一平台上的较大方形形成的序列上的第一层焊球20的位置还对应于多层安装衬底47的第一安装衬底51的第一平台上的较大方形形成的序列上的第一层导电焊盘44。此外，半导体封装1的第二层12的第二平台上的中间方形形成的序列上的第二层导电焊盘的位置对应于多层安装衬底47的第二安装衬底52的第二平台上的中间方形形成的序列上的第二层导电焊盘44。即，半导体封装1的第二层12的第二平台上的中间方形形成的序列上的第二层焊球20的位置对应于多层安装衬底47的第二安装衬底52的第二平台上的中间方形形成的序列上的第二层导电焊盘44。此外，半导体封装1的第三层13的第三平台上的较小方形形成的序列上的第三层导电焊盘的位置对应于多层安装衬底47的第三安装衬底53的第三平台上的较小方形形成的序列上的第三层导电焊盘44。即，半导体封装1的第三层13的第三平台上的较小方形形成的序列上的第三层焊球20的位置对应于多层安装衬底47的第三安装衬底53的第三平台上的较小方形形成的序列上的第三层导电焊盘44。
其结果，如果半导体封装1被安装到多层安装衬底47上，那么半导体封装1的第一层焊球20的高度和位置对应于多层安装衬底47的第一层导电焊盘44，因此半导体封装1的第一层焊球20与多层安装衬底47的第一层导电焊盘44接触。同时，半导体封装1的第二层焊球20的高度和位置对应于多层安装衬底47的第二层导电焊盘44的高度与位置，因此半导体封装1的第二层焊球20与多层安装衬底47的第二层导电焊盘44接触。此外，同时半导体封装1的第三层焊球20的高度和位置对应于多层安装衬底47的第三层导电焊盘44的高度与位置，因而半导体封装1的第三层焊球20与多层安装衬底47的第三层导电焊盘44接触。
其结果，半导体封装1的第一层导电焊盘通过多层安装衬底47的第一层焊凸块20及第一层导电焊盘44与第一层互连41电连接，第一层互连41在保持第一层及处于直线的情况下向外延伸，而不会通过其它导电焊盘之间，且不会造成任何弯曲，从而避免了诸如其它导电焊盘等的阻碍。此外，半导体封装1的第二层导电焊盘通过多层安装衬底47的第二层焊凸块20及第二层导电焊盘44与第二层互连41电连接，第二层互连41在保持第二层并处于直线的情况下向外延伸。而不会穿过位于第二层导电焊盘44外部的两相邻第一层导电焊盘之间，且不会造成任何弯曲，从而通过使用通孔避免了诸如第一层导电焊盘44等的阻碍。此外，半导体封装1的第三层导电焊盘通过多层安装衬底47的第三层焊凸块20及第三层导电焊盘44与第三层互连41电连接，第三层互连41在保持第三层及处于直线的情况下向外延伸，而不会穿过位于第三层导电焊盘44外部的相邻两个第一层导电焊盘或第二层导电焊盘之间，且不会造成任何弯曲，从而通过使用通孔避免了诸如第一层导电焊盘或第二层导电焊盘等的阻碍。
上述半导体封装1的改进的高度变化安装表面使多层互连在保持各自高度的情况下从多层安装衬底47的安装面向外引出。也即，半导体封装1的上述改进的高度变化的安装表面通过设置通孔而无须使互连产生任何竖向弯曲或水平弯曲。这样可以进一步大大地减小两相邻互连间的间距或距离。其意味着可以大大地减少多层安装衬底的两相邻导电焊盘间的间距或距离。这样可大大减少半导体封装1的两相邻导电焊盘及端子间的间距或距离。上述半导体封装1的改进的安装表面提高了多层互连从多层安装衬底的安装表面向外部区域引出的自由度。即，上述新型表面安装型半导体封装即使在其两相邻端子间的间距被减到了设计原理最小值时，对于多层互连从多层安装衬底的安装面向外部区域引出也不会产生任何的限制，从而增加了端子的数目并减小了半导体封装的安装表面的面积及减小了半导体封装的尺寸。
另外，在不会产生对互连从多层安装面引出造成限制的任何问题的情况下，半导体封装的上述改进的高度变化安装表面可增加焊球的序列的多个方形的数目或半导体封装的端子的数目，而这仅仅通过增加半导体封装的安装表面的不同平台及斜面的数目即可实现。例如，可以获得半导体封装的端子或焊球的全网格阵列，而不会出现对互连从多层安装衬底的安装面引出产生限制的任何问题，从而进一步减少了半导体封装的安装面的面积及减少了半导体封装的尺寸。第四实施例：
下面将参考图9A、9B及9C对本发明的第四实施例进行描述，其中提供了一种具有改进安装表面的新型表面安装型半导体封装。图9A为根据本发明第四实施例的具有改进安装表面的新型表面安装型半导体封装的透视图。图9B为根据本发明第四实施例的图9A中的具有改进安装表面的新型表面安装式半导体封装的平面示意图。图9C为根据本发明第四实施例的图9B中具有改进安装表面的安装新型表面型半导体封装的A-A方向剖面图。
在此第四实施例中，半导体封装的改进的安装表面具有三个高度彼此不同的级及界定三级的两个斜面，其中每一级都具有包含四条边的导电焊盘序列的双方形，每一个级包含在其上设置焊球的导电焊盘的双序列。半导体封装的其它结构与第二实施例中的相同。在半导体封装的每个方形级的每一边上，在双序列的内层一个上的导电焊盘与在外层一个上的导电焊盘间的距离为导电焊盘间距的一半，从而在双序列的内层一个上的每个导电焊盘上的焊球与互连相连，所述互连通过双序列外层一个上的两相领导电焊盘的中点沿直线延伸。与此双序列的其它结构与第二实施例中的相同。在半导体封装的每方形级的每一边上，在双序列的内层一个上的导电焊盘与在外层一个上子电头间的距离为导电间距的一半，从而在双序列的内层一个上的每个电头上的焊球与互连连，所述互连通过双序列外层一个上的两相邻导电焊盘的中点沿直线延伸。与此双序列结构相对应，多层安装衬底的安装面结构发生变化，形成导电焊盘的双序列。下面考虑图9A、9B及9C对本发明的第四实施例进行详细描述。
新型表面安装型半导体封装1具有带有斜面的改进安装面。新型表面安装型半导体封装1包含第一，第二和第三层11,12及13的叠层，其中第一，第二和第三层11,12及13为方形但俯视尺寸不同。第一层11的俯视尺寸最大，第二层12次之，而第三层13最小。第一，第二和第三层11、12和13的尺寸的不同导致在第一层11的第一平台与第二层12的第二平台间形成第一斜面，及在第二层12的第二平台与第三层13的第三平台间形成第二斜面。第一层11的第一平台由第一层11的顶面周边区域界定，而其中第一层11的周边区域不被第二层12覆盖。第二层12的第二平台由第二层12的顶面的周边区域界定，其中第二层12的周边区域不被第三层13覆盖。第三层13的第三平台由第三层13的顶面界定。表面安装型半导体封装1的安装表面具有多层结构，其包含第一平台、第二平台及第三平台，其中第二平台被第一平台包围，还由第一斜面将其与第一平台划界，而第三平台被第二平台包围，并被第二斜面将其与第二平台划界。
第一层11的第一平台为沿方形半导体封装1的四边延伸的四条直带。第一层11的第一平台的四条直带的每一个都具有导电焊盘的双序列，导电焊盘沿直带延伸，从而导电焊盘在第一层11的第一平台上排列并形成方形。第二层12的第二平台也为四条直带的形式并平行于方形半导体封装1的四条边延伸。第二层12的第二平台的四条直带的每一个都具有导电焊盘的双序列，导电焊盘沿直带延伸，从而导电焊盘在第二层12的第二平台上排列并形成方形，第三层13的第三平台为方形。第三层13的第三平台有四个导电焊盘的双序列，其分别沿方形第三层13的四条边延伸从而导电焊盘在方形第三层13的周边区域上排列。双序列的每一个沿方形第三平台的每条边延伸。处于双序列的内层一个上的导电焊盘与处于外层一个上的导电焊盘间的距离为导电焊盘间距的一半，从而位于双序列内层一个上的每个导电焊盘上的焊球与互连相连接，所述互连通过双序列的处于外层一个上的两相邻导电焊盘的中点直线延伸。其结果，导电焊盘在半导体封装1的安装面上排列并形成三组彼此高度不同的双方形。第一平台上导电焊盘的双方形序列具有半导体封装1的安装表面的最低高度。第一平台上的导电焊盘的双方形序列是具有半导体封装1的安装表面最高高度。作为球凸块的焊球20设置在各导电焊盘上，从而焊球20的序列形成三组高度不同的双方形。焊球20的序列的外层双方形具有半导体封装1的安装表面的最低高度，焊球20的序列的中间的双方形具有半导体封装1的安装表面的中间高度，焊球20的序列的内层双方形具有半导体封装1的安装表面的最高高度。导电焊盘或焊球20的三组双方形的不同高度导致各导电焊盘及焊球20具有位于其外的自由外部空间，并且使互连在保持它们各自地高度的情况下不受任何阻碍地从焊球20向外或向着方形半导体封装1的各边引出。
上述的半导体封装1被安装在多层衬底上，该多层安装衬底具有包含第一，第二及第三级的多层结构，用在此实施例中的多层安装衬底具有与半导体封装1对应的双序列结构。第一，第二及第三平台的每一个都具有导电焊盘序列的双方形。每个方形级的每边沿斜面的每一边具有导电焊盘的双序列，其中双序列包含导电焊盘的外层与内层序列。位于内层序列上的导电焊盘与位于外层上的导电焊盘间的距离为导电焊盘间距的一半，从而每个与内层序列上的导电焊盘相连的互连通过外层序列上的两相邻导电焊盘间的中点延伸。
上述半导体封装1被安装在多层安装衬底上。半导体封装1的第一层11的第一平台的俯视尺寸，形状及位置对应于多层安装衬底的第一安装衬底的第一平台。半导体封装1的第一斜面的俯视尺寸，形状及位置对应于多层安装衬底的第一台阶。半导体封装1的第二层12的第二平台的俯视尺寸，形状及位置对应于多层安装衬底的第二安装衬底的第二平台。半导体封装1的第二斜面的俯视尺寸，形状及位置对应于多层安装衬底的第二台阶，半导体封装1的第三层13的第三平台的俯视尺寸，形状及位置同样对应于多层安装衬底的第三安装衬底的第三平台。
此外，半导体封装1的第一层11的第一平台上的较大方形形成的双序列上的第一层导电焊盘的位置对应于多层安装衬底的第一安装表面的第一平台上的较大方形的双序列上的第一层导电焊盘。即，半导体封装1的第一层11的第一平台上的较大方形形成的双序列上的第一层焊球20的位置对应于多层安装衬底的第一安装衬底的第一平台上的较大方形形成的序列上的第一层导电焊盘。此外，半导体封装1的第二层12的第二平台上的中间方形形成的双序列上的第二层导电焊盘的位置对应于多层安装衬底的第二安装衬底的第二平台上的中间方形形成的序列上的第二层导电焊盘。即半导体封装1的第二层12的第二平台上的中间方形形成的双序列上的第二层焊球20的位置对应于多层安装衬底的第二安装衬底的第二平台上的中间方形形成的序列上的第二层导电焊盘。此外，半导体封装1的第三层13的第三平台上的较小方形形成的序列上的第三层导电焊盘的位置对应于多层安装衬底的第三安装衬底的第三平台上的较小方形形成的序列上的第三层导电焊盘。即，半导体封装1的第三层13的第三平台上的较小方形形成的序列上的第三层焊球20的位置对应于多层安装衬底的第三安装衬底的第三平台上的较小方形形成的序列上的第三层导电焊盘。
其结果，如果半导体封装1被安装到多层安装衬底上，则半导体封装1的第一层焊球20的高度及位置对应于多层安装衬底的第一层导电焊盘，由此半导体封装1的第二层焊球20与多层安装衬底的第一层导电焊盘接触，其中半导体封装1的双序列的内层一个的内层第一层焊球20与多层安装衬底的双序列的内层一个上的内层第一层导电焊盘接触，而半导体封装1的双序列的外层一个上的外层第一层焊球20与多层安装衬底的双序列的外层一个上的外层第一层导电焊盘接触。同时，半导体封装1的第二层焊球20的高度及位置对应于多层安装衬底的第二层导电焊盘，从而使半导体封装1的第二层焊球20与多层安装衬底的第二层导电焊盘接触，其中半导体封装1的双序列的内层一个上的内层第二层焊球20与多层安装衬底的双序列的内层一个上的内层第二层导电焊盘接触，而半导体封装1的双序列的外层一个上的外层第二层焊球20与多层安装衬底的双序列的外层一个上的外层第二层导电焊盘接触。此外，同时半导体封装1的第三层焊球20的高度及位置对应于多层安装衬底的第三层导电焊盘，因而半导体封装1的第三层焊球20与多层安装衬底的第三层导电焊盘接触，其中半导体封装1的双序列的内层一个上的内层第三层焊球20与多层安装衬底的序列的内层一个上的内层第三层导电焊盘接触，而半导体封装1的双序列的外层一个上的外层第三层焊球20与多层安装衬底的双序列的外层一个上的第三层导电焊盘接触。
其结果，半导体封装1的第一层导电焊盘通过多层安装衬底的第一层焊凸块20及第一层导电焊盘与第一层互连电连接，第一层互连在保持第一层及处于直线的情况下向外延伸，而不穿过其它两相邻导电焊盘之间，也不会造成任何弯曲，以避免诸如其它导电焊盘等的阻碍。此外，半导体封装1的第二层导电焊盘通过多层安装衬底的第二层焊凸块20及第二层导电焊盘与第二互连电连接，第二互连在保持第二层及处于直线的情况下向外延伸，而不会穿过位于第二层导电焊盘外部的两相邻第一层导电焊盘之间，也不会造成任何弯曲，从而通过使用通孔避免了诸如第一层导电焊盘等的阻碍。此外，半导体封装1的第三层导电焊盘通过多层安装衬底的第三层焊凸块20及第三层导电焊盘与第三层互连电连接，第三互连在保持第三层及处于直线的情况下向外延伸，而不会穿过位于第三层导电焊盘的外部的两相邻第一或第二导电焊盘之间，不会造成任何弯曲，从而通过使用通孔避免了诸如第一层或第二层导电焊盘等的任何阻碍。
上述半导体封装1的改进的高度变化安装表面可保证多层互连在保持各自高度的情况下从多层安装衬底的安装面向外引出。即，上述半导体封装1的改进的高度变化的安装表面通过提供通孔而无须造成互连的竖直弯曲也不必水平弯曲。这可保证使互连间的距离或间距进一步变窄。这意味着其可大大地减少多层安装衬底的两相邻导电夹间的间距或距离。还可减少半导体封装1的两相邻焊球间的间距或距离。这意味着其可大大减少半导体封装1的两相邻导电焊盘及端子间的间距或距离。因此，上述半导体封装的改进的安装表面可增加多层互连从多层安装衬底的安装面向外引出的自由度。即，上述新型的表面安装型半导体封装对多层互连从多层安装衬底的安装面向外引出不会造成任向限制，即使表面安装型半导体封装的两相邻端子间距被减到了设计原理的最小值，从而可增加端子的数目并进而减少半导体封装的安装面的面积及减少半导体封装的尺寸。
另外，在不出现对互连从多层安装衬底的安装面引出造成任何限制的问题的情况下，上述半导体封装的改进的高度变化安装面仅仅通过增加半导体封装的安装面不同平台及斜面的数目就可增加半导体封装的端子或焊球的序列的多个方形数目。例如，在不出现对互连从多层安装衬底的安装面引出产生任何限制的问题的情况下就可实现半导体封装的端子或焊球的全网格阵列，从而进一步减少半导体封装的安装面的面积及减少半导体封装的尺寸。第五实施例
下面参考图10A、10B、10C及10D对本发明的第五实施例进行详细描述，其中提供了一种具有改进安装表面的新型表面安装型半导体封装。图10A为根据本发明第五实施例的具有改进的安装面的新型表面安装型半导体封装的透视图。图10B为根据本发明第五实施例的图10A中具有改进的安装表面的新型表面安装型半导体封装的平面示意图。图10C为根据本发明第五实施例的图10B中具有改进的安装面的新型表面安装型半导体封装的A-A方向剖面图。图10D为根据本发明第五实施例的图10B中具有改进安装面的新型表面安装式半导体封装的B-B方向剖面图。
在此第五实施例中，新型表面安装型半导体封装1具有改进的安装表面，安装表面包含第一，第二，第三平台，它们被在第一方向上偏心对称而在与第一方向垂直的第二方向上不对称的第一及第二台阶划界。方形半导体封装1的一边与第二实施例中一样具有双序列结构，而方形半导体封装1的其余三条边与第一实施例一样具有单结构。在半导体封装的每个第一和第二方形级的一边上，双序列结构包含导电焊盘的外围及内围序列。处于双序列的内层一个上的导电焊盘与处于外层一个上的导电焊盘间的距离为导电焊盘间距的一半，从而位于双序列的内层一个上的每个导电焊盘的焊球与互连相连，所述互连通过双序列外层一个上的两相邻导电焊盘间的中点直线延伸。按照此双序列结构，多层安装衬底的安装表面通过结构改变在相对应的一边上形成导电焊盘的双序列。下面参考图10A、10B、10C及10D对此第五实施例进行详细描述。
新型表面安装型半导体封装1具有带有台阶的改进安装表面。新型表面安装型半导体封装1包含第一，第二及第三层11、12及13的叠层，其中第一，第二和第三层11、12和13为方形但俯视尺寸不同，第一层11的俯视尺寸最大，第二层12次之，而第三层13最小。第一，第二，和第三层11、12和13的俯视尺寸的差别导致在第一层11的第一平台与第二层12的第二平台间形成第一台阶，而在第二层12的第二平台与第三层13级的第三平台间形成第二台阶。第一层11的第一平台由第一层11的顶面的周边区域界定，其中第一层11的周边区域不被第二层12覆盖。第二层12的第二平台由第二层12的顶面的周边区域界定，其中第二层12的周边区域不被第三层13覆盖。第三层13的第三平台由第三层13的顶面界定。表面安装型半导体封装1的安装表面具有多层结构，其包含第一平台，第二平台和第三平台，其中第二平台被第一平台包围且被第一台阶将其与第一平台划界，而第三平台被第二平台包围并同样由第二台阶与第二平台划界。
第一层11的第一平台为沿方形半导体封装1的四条边延伸的四条直带，四条边中的一条较其它三条边具有一个更宽的直带。第一层11的第一平台的四条直带的其中一条边具有双序列结构，其包含导电焊盘的双序列结构，例如一外层序列及一内层序列。内层序列上的导电焊盘与外层序列上的导电焊盘的距离为导电焊盘间距的一半，位于内层序列上的导电焊盘通过焊球与互连相连，所述互连呈直线延伸并通过外层序列上的两相邻导电焊盘的中点。第一层11的第一平台的剩余三个直带的其中每一个都具有沿直带延伸的导电焊盘的单序列，从而导电焊盘在第一层11的第一平台上排列形成方形。第二层12的第二平台同样为平行于方形半导体封装1的四边延伸的四条直带，其中的一条边的直带比其它三条边的直带宽，在第一层11的第一平台的四条直带的一条边上具有双序列结构，其包含导电焊盘的双序列，例如外层序列及内层序列，位于内层序列上的导电焊盘与位于外层序列上的导电焊盘的间距为导电焊盘间距的一半。位于内层序列上的导电焊盘，可通过焊球与互连相连，所述互连通过外层序列上的两相邻导电焊盘的中点以直线的形式延伸，第二层12的第二平台的剩余三个直带的每一个都具有沿直带延伸的导电焊盘的单序列，从而导电焊盘在第二层12的第二平台上排列形成方形。第三层13的第三平台为方形，第三平台有四个分别沿方形第三层13的四条边延伸的导电焊盘序列，从而导电焊盘在方形第三层13的周边区域上排列。其结果，导电焊盘在半导体封装1的安装面上排列形成三个高度不同的变形的方形。三个单的序列高度变化的方形和导电焊盘的一个双序列具有半导体封装1的安装面的最低高度。三个单序列的中间变形的方形及导电焊盘的一个双序列具有半导体封装1的安装表面的中间高度。三个单序列的内层高度变化方形及导电焊盘的一个双序列具有半导体封装1的安装表面的最高高度。作为球凸块的焊球20设置在各导电焊盘上，而焊球20的序列形成三个高度不同的变形方形。三个单的外层的变形方形及焊球20的一个双序列具有半导体封装1的安装表面的最低高度。三个单的中间的变形方形及焊球20的一个双序列具有半导体1的安装表面的中间高度，三个单的内高度变化形方形及焊球20的一个双序列具有半导体封装的安装表面的最高高度。导电焊盘或焊球20的三个变形方形的高度上的差别导致各个导电焊盘及焊球20在位于其外的位置具有自由外部空间，从而使互连可以无阻碍地从焊球20向外或向着方形半导体封装1的各边引出。
上述半导体封装1被固定到多层安装衬底上，该衬底具有一个安装表面，其被修改以与半导体封装1的上述变形的安装表面相对应。安装表面的其它结构与第一实施例相同。
上述半导体封装1被固定到多层安装衬底上，半导体封装1的第一层11的第一平台的俯视尺寸，形状及位置对应于多层安装衬底的第一安装衬底的第一平台。半导体封装1的第一台阶的俯视尺寸、形状及位置同样对应于多层安装衬底的第一台阶。半导体封装1的第二层12的第二平台的俯视尺寸、形状及位置对应于多层安装衬底的第二平台。半导体封装1的第二台阶的俯视尺寸，形状及位置对应于多层安装衬底的第二台阶。半导体封装1的第三层13的第三平台的俯视尺寸、形状及位置对应于多层安装衬底的第三安装衬底的第三平台。
此外，半导体封装1的第一层11的第一层上的较大方形形成的序列上的第一层导电焊盘的位置对应于多层安装衬底的第一安装衬底的第一平台上的较大变形方形形成的序列上的第一层导电焊盘。即半导体封装1的第一层11的第一平台上的较大变形方形形成的序列上的第一层焊球20的位置对应于多层安装衬底的第一安装衬底的第一平台上的较大变形方形形成的序列上的第一层导电焊盘。另外，半导体封装1的第二层12的第二平台上的中间方形形成的序列上的第二层导电焊盘的位置对应于多层安装衬底的第二安装衬底的第二平台上的较小方形形成的序列上的第三层导电焊盘。即半导体封装1的第二层12的第二平台上的中间变形方形形成的序列上的第二层焊球20的位置对应于多层安装衬底的第二安装衬底的第二平台上的中间变形方形形成的序列上的第二层导电焊盘。此外，半导体封装1的第三层13的第三平台上的较小方形形成的序列上的第三层导电焊盘的位置对应于多层安装衬底的第三安装衬底的第三平台上的较小方形形成的序列上的第三层导电焊盘。即半导体封装1的第三层13的第三平台上的较小方形形成的序列上的第三层焊球20的位置对应于多层安装衬底的第三安装衬底的第三平台上的较小方形形成的序列上的第三层导电焊盘。
其结果，如果半导体封装1被安装到多层安装衬底上，则半导体封装1的第一层焊球20的高度及位置对应于多层安装衬底的第一层导电焊盘，由此半导体封装1的第一高度焊球20与多层安装衬底的第一层导电焊盘接触。同时，半导体封装1的第二层焊球20的高度及位置对应于多层安装衬底的第二层导电焊盘，从而半导体封装1的第二层焊球20与多层安装衬底的第二层导电焊盘接触。此外，同时，半导体封装1的第三层焊球20的高度及位置对应于多层安装衬底的第三层导电焊盘，由此半导体封装1的第三层焊球20与多层安装衬底的第三层导电焊盘接触。
其结果，半导体封装1的第一层导电焊盘通过第一层焊凸块20及多层安装衬底的第一层导电焊盘与第一层互连电连接，而其中第一层互连向外延伸，并保持第一层及直线状态，而不会穿过其它的两相邻导电焊盘之间，也不会造成弯曲以避免诸如其它导电焊盘的阻碍。此外，半导体封装1的第二层导电焊盘通过第二层焊凸块20及多层安装衬底的第二层导电焊盘与第二层互连电连接，其中第二层互连向外延伸并保持第二层且处于直线状态，而不会穿过位于第二层导电焊盘外面的两相邻第一层导电焊盘之间，也不会造成弯曲以通过使用通孔以避免诸如第一层导电焊盘的阻碍。此外，半导体封装1的第三层导电焊盘通过第三层焊凸块20及多层安装衬底的第三层导电焊盘与第三层互连电连接，第三层互连向外延伸并保持第三层且处于直线状态，而不会穿过位于第三层导电焊盘外面的两相邻第一层导电焊盘或第二层电导头的中间，并不会造成弯曲，从而通过使用通孔以避免诸如第一层或第二层导电焊盘的阻碍。
上述半导体封装1的改进的高度变化安装表面使多层互连在保持各自的高度的情况下从多层安装衬底的安装面自由向外引出。即，上述半导体封装1的改进的高度变化安装表面无须通过提供通孔使互连作任何竖直方向的弯曲亦无须使之作水平方向弯曲。这可进一步窄化两相邻互连间的距离或间距。这意味着其可大大减小多层安装衬底的两相邻导电焊盘间的距离或间距。还可大大减小半导体封装1的两相邻焊球间的间距或距离，这意味着其可大大减少半导体封装1的两相邻端子及导电焊盘间的距离或间距。
因此，半导体封装的上述改善安装表面将增加了多层互连从多层安装衬底的安装区域引出到外部区域的自由度。即，上述新型表面安装半导体封装消除了多层互连从多层安装衬底的安装区域引出到外部区域的许多限制，并且甚至可将表面安装半导体封装的相邻两端子的间距减少到设计上可以允许的最小间距，因此可以增加端子的数量，也可以减少半导体封装的安装表面面积以及减少半导体封装的尺寸。
另外，互连不受任何限制的从多层安装衬底的安装面引出，上述半导体封装的改善的高度变化安装表面允许仅仅通过增加半导体封装的安装表面的的不同平台和台阶的数量就可能增加半导体封装的的焊球或者端子的多条方形排列的数量。例如，在互连不受任何限制地从多层安装衬底的安装面引出的情况下，就可以实现半导体封装的的焊球或者端子的满网格阵列，因此，进一步减少半导体封装的安装表面面积以及减少半导体封装的尺寸。第六实施例
参照图11A、11B、11C以及11D详细说明依据本发明的第六实施例，在此，提供一种改善安装表面的新型表面安装型半导体封装。图11A为表示在依据本发明的第六实施例中改善安装表面的新型表面安装半导体封装的透视图。图11B为表示依据本发明第六实施例中图11A所示改善安装表面的新型表面安装半导体封装的平面示意图。图11C为依据本发明的第六实施例中沿图11B的A-A线的改善安装表面的新型表面安装半导体封装的截面示意图。图11D为表示依据本发明的第六实施例中沿图11B的B-B线的改善安装表面的新型表面安装半导体封装的截面示意图。
在第六实施例中，新型表面安装半导体封装1具有包括由第一和第二台阶所界定的第一、第二和第三平台的改善安装表面，并在第一方向呈偏心且对称状，而在垂直于第一方向的第二方向呈不对称状。第一和第二平台不延伸到矩形半导体封装1的一条边，而第三平台为方形。即，矩形半导体封装1的一条边既没有第一平台导电焊盘也没有第二平台导电焊盘，但在第三平台上排列有单第三平台代替焊盘。矩形半导体封装1的其余三条边具有和第一实施例相同的单结构，因此，在第一和第二平台上为U形直带，第一和第二平台不在矩形半导体封装1的一条边上延伸。对于双排结构，多层安装衬底的安装表面在对应的一条边上结构上改变为双排导电焊盘。该第六实施例将参照图11A、11B、11C以及11D进行详细说明。
新型表面安装半导体封装1包括第一、第二和第三层11、12以及13的叠层，在此，第一和第二层11、12为矩形，而第三层13为方形。第一、第二和第三层11、12以及13的俯视尺寸不同。第一层11的平面俯视尺寸最大，第二层12次之，第三层13最小。由于第一、第二和第三层11、12以及13之间尺寸不同，在第一层11的第一U形平台和第二层12的第二U形平台之间形成第一U形台阶，在第二层12的第二U形平台和第三层13的第三方形平台之间形成第二U形台阶。第一层11的第一U形平台被第一层11的顶面的U形周边区域所界定。而第一层11的周边区域未被第二层12覆盖。第二层12的第二U形平台由第二层12的顶面上U形周边区域所界定。其中第二层12的U形周边区域未被第三层13覆盖。第三层13的第三方形平台被第三层13的顶面界定。表面安装半导体封装1安装表面为多平台结构，包括第一U形平台、第二U形平台和第三方形平台，而第二U形平台由第一U形平台所包围并由第一U形台阶与第一平台分界，第三方形平台由第二U形平台所包围并由第二U形台阶与第二U形平台分界。
第一层11的第一U形平台呈现为沿方形半导体封装1的三条边延伸的三个直带的形状，半导体封装1的一条边既不存在第一U形平台也不存在第二平台，这是由于半导体封装1的一条边在第三平台上为单序列。第一层11的第一U形平台的三个直带的每一个有一沿直带排列的单序列导电焊盘，使得在第一层11的第一U形平台上所有导电焊盘排成一U形。第二层12的第二U形平台也呈现为与矩形半导体封装1的三条边平行延伸的三个直带的形状，第二层12的第二U形平台的三个直带的每一个有一单排沿直带排列的导电焊盘，使得在第二层12的第二U形平台上所有导电焊盘排成一U形。第三层13的第三平台为一方形。在第三层13的第三平台上有四排分别沿方形第三层13的四条边排列的导电焊盘，因此，导电焊盘是排列在方形第三层13的四周。因此，所有导电焊盘排列在半导体封装1的安装表面上在不同的层形成一个方形和两个包围方形的U形。外层U形的三个单序列导电焊盘在半导体封装1的安装表面的底层，中间层U形的三个单序列导电焊盘在半导体封装1的安装表面的中间层，内层方形的四个单序列导电焊盘在半导体封装1的安装表面的顶层。在每一导电焊盘上有一球状凸部的焊球20，因此，焊球20在不同层上排成一个方形和两个U形。外层U形的三个单序列焊球20在半导体封装1的安装表面的底层，中间层U形的三个单序列焊球在半导体封装1的安装表面的中间层，内层方形的四个单序列焊球在半导体封装1的安装表面的顶层。由于一个方形和两个U形导电焊盘或者焊球20分布在不同的层上，所以每个导电焊盘和焊球20都露出在位于外部的自由空间，在保持这些高度时，并不妨碍互连朝向或者背离方形半导体封装1的各个边从焊球向外引出。
上述半导体封装1安装在具有安装表面的多层安装衬底上，并对应于半导体封装1的上述修改安装表面进行修改。安装衬底的其它结构和第一实施例相同。
上述半导体封装1安装在具有安装表面的多层安装衬底上，半导体封装1的第一层11的第一平台的俯视尺寸、形状和位置与多层安装衬底的第一安装衬底的第一平台相对应。半导体封装1的第一台阶的俯视尺寸、形状和位置与多层安装衬底的第一台阶相对应。半导体封装1的第二层12的第二平台的俯视尺寸、形状和位置也与多层安装衬底的第二安装衬底的第二平台相对应。半导体封装1的第二台阶的俯视尺寸、形状和位置与多层安装衬底的第二台阶相对应。半导体封装1的第三层13的第三平台的俯视尺寸、形状和位置也与多层安装衬底的第三安装衬底的第三平台相对应。
进一步，在半导体封装1的第一层11的第一平台上的呈较大U形序列上的第一平台导电焊盘在位置上与在多层安装衬底的第一安装衬底的第一平台上较大U形排列上的第一平台导电焊盘相对应。即，在半导体封装1的第一层11的第一平台上较大U形排列上的第一层焊球20在位置上与在多层安装衬底的第一安装衬底的第一平台上较大U形排列上的第一平台导电焊盘相对应。进一步，在半导体封装1的第二层12的第二平台上中等U形排列上的第二平台导电焊盘在位置上与在多层安装衬底的第二安装衬底的第二平台上中等U形排列上的第二平台导电焊盘相对应。即，在半导体封装1的第二层12的第二平台上中等U形排列上的第二层焊球20在位置上与在多层安装衬底的第二安装衬底的第二平台上中等U形排列上的第二平台导电焊盘相对应。进一步，在半导体封装1的第三层13的第三平台上较小方形排列上的第三平台导电焊盘在位置上与在多层安装衬底的第三安装衬底的第三平台上较小方形排列上的第三平台导电焊盘相对应。即，在半导体封装1的第三层13的第三平台上较小方形排列上的第三层焊球20在位置上与在多层安装衬底的第三安装衬底的第三平台上较小方形排列上的第三平台导电焊盘相对应。
因此，如果将半导体封装1安装在多层安装衬底上，则半导体封装1的第一层焊球20在高度与位置上都将对应于多层安装衬底的第一平台导电焊盘，并且半导体封装1的第一层焊球20与多层安装衬底的第一平台导电焊盘相接。同样，半导体封装1的第二层焊球20在高度与位置上都将对应于多层安装衬底的第二平台导电焊盘，并且半导体封装1的第二层焊球20与多层安装衬底的第二平台导电焊盘相接。仍然同样，半导体封装1的第三层焊球20在高度与位置上都将对应于多层安装衬底的第三平台导电焊盘，并且半导体封装1的第三层焊球20与多层安装衬底的第三平台导电焊盘相接。
这样，半导体封装1的第一平台导电焊盘通过第一层焊球20和多层安装衬底的第一平台导电焊盘电连接到在第一平台上朝外直线延伸的第一平台互连，该互连不通过相邻两个其它导电焊盘之间并且不绕弯以避免对其它导电焊盘的妨碍。进一步，半导体封装1的第二平台导电焊盘通过第二层焊球20和多层安装衬底的第二平台导电焊盘电连接到在第二平台上朝外直线延伸的第三平台互连，该互连不通过位于第二平台之外的相邻两个第一平台导电焊盘之间并且不绕弯以避免例如通过使用任何通孔而对第一平台导电焊盘的妨碍。进一步，半导体封装1的第三平台导电焊盘通过第三层焊球20和多层安装衬底的第三平台导电焊盘电连接到在第三平台上朝外直线延伸的第三平台互连，该互连不通过位于第三平台之外的相邻两个第一平台或第二平台导电焊盘之间并且不绕弯以避免例如由于使用了任何通孔而对第一平台或第二平台导电焊盘的妨碍。
半导体封装1的上述改善的高度变化的安装表面允许多层互连在各自的层上朝外引出安装区域。即，半导体封装1的上述改善的高度变化的安装表面通过设置通孔从而既不需垂直绕弯也不需要水平弯曲。这样可以允许进一步显著变窄线宽或缩短相邻两互连的间距。这意味着有可能进一步显著减少多层衬底上的相邻两导电焊盘的间距。这也有可能进一步显著减少半导体封装1上相邻两焊球的间距。这意味着有可能进一步显著减少半导体封装1上相邻两导电焊盘的间距。因此，半导体封装的上述改善安装表面将增加多层互连从多层安装衬底的安装区域引出到外部区域的自由度。即，上述新型表面安装半导体封装消除了多层互连从多层安装衬底的安装区域引出到外部区域的许多限制，并且甚至将表面安装半导体封装的相邻两端子的间距减少到设计上可以允许的最小间距，因此可以增加端子的数量，也可以减少半导体封装的安装表面面积以及减少半导体封装的尺寸。
另外，在对互连从多层安装衬底的安装面引出不造成任何问题的情况下，上述半导体封装的改善的高度变化安装表面仅仅通过增加半导体封装的安装表面的不同平台和台阶的数量就可能增加半导体封装的的焊球或者端子的多条U形排列的数量。例如，在对互连从多层安装衬底的安装面引出不造成任何限制的情况下，就可以实现半导体封装的的焊球或者端子的满网格阵列，因此，进一步减少半导体封装的安装表面面积以及减少半导体封装的尺寸。第七实施例
参照图12A、12B、12C以及12D详细说明依据本发明的第七实施例，在此，提供一种改善安装表面的新型表面安装型半导体封装。图12A为表示在依据本发明的第七实施例中改善安装表面的新型表面安装半导体封装的透视图。图12B为表示在依据本发明的第七实施例中图12A所示改善安装表面的新型表面安装半导体封装的平面示意图。图12C为表示在依据本发明的第七实施例中沿图12B的A-A线的改善安装表面的新型表面安装半导体封装的截面示意图。图12D为表示在依据本发明的第七实施例中沿图12B的B-B线的改善安装表面的新型表面安装半导体封装的截面示意图。
在第七实施例中，新型表面安装半导体封装1具有包括由第一和第二台阶所界定的第一、第二和第三平台的改善安装表面，并在第一方向和垂直于第一方向的第二方向呈对称状。第一和第二平台延伸到方形半导体封装1的第一相反边但不延伸到第二相反边，而第三平台为矩形。方形半导体封装1的第一相反边与图12B的B-B线平行，方形半导体封装1的第二相反边与图12B的A-A线平行。即，第一层的第一平台包括分别沿着方形半导体封装1的第一相反边延伸的第一平台双直带。第一平台的第一平台双直带中的一条沿着方形半导体封装1的第一相反边中的一条延伸，而第一平台的第一平台双直带中的另一条沿着方形半导体封装1的第一相反边中的另一条延伸。第二层的第二平台也包括分别平行于方形半导体封装1的第一相反边延伸并延伸到第一平台的第一平台双直带内的第二平台双直带。第二平台的第二平台双直带中的一条沿着第一平台的第一相反边中的一条内层延伸，第二平台的第二平台双直带中的另一条沿着第一平台的第一相反边中的其余一条内层延伸。第三平台为矩形，由第二平台的第二平台双直带夹在中间。即，第二层的第二平台的第二平台双直带沿着第三层的矩形第三平台的给向相反边外层，因此，矩形第三平台被夹在第二层的第二平台的第二平台双直带之间。第一层的第一平台的第一平台双直带的每一条有一单序列导电焊盘沿着第一平台直带延伸。第二层的第二平台的第二平台双直带的每一条有一单序列导电焊盘沿着第二平台直带延伸。第三层的矩形第三平台有两条沿着矩形第三平台的长轴相反边延伸的单序列导电焊盘，以及两条沿着矩形第三平台的短轴相反边延伸的双排导电焊盘。每个双排包括内层和外层，内层的导电焊盘处在离外层导电焊盘相距半个导电焊盘间距的位置上，因此，内层导电焊盘通过焊球连接到互连上，该互连通过相邻两外层导电焊盘之间的各个中间点直线延伸。对于双排结构，多层安装衬底的安装表面在对应的一条边上结构上改变为双排导电焊盘。第七实施例将参照图12A、12B、12C以及12D进行详细说明。
新型表面安装半导体封装1具有一有台阶的改善安装表面。新型表面安装半导体封装1包括第一、第二和第三层11、12以及13的叠层，在此，第一和第二层11、12为方形，而第三层13为矩形。第一、第二和第三层11、12、13具有不同的俯视尺寸。第一层11的俯视尺寸最大，第二层12次之，第三层13最小。由于第一、第二和第三层11、12以及13之间尺寸不同，在第一层11的第一双直线形平台和第二层12的第二双直线形形平台之间形成第一双直线形台阶，在第二层12的第二双直线形平台和第三层13的第三矩形平台之间形成第二双直线形台阶。第一层11的第一双直线形平台被第一层11的顶面的双直线形周边相对的各边所界定，且双直线线形周边相对边区域未被第二层12覆盖。第二层12的第二双直线形平台被第二层12的顶面的双直线形周边相对边区域界定，其中双直线形周边相对边区域未被第三层13覆盖且平行于方形半导体封装1的第一相对边延伸且沿第一层11的第一平台双直线形周边相反边区域的内层延伸。第三层13的第三矩形平台被第三层13的顶面界定。第三层13的第三矩形平台被夹在第二层12的第二双直线形平台之间，在此，矩形第三平台的长轴相反边邻接到第二层12的第二双直线形平台的内沿。表面安装半导体封装1安装表面为多平台结构，包括第一双直线形平台、第二双直线形平台和第三矩形平台，而第二双直线形平台由第一双直线形夹在中间并由从第一平台之上的第一双直线形台阶所界定，第三矩形平台由第二双直线形夹在中间并由从第二双直线形平台上的第二双直线形台阶所界定。
第一层11的第一双直线形平台的每一个有一单沿直带排列的导电焊盘，使得在第一层11的第一双直线形平台上所有导电焊盘排成一双直线形。第二层12的第二双直线形平台的每一个有一单沿直带排列的导电焊盘，使得在第二层12的第二双直线形平台上所有导电焊盘排成一双直线形。第三层13的第三平台为一矩形。在第三层13的第三平台上有两个单并沿第三层13的矩形第三平台的长轴相反边延伸的导电焊盘，以及两个单并沿第三层13的矩形第三平台的短轴相反边延伸的导电焊盘。两个双排的每一个包括一内层和一外层导电焊盘，内层的导电焊盘处在离外层导电焊盘相距半个导电焊盘间距的位置上，因此，内层导电焊盘通过焊球连接到互连上，该互连通过相邻两外层导电焊盘之间的各个中间点直线延伸。因此，所有导电焊盘排列在半导体封装1的安装表面上在不同的层形成一个变形的矩形和两个将变形的矩形夹在中间的双直线形。外层双直线形导电焊盘排是在半导体封装1的安装表面的底层，中间层双直线形导电焊盘排是在半导体封装1的安装表面的中间层，内高度变化形的矩形的两组单个双排导电焊盘在半导体封装1的安装表面的顶层。在每一导电焊盘上有一球状凸部的焊球20，因此，焊球20在不同层上排成一个修改的矩形和两个双直线形。外层双直线形焊球排是在半导体封装1的安装表面的底层，中间层双直线形焊球排是在半导体封装1的安装表面的中间层，内高度变化形的矩形的焊球排是在半导体封装1的安装表面的顶层。由于变形的矩形和两个双直线形导电焊盘或者焊球20分布在不同的层上，所以每个导电焊盘和焊球20都露出在位于外部的自由空间，在保持这些层时，并不妨碍朝向或者背离方形半导体封装1的各个边与焊球直接相互连接。
上述半导体封装1安装在具有安装表面的多层安装衬底上，并对应于半导体封装1的上述变形安装表面进行修改。安装衬底的其它结构和第一实施例相同。
上述半导体封装1安装在具有安装表面的多层安装衬底上，半导体封装1的第一层11的第一平台的俯视尺寸、形状和位置与多层安装衬底的第一安装衬底的第一平台相对应。半导体封装1的第一台阶的俯视尺寸、形状和位置与多层安装衬底的第一台阶相对应。半导体封装1的第二层12的第二平台的俯视尺寸、形状和位置与多层安装衬底的第二安装衬底的第二平台相对应。半导体封装1的第二台阶的俯视尺寸、形状和位置与多层安装衬底的第二台阶相对应。半导体封装1的第三层13的第三平台的俯视尺寸、形状和位置也与多层安装衬底的第三安装衬底的第三平台相对应。
进一步，在半导体封装1的第一层11的第一平台上外层第一双直线形排的第一平台导电焊盘在位置上与在多层安装衬底的第一安装衬底的第一平台上外层第一双直线形排的第一平台导电焊盘相对应。即，在半导体封装1的第一层11的第一平台上外层第一双直线形排的第一层焊球20在位置上与在多层安装衬底的第一安装衬底的第一平台上外层第一双直线形排的第一平台导电焊盘相对应。进一步，在半导体封装1的第二层12的第二平台上中间层第二双直线形排的第二平台导电焊盘在位置上与在多层安装衬底的第二安装衬底的第二平台上中间层第二双直线形排的第二平台导电焊盘相对应。即，在半导体封装1的第二层12的第二平台上中间层第二双直线形排的第二层焊球20在位置上与在多层安装衬底的第二安装衬底的第二平台上中间层第二双直线形排的第二平台导电焊盘相对应。进一步，在半导体封装1的第三层13的第三平台上内层矩形排的第三平台导电焊盘在位置上与在多层安装衬底的第三安装衬底的第三平台上内层矩形排的第三平台导电焊盘相对应。即，在半导体封装1的第三层13的第三平台上内层矩形排的第三层焊球20在位置上与在多层安装衬底的第三安装衬底的第三平台上内层矩形排的第三平台导电焊盘相对应。
因此，如果将半导体封装1安装在多层安装衬底上，则半导体封装1的第一层焊球20在高度与位置上都将对应于多层安装衬底的第一平台导电焊盘，并且半导体封装1的第一层焊球20与多层安装衬底的第一层焊盘相接。同样，半导体封装1的第二层焊球20在高度与位置上都将对应于多层安装衬底的第二平台导电焊盘，并且半导体封装1的第二层焊球20与多层安装衬底的第二平台导电焊盘相接。仍然同样，半导体封装1的第三层焊球20在高度与位置上都将对应于多层安装衬底的第三平台导电焊盘，并且半导体封装1的第三层焊球20与多层安装衬底的第三平台导电焊盘相接。
这样，半导体封装1的第一平台导电焊盘通过第一层焊球20和多层安装衬底的第一平台导电焊盘电连接到在第一平台上朝外直线延伸的第一平台互连，该互连不通过相邻两个其它导电焊盘之间并且不绕弯以避免对其它导电焊盘的妨碍。进一步，半导体封装1的第二平台导电焊盘通过第二层焊球20和多层安装衬底的第二平台导电焊盘电连接到在第二平台上朝外直线延伸的第三平台互连，该互连不通过位于第二平台之外的相邻两个第一平台导电焊盘之间并且不绕弯以避免例如由于使用了任何过孔而对第一平台导电焊盘的妨碍。进一步，半导体封装1的第三平台导电焊盘通过第三层焊球20和多层安装衬底的第三平台导电焊盘电连接到在第三平台上朝外直线延伸的第三平台互连，该互连不通过位于第三平台之外的相邻两个第一平台或第二平台导电焊盘之间并且不绕弯以避免例如由于使用了任何过孔而对第一平台或第二平台导电焊盘的妨碍。
半导体封装1的上述改善的高度变化的安装表面允许多层互连在各自的层上朝外引出安装区域。即，半导体封装1的上述改善的高度变化的安装表面通过设置通孔从而既不需垂直绕弯也不需要水平弯曲。这样可以允许进一步显著变窄线宽或缩短相邻两互连的间距。这意味着有可能进一步显著减少多层衬底上的相邻两导电焊盘的间距。这也有可能进一步显著减少半导体封装1上的焊球的直径和相邻两焊球的间距。这意味着有可能进一步显著减少半导体封装1上相邻两导电焊盘的间距。因此，半导体封装的上述改善安装表面将增加多层互连从多层安装衬底的安装区域引出到外部区域的自由度。即，上述新型表面安装半导体封装消除了多层互连从多层安装衬底的安装区域引出到外部区域的许多限制，并且甚至将表面安装半导体封装的相邻两端子的间距减少到设计上可以允许的最小间距，因此可以增加端子的数量，也可以减少半导体封装的安装表面面积以及减少半导体封装的尺寸。
另外，在对互连从多层安装衬底的安装面引出不造成任何问题的情况下，上述半导体封装的改善的高度变化安装表面仅仅通过增加半导体封装的安装表面的的不同平台和台阶的数量就可能增加半导体封装的的焊球或者端子的多条U形排列的数量。例如，在对互连从多层安装衬底的安装面引出不造成任何限制的情况下，就可以实现半导体封装的的焊球或者端子的满网格阵列，因此，进一步减少半导体封装的安装表面面积以及减少半导体封装的尺寸。第八实施例
根据本发明的第八实施例将在图13A,13B和13C中进行详细说明。它们提供了一个带有改进的安装表面的新型表面安装型半导体封装。图13A是根据本发明第八实施例中的带有改进的安装表面的新型表面安装型半导体封装的透视图。图13B是一个根据本发明的第八实施例中的图13A的一个带有改进的安装表面的新型表面安装型半导体封装的平面图。图13C根据本发明的实施例八的图13B中带有改进的安装表面的新型表面安装型半导体封装的A-A方向剖视图。
在本实施例中，这个带有改进的安装表面的新型表面安装型半导体封装包括一个方形的顶层以及四个下倾的斜面。这四个斜面分别从方形顶层的各边延伸至方形半导体封装1的各边。方形的顶层没有导电焊盘。每一个下倾斜面有三条导电焊盘序列，它们平行于方形半导体封装1的一边或方形顶层的一边延伸，这样，导电焊盘外层序列就具有了第一层，导电焊盘中层序列具有第二层，导电焊盘内层序列具有第三层。这样，这四个下倾斜面就有三个导电焊盘序列方形，例如，一个由四个第一层导电焊盘序列的外部方形，一个由四个第二层导电焊盘序列组成的中部方形，以及一个由四个第三层导电焊盘序列组成的内部方形。上述半导体封装，可以被安装到与第一实施例中的相同的带台阶的多层安装衬底上，因为四个无台阶下倾斜面上的导电焊盘上有焊球，且焊球的高度能够避免多层安装衬底的安装表面的台阶的边和半导体封装安装表面的四个下倾斜面间的接触。
如图13A,13B和13C所示，一个新型表面安装型半导体封装1有一个无台阶的改进的安装表面。这个改进的安装表面包括一个方形顶层14和四个从方形顶层24的顶部四边延展到方形半导体封装1的底部四边的下倾斜面25。方形顶层24没有导电焊盘。四个下倾斜面25的每一个都具有导电焊盘的三序列，它们分别处于不同的高度。也就是说，四个下倾斜面25中的每一个都有一个导电焊盘外层序列，一个导电焊盘中层序列及一个导电焊盘内层序列。导电焊盘外层序列平行且沿着方形半导体封装1的边缘延伸且也具有第一层。导电焊盘中层电路平行于方形半导体封装1的边延伸且具有第二层。导电焊盘内层电路平行且沿着方形顶层的边延伸且具有第三层。半导体封装1的安装表面的四个下斜面25有3个方形序列，比如，导电焊盘序列的外，中、内层方形序列。外层方形有四个外层导电焊盘序列且俯视尺寸较大。中层方形有四个中层导电焊盘序列且俯视尺寸中等。内层方形有四个内层导电焊盘序列且俯视尺寸较小。外层方形包围着中层方形，中层方形包围着内层方形，作为球凸块的焊球20在每个导电焊盘上，因此焊球序列形成三个高度不同的方形，焊球20的四条直序列的外层方形具有一个半导体封装1的安装表面的底层表面。焊球20的四条直序列的中层方形有一个半导体封装1的安装表面的中层高度。焊球20的四条直线序列的内层方形有一个半导体封装1的安装表面的顶层高度。导电焊盘或焊球20的三层方形的高度不同使得导电焊盘和焊球20的每一个都具有位于外部的外部自由空间，使得互连在保持各高度情况下向焊球20外或朝向方形半导体封装1的各边不受阻碍地延伸。
上述的半导体封装1可以安装到与和一实施例相同的带台阶的多层安装衬底上。在四个下倾斜面25上的焊球20的高度可以避免半导体封装1的安装表面的四无台阶下斜面25与的多层安装衬底1的有台阶的多层安装表面之一接触。
上述的半导体封装1安装在多层安装衬底上。
半导体封装1的四个下倾斜面25上的较大的方形序列上的第一层导电焊盘在位置上与多层安装衬底的第一安装衬底的第一层级上的较大的方形序列上的第一层导电焊盘相对应。也就是说，半导体封装1的四个下倾斜面25上的较大方形序列上的第一层焊球20在位置上与多层安装衬底的第一安装衬底的第一层级上的较大方形序列上的第一层导电焊盘相对应。而且，半导体封装1的四个下倾斜面25上的中层方形序列上的第二层导电焊盘在位置上与多层安装衬底的第二安装衬底的第二层级上的中层方形序列上的第二层导电焊盘相对应。也就是说，半导体封装1的四个下倾斜面25上的中间方形序列上的第二层焊球20在位置上与多层安装衬底的第二安装衬底的第二层级上的中间方形序列上的第二层导电焊盘相对应。而且，半导体封装1的四个下倾斜面25上的较小方形序列上的第三层导电焊盘在位置上与多层安装衬底的第三安装衬底的第三层级上的较小方形序列上的导电焊盘相对应。也就是说，半导体封装1的四个下倾斜面25上的较小方形序列上的第三层焊球20在位置上与多层安装衬底的第三安装衬底的第三层级上的较小方形序列上的第三层导电焊盘相对应。
相应地，如果半导体封装1被安装在多层安装衬底上，那么半导体封装1的第一层焊球20就在高度和位置上与多层安装衬底的第一层导电焊盘相对应，半导体封装1的第一层焊球20与多层安装衬底的第一层导电焊盘相接触。同时，半导体封装1的第二层焊球20在高度与位置上与多层安装衬底的第二层导电焊盘相对应。因而半导体封装1的第二层焊球20与多层安装衬底的第二层导电焊盘相接触。而且，同时地，半导体封装1的第三层焊球20在高度与位置上与多层安装衬底的第三层导电焊盘相对应。半导体封装1的第三层焊球20与多层安装衬底的第三层导电焊盘相接触。
其结果，半导体封装1的第一层导电焊盘通过多层安装衬底的第一层焊凸块20及第一层导电焊盘与第一层互连电连接，第一层互连在保持第一层及处于直线的情况下向外延伸，而不穿过其它两相邻导电焊盘之间，也不会造成任何弯曲，从而避免了诸如其它导电焊盘的阻隔。此外，半导体封装1的第二层导电焊盘通过多层安装衬底的第二层焊凸块20及第二层导电焊盘与第二互连电连接，第二互连在保持第二层及处于直线的情况下向外延伸，而不会穿过位于第二层导电焊盘外部的两相邻第一层导电焊盘之间，也不会造成任何弯曲，从而通过使用通孔避免了诸如第一层导电焊盘等的阻隔。此外，半导体封装1的第三层导电焊盘通过多层安装衬底的第三层焊凸块20及第三层导电焊盘与第三层互连电连接，第三互连在保持第三高度及处于直线的情况下向外延伸，而不会穿过位于第三层导电焊盘的外部的两相邻第一或第二导电焊盘之间，不会造成任何弯曲，从而通过使用通孔避免了诸如第一层或第二层导电焊盘等的任何阻碍。
上述半导体封装1的改进的高度变化安装表面可保证多层互连在保持各自高度的情况下从多层安装衬底的安装面向外引出。即，上述半导体封装1的改进的高度变化的安装表面无须通过提供通孔造成互连的竖直弯曲也不必作水平弯曲。这可保证使互连间的距离或间距进一步变窄。这意味着其可大大地减少多层安装衬底的两相邻导电夹间的间距或距离。还可减少半导体封装1的两相邻焊球间的间距或距离。这意味着其可大大减少半导体封装1的两相邻导电焊盘及端子间的间距或距离。因此，上述半导体封装的改进的安装表面可增加多层互连从多层安装衬底的安装面向外引出的自由度。即，上述新型的表面安装型半导体封装对多层互连从多层安装衬底的安装面向外引出不会造成任向限制，即使表面安装型半导体封装的两相邻端子间距被减到了设计原理的最小值，从而可增加端子的数目并进而减少半导体封装的安装面的面积及减少半导体封装的尺寸。
另外，在不出现对互连从多层安装衬底的安装面引出造成任何限制的问题的情况下，上述半导体封装的改进的高度变化安装面仅仅通过增加半导体封装的安装面不同层级及斜面的数目就可增加半导体封装的端子或焊球的序列的多个方形数目。例如，在不出现对互连从多层安装衬底的安装面引出产生任何限制的问题的情况下就可实现半导体封装的端子或焊球的全网格阵列，从而进一步减少半导体封装的安装面的面积及减少半导体封装的尺寸。第九实施例
下面参考图14A、14B、14C、14D和14E对本发明的第九实施例进行详细描述，其中提供了一种具有改进的安装表面的新型表面安装型半导体封装。图14A为本发明第九实施例的具有改进安装表面的新型表面安装型半导体封装的透视图。图14B为本发明第九实施例的具有图14A的改进的安装表面的新型表面安装型半导体封装的平面示意图。图14C为根据本发明第九实施例的图14B的具有改进安装表面的新型表面安装型半导体封装的A-A方向剖视图。图14D为根据本发明第九实施例的图14B具有改进的安装表面的新型表面安装型半导体封装的C-C方向剖视图。图14E为根据本发明第九实施例的图14B的具有改进安装表面的新型表面安装型半导体封装的D-D方向剖视图。
在此实施例中，新型表面安装型半导体封装1具有改进的安装表面，其具有9×9全网格阵列结构的焊球。新型表面安装型半导体封装1的改进安装表面包含五个不同的平台及四个对其进行划界的台阶。改进安装表面的四个台阶包含四组第一、第二、第三及第四层台阶，它们为俯视为带直角的L形结构并朝向方形半导体封装1的每个角。也即，每组的每个第一、第二、第三及第四层台阶具有两个竖壁和位于两竖直壁之间的直顶角，其中所含的直顶角朝向方形半导体封装1的相应一个角，同时两竖直壁朝向包含方形半导体封装1的相应角的两相邻边。第一平台具有第一高度且比其它第二、第三及第四层更靠近方形半导体封装1的角。L形第一平台的俯视尺寸最小。L形第二平台的俯视尺寸第二小。L形第三平台的俯视尺寸第二大，而L形第四平台的俯视尺寸最大。第一平台包含四组方形角区域，它们分别位于半导体封装1的四个角上，从而，四个方形角区域域具有四个分别较靠近半导体封装1的四角的导电焊盘。作为第一平台的四方形角区域上的第一层导电焊盘的每一个通过焊球与相应的第一层互连相连，第一层互连在保持第一层的情况下，在半导体封装1的对角方向上向外延伸。第二平台包含四组L形较小的区域，它们分别在两个方向上围住第一层方形平台，从而四个L形较小尺寸区的每一个都具有三个导电焊盘，它们与第一平台上的每一个第一层导电焊盘相邻。作为第二平台的四个L形较小尺寸区域上的每个导电焊盘通过焊球与相应的第二层互连相连，第二层互连在保持第二层的情况下在半导体封装1的对角方向上向外延伸。第三平台包含四组L形中间尺寸区域，它们分别在两个方向上围住第二层方形较小尺寸平台，从而四个L形中间尺寸区域的每一个都具有五个与第二平台相邻的导电焊盘。作为第三平台的四个L形中间尺寸区域上的每个导电焊盘通过焊球与相应的第三层互连相连，第三层互连在保持第三层的情况下，在半导体封装1的对角方向上向外延伸。第四平台包含四组L形较大尺寸区域，它们分别在两个方向上围住第三层方形较小尺寸平台，从而四个L形较大尺寸区域的每一个在与第三平台相邻的位置上具有七个导电焊盘。作为第四平台的四个L形较大尺寸区域上的每个导电焊盘通过焊球与相应的第四层互连相连，第四层互连在保持第四层的情况下在半导体封装1的对角方向上向外延伸。第五平台包含第五层十字形区域，它们在方形半导体封装1的彼此垂直的两中心线上延伸，从而将方形半导体封装1的安装表面划分成四个区域，每一区域都具有含第一、第二、第三及第四平台的一组。第五平台的第五层十字形区域与第四平台的四个L形较大尺寸区域相邻，从而第五层十字形区域有17个导电焊盘，它们位于彼此相互垂直的两中心线上并与四个第四平台相邻。作为第五平台的第五层十字形区域上的每个导电焊盘通过焊球与相应的第五层互连相连，第五层互连在保持第五层的情况下在半导体封装1的对角方向上向外延伸。下面参考图14A、14B、14C、14D及14E对本发明第九实施例进行详细描述。
新型表面安装型半导体封装1具有一带台阶的改进的安装表面。新型表面安装型半导体封装1包含第一、第二、第三、第四和第五层11、12、13、14和15的叠层。第一层11为方形。第二层12为变形的方形，带有四个具有最小尺寸方形凹陷的角。第三层13为变形的方形，带有四个具有第二最小尺寸方形凹陷的角。第四层14具有一宽十字形，它由具有第二最大尺寸方形凹陷的角界定。第五层15具有一细长十字形，它是由带有最大尺寸方形凹陷的四个角界定的。第一、第二、第三、第四及第五层11、12、13、14、15间的尺寸差形成第一、第二、第三及第四台阶。第一台阶在第一层11的第一平台与第二层12的第二平台间划界。第二台阶在第二层12的第二平台与第三层13的第三平台间分界。第三台阶在第三层13的第三平台与第四层14的第四平台间分界。第四台阶在第四层14的第四平台与第五层15的第五平台间分界。第一层、第二层、第三层及第四层台阶都具有两个竖直壁且在其间含一个直顶角，其中所含直顶角指向方形半导体封装1的相应顶角，而两竖直壁面向包含方形半导体封装1的相应顶角的两相邻边。
第一层11的第一平台分别由位于半导体封装1的四角的四组方形角区域界定，从而四个方形角区域分别具有四个最靠近半导体封装1的四个角的导电焊盘，其中四个角的方形最小区域不被第二层12覆盖并与半导体封装1的四个角相邻。第一层11的第一平台的四个方形角区域上的第一层导电焊盘的四个形成四个角点。第二层12的第二平台由四组L形较小尺寸区域界定，L形较小尺寸区域分别在两个方向上围住第一层方形平台，从而四个L形较小尺寸区域的每一个具有三个导电焊盘，导电焊盘与第一平台上的每个第一层导电焊盘相邻，其中第二层12的四个L形最小尺寸区域不能第三层13覆盖。第二层12的第二平台的四个L形较小尺寸区域上的第二层导电焊盘的12个排列形成四个较小尺寸L形，其面对方形半导体封装1的四角并在两个方向上围住第一层导电焊盘的各四个角点。第三层13的第三平台，由四组L形中间尺寸区域界定，中间尺寸区域分别在两个方向上围住第二层方形较小尺寸平台，从而四个L形中间尺寸区域的每个均具有五个与第二平台相邻的导电焊盘，其中第三层13的四个L形中间尺寸区域不被第四层所覆盖。第三层13的第三平台的四个L形中间尺寸区域上的第三层导电焊盘的二十个排列形成四个中间尺寸L形，四个L形朝向方形半导体封装1的四个角并在两个方向上围住第二层导电焊盘的四个较小尺寸L形的每一个。第四层14的第四平台由四组L形较大尺寸区域界定，该四组L形较大尺寸区域分别在两个方向上围住第三层方形较小尺寸平台，从而四个L形较大尺寸区域的每一个具有七个导电焊盘与第三平台相邻，其中第四层14的四个L形较大尺寸区域不被第五层15覆盖。第四层14的第四平台的四个L形较大尺寸区域上的第四层导电焊盘的二十八个排列形成四个较大尺寸L形，四个较大尺寸L形朝向方形半导体封装1的四顶角并在两个方向上围住第三层导电焊盘的各组四个中间尺寸L形。第五层15的第五平台由第五层十字形区域界定，该区域在方形半导体封装1的两彼此垂直的中心线上延伸，从而将方形半导体封装1的安装表面分为四个区，每个区都具有一组第一、第二、第三及第四平台。第五平台的第五层十字形区域与第四平台的四个L形较大尺寸区相邻，从而第五层十字形区在彼此垂直的两中心线上具有十七个导电焊盘并与四个第四平台相邻。第五层15的第五平台的十字形区域上的第五层导电焊盘的十七个排列形成一个在方形半导体封装1的彼此垂直的中心线上延伸的单十字形。
第一平台最靠近方形半导体封装1的每个角。第二平台第二靠近方形半导体封装1的每个角。第三平台第三靠近方形半导体封装1的每个角。第四平台第四靠近方形半导体封装1的每个角。第一平台的第一层导电焊盘序列最接近方形半导体封装1的每个角。第二平台的第二层导电焊盘序列第二靠近方形半导体封装1的每个角。第三平台的第三层导电焊盘序列第三靠近方形半导体封装1的每个角。第四平台的第四层导电焊盘第四接近方形半导体封装1的每个角。
第一、第二、第三、第四及第五平台形成9×9的全网格导电焊盘阵列。然后将焊球20设置在导电焊盘的9×9全网格阵列上。第一层11的作为第一平台的四个方形角区域上的每个第一层导电焊盘通过焊球20与相应的第一层互连相连，第一层互连在保持第一高度的情况下在半导体封装1的对角方向上向外延伸。第二层12的作为第二平台的四个L形较小尺寸区域上的每个导电焊盘通过焊球20与相应的第二层互连相连，第二层互连在保持第二高度的情况下在半导体封装1的对角方向上向外延伸。第三层13的作为第三平台的四个L形中间尺寸区域上的每个导电焊盘通过焊球20与相应的第三层互连相连，第三层互连在保持第三高度的情况下在半导体封装1的对角方向上向外延伸。第四层14的作为第四平台的四个L形较大尺寸区域上的每个导电焊盘通过焊球20与相应的第四层互连相连，第四层互连在保持第四高度的情况下在半导体封装1的对角方向上向外延伸。第五层15的作为第五平台的第五层十字形区域上的每个导电焊盘通过焊球20与相应的第五层互连相连，第五层互连在保持第五高度情况下，在半导体封装1的对角线方向上向外延伸。
上述半导体封装1被设置在具有对应于半导体封装1的上述安装面进行改变的变形安装面的一多层安装衬底上。半导体封装1的第一层11的第一平台上的第一层导电焊盘通过第一层焊凸块20和多层安装衬底第一层导电焊盘与第一层互连电连接，第一层互连在保持其第一层和呈直线的状况下沿对角线方向向外延伸，而不在其它相邻两导电焊盘之间穿过亦无须作任何弯曲以避开诸如其它导电焊盘的阻碍。另外，半导体封装1的第二层12的第二平台上的第二层导电焊盘通过第二层焊凸块20和多层安装衬底的第二层导电焊盘与第二层互连电连接，第二层互连在保持其第二层和呈直线的状况下沿对角线方向向外延伸，而不在两相邻的位于第二层导电焊盘之外的第一层导电焊盘之间穿过也无须作任何弯曲，比如可利用通孔，以避开诸如第一层导电焊盘等的阻碍。另外，半导体封装1的第三层13的第三平台的第三层导电焊盘通过第三层焊凸块20和多层安装衬底的第三层导电焊盘与第三层互连电连接，第三层互连在保持其第三层和呈直线的情况下沿对角方向向外延伸，不在相邻的两个位于第三导电焊盘之外的第一或第二层导电焊盘之间穿过，也无须作任何弯曲，比如可利用通孔以避开诸如第一或第二层导电焊盘的阻碍。还有，半导体封装1的第四层14的第四平台的第四层导电焊盘通过第四焊凸块20及多层安装衬底的第四层导电焊盘与第四层互连电连接，第四层互连在保持其第四层和呈直线的状况下沿对角线方向向外延伸，不在相邻位于第四导电焊盘以外的两第一层、第二层或第三层导电焊盘之间穿过，也无须作任何弯曲，比如可利用通孔等以避开诸如第一层、第二层或第三层的导电焊盘等的阻碍。另外半导体封装1的第五层15的第五平台上第五层导电焊盘经第五焊凸块20和多层安装衬底的第五层导电焊盘与第五层互连电连接，第五层互连在保持其第五层和呈直线的状况下沿对角线方向向外延伸，不在相邻的位于第五导电焊盘之外的两第一层、第二层、第三层或第四层导电焊盘之间穿过也无须作任何弯曲如利用通孔以避开诸如第一层、第二层、第三层或第四层的障碍。
上述半导体封装1的改进的高度变化安装面允许多层互连在保持各自高度的情况下引出多层安装衬底的安装领域。也即，上述半导体封装1的改进的安装面通过提供通孔无须作竖直方向的弯曲，亦无须作任何水平方向的弯曲。这就使相邻两互连的间距大大减小，这意味着可将多层安装衬底的相邻两导电焊盘的间距减小，这进一步可将半导体封装1的相邻两焊球20的间距缩小，这意味着可极大缩小半导体封装1的相邻两导电焊盘和端子的间距。所以半导体封装1的改进的安装增加了允许多层互连导出多层安装衬底的安装面至外部区域的自由度。即，上述新型表面安装式半导体封装中不存在对将多层互连导出多层安装衬底的安装领域至外部区域所产生的大量限制，即使该新型半导体封装的相邻两端子的间距已缩至设计原理的最小量，由此增加了端子的数量，也相应减小了半导体封装的安装面面积和俯视尺寸。
另外，在不产生任何对互连导出多层安装衬底的安装面的限制的问题的情况下，上述半导体封装的改进高度变化安装面允许焊球序列的多个方形的数量和半导体封装的端子数量的增加，这仅仅通过增加半导体封装的安装面的台阶数和不同平台数即可实现。例如，在不产生任何对互连导出多层安装衬底的安装领域作限制的问题的情况下，可实现半导体封装的焊球或端子的全网格结构。因此，可进一步减小半导体封装的安装面的面积及进一步减少半导体封装的俯视尺寸。第十实施例
下面结合附图15A、15B、15C、15D详细描述本发明的第十实施例。图中所示为具有改进安装面的新型表面安装式半导体封装。图15A为根据第十实施例的具有改进安装面的新型表面安装式半导体封装的透视图，图15B为根据第十实施例的图15A中新型表面安装式半导体封装的俯视图，图15C为根据第十实施例的图15B中新型表面安装式半导体封装的A-A方向剖视图，图15D为根据第十实施例的图15B中新型表面安装式半导体封装的C-C方向剖视图。
本实施例中，新型表面安装式半导体封装1具有包含9×9全网格结构的焊球的改进安装面，该改进安装面包括有四个不同平台和界定出前者的三个台阶。改进安装面的三个台阶包括四组由俯视为直带的第一层台阶和俯视为方形且尺寸一大一小的第二和第三层台阶。第一层台阶的四个在方形半导体封装1的相邻两侧之间以直线方式沿对角线方向，但又垂直于朝向方形半导体封装1的较近一角的对角方向延伸，因此四个第一层台阶界定出小等腰直角三角形四角区域作为第一平台。四直角形第一层台阶的每一个具有面向方形半导体封装1的四个角的较近一角的单独的竖直壁面，所以第一平台包括四组位于方形半导体封装1的四顶角的小等腰直角三角形四角区域，以使每个四角区域域具有三个较接近方形半导体封装1的顶角的导电焊盘，例如，一个角定位导电焊盘设置于方形半导体封装1的一角和两个次靠近一导电焊盘，后者较前者稍选离方形半导体封装1的顶角，且也与沿包括方形半导体封装1的对应顶角的相邻两边的角定位导电焊盘相邻。在每个小等腰直角三角形四角区域域上的两个次靠近导电焊盘平行于第一层台阶的每条直边，在一对角线方向但又垂直于朝向方形半导体封装1的较近角的对角线方向上排列。在每个第一平台的小等腰直角三角形四角区域域上的三个导电焊盘通过焊球连接第一层互连，第一层互连在保持第一层的情况下以直线形式沿垂直于第一层台阶的界定和界定每个小等腰直角三角形四角区域域的直线的对角线方向延伸。在每个第一平台的小等腰直角三角形四角区域上的两个次靠近导电焊盘与位于其外部的角定位导电焊盘分开设置距离为平行于第一层台阶的直线的对角方向上间距的一半，因此连接第一平台的小等直角三角形四角区域域上的两次靠近导电焊盘的第一层互连在保持其第一层的情况下穿过角定位导电焊盘的相对侧。
第二层台阶包括具有与方形半导体封装1相同中心但绕中心旋转了45度的较大的单个方形，所以第二层台阶的较大方形的四顶角定位于方形半导体封装1的四边的中点，同时第二层台阶的较大方形的四边平行于第一层台阶的直线但又在其内部延伸。每第二层台阶的较大方形的四边中的每一边都在方形半导体封装1的相邻两边的中点之间延伸，其中半导体封装1的相邻两边包括朝向第二层台阶的较大方形的四边的每一边所面向的竖直壁面的顶角。大方形的第二层台阶界定四个切削三角带区域作为第二平台。第二平台的每个切削三角带区域在方形半导体封装1的相邻两边之间延伸，且被界定在第一层台阶的直线和第二层台阶的较大方形的一边之间。第二平台的每个被切削的三角形带区具有两个在平行于第一层台阶的直线的对角方向上延伸的且也平行于第二层台阶的较大方形的一边的导电焊盘序列，该直线界定了第二平台的被切削的三角形带区，而较大方形的一边界定了第二平台的被切削的三角形带区。第二平台的被切削的三角形带区的角一个上的两个导电焊盘序列包含一个沿第一层台阶的直线延伸的三个导电焊盘的外层序列及沿第二层台阶的较大方形一边延伸的四个导电焊盘的内层序列。第二平台的每个被切削的三角形带区的内层序列上的四个导电焊盘与外层序列上的三个导电焊盘在平行于第一台阶的直线的对角方向上及平行于较大方形第二层台阶的界定边的方向上相隔半个间距设置，由此与第二平台的被切削的三角形带区的内层序列上的四个导电焊盘的外面两个相连的第二层互连在保持第二高度的情况下通过三个导电焊盘的内层序列的相对表面延伸，而其它与第二平台的每个被切削的三角形带区的内层序列上的四个导电焊盘内层两个相连的第二层互连在保持第二高度的情况下通过内层序列上的三个导电焊盘中各相邻两个的中间点延伸。
第三平台包含单个的较小方形，其与方形半导体封装1具有相同的中心，但绕中心转45度，从而第三层台阶的较小方形的四个角指向方形半导体封装1的四边的中点但位于第二层台阶的较大方形的内部，而第三层台阶的较小方形的四边在第二层台阶的较大方形的四边的内层并与其平行延伸。第三层台阶的较小方形被第二层台阶的较大方形包围。第三层台阶的较小方形的四边的每一个与第一层台阶的直线具有相同的长度。较小方形第三层台阶界定了包含在方形半导体封装1的对角方向上延伸的四个直带的作为第三平台的方形框带区及外为第四平台的方形中心区。作为第三平台的方形框带区被界定在较大方形第二层台阶与较小方形第三层台阶之间。作为第四平台的方形中心区被作为第三平台的方形框带区包围。第三平台的方形框带区有两个导电焊盘的方形序列，它们沿较大方形第二层台阶及较小方形第三层台阶延伸。第三平台的方形框带区上的双方形导电焊盘序列包含沿较大方形第二层台阶延伸的十六个导电焊盘四个序列的一个较大外层方形及沿较小方形第三层台阶延伸的十二个导电焊盘的四个序列的一个小的内层方形。即，第三平台的方形框带区的每边具有导电焊盘的双序列。导电焊盘的双序列包含一个含五个导电焊盘的外层序列及一个含四个导电焊盘的内层序列。第三平台的方形框带区的每边的内层序列上的四个导电焊盘与外层序列上的五个导电焊盘在平行于较大方形第二层台阶及较小方形第三层台阶的界定边的对角方向上相隔半个间距排列，由此与内层序列上的四个导电焊盘相连的第三层互连在保持第三高度的情况下通过外层序列上的五个导电焊盘的各相邻两个的中点延伸。作为第四平台的方形中心区由较小方形第三层台阶界定。作为第四平台的方形中心区具有两个方形导电焊盘序列，它们沿较小方形第三层台阶延伸。第四平台的方形中心区上的双方形导电焊盘序列包含一沿较小方形第二层台阶延伸的八个导电焊盘的四个序列的较大外层方形及一个由四个导电焊盘界定的小的内层方形。即第四平台的方形中心区的每边具有导电焊盘的双序列。导电焊盘的双序列包含一含三个导电焊盘的外层序列及含两个导电焊盘的内层序列。第四平台的方形中心区的每边的内层序列上的两个导电焊盘在与较小方形第三层台阶的界定边平行的对角方向上与外层序列上的三个导电焊盘相隔半个间距排列，从而与内层序列上的两个导电焊盘相连的第四层互连通过外层序列上的三个导电焊盘中的相邻两个的中点延伸。
上述新型表面安装型半导体封装1包含第一、第二、第三及第四层11、12、13及14的叠层。第一层11具有大尺寸的方形、第二层12具有四个角被切削的大尺寸方形，其四角具有三角形凹陷。第三层13具有中间尺寸方形。第四层14具有小尺寸方形。第一、第二、第三及第四层11、12、13及14的尺寸差别形成上述的第一、第二、第三及第四台阶。
第一、第二、第三、第四及第五平台形成9×9的导电焊盘全网格序列，只要在半导体封装1的中点不设置导电焊盘。另外在导电焊盘的9×9全网格阵列上设置焊球20。第一层11的作为第一平台的四个较小直角等腰三角形四角区域域上的第一层导电焊盘的每一个通过焊球20在保持第一层的情况下与在半导体封装1的对角方向上向外延伸的相应的第一层互连相连。第二层12的作为第二平台的四个被切削的三角形带区上的导电焊盘的每一个通过焊球20在保持第二层的情况下与在半导体封装1的对角方向上向外延伸的相应的一个第二层互连相连。第三层13的作为第三平台的方形框带区上的每个导电焊盘通过焊球20在保持第三层的情况下与在半导体封装1的对角方向上向外延伸的相应的第三层互连相连。第四层14的第四平台的方形中心区上的每个导电焊盘通过焊球20在保持第四层的情况下与在半导体封装1的对角方向上向外延伸的对应的第四层互连相连。
上述半导体封装1被固定到具有变形安装面的多层安装基本上，变形安装面根据上述半导体封装1的安装面改变。半导体封装1的第一层11的第一平台上的第一层导电焊盘通过第一层焊块20及多层安装衬底的第一层导电焊盘与第一层互连电连接，第一层互连在保持第一层的情况下在对角方向上向外直线延伸，而不会穿过其它导电焊盘的中间也不必为了避开诸如其它导电焊盘而进行弯曲。此外，半导体封装1的第二层12的第二平台上与第二层导电焊盘通过第二层焊凸块20及多层安装衬底的第二层导电焊盘与第二层互连相连，第二层互连在保持第二层的情况下在对角方向上向外直线延伸，但不会通过位于第二层导电焊盘外的第一层两相邻导电焊盘的中间，通过使用通孔从而也不会为了避开诸如第一层导电焊盘44而进行弯曲，此外，半导体封装1与第三层13的第三平台上与第三层导电焊盘通过第三层焊凸块20及多层安装衬底的第三层导电焊盘与第三层互连相连，第三层互连在保持第三层的情况下在对角方向上向外直线延伸，而不会通过位于第三层导电焊盘外的第二层两相邻导电焊盘的中间，通过使用通孔从而也不会为了避开诸如第一层或第二层导电焊盘而进行弯曲。
还有，半导体封装1的第四层14的第四平台的第四层导电焊盘通过第四焊凸块20和多层安装衬底第四层导电焊盘与第四层互连电连接，第四层互连在保持其第四层和呈直线的状况下沿对角线方向向外延伸，不在相邻位于第四导电焊盘以外的两第一层、第二层或第三层导电焊盘之间穿过，也无须作任何弯曲，比如可利用通孔等以避开诸如第一层、第二层或第三层的导电焊盘等的阻碍。
上述半导体封装1的改进的高度变化安装面允许多层互连在保持各自高度的情况下的引导出多层安装衬底的安装领域。也即，上述半导体封装1的改进的安装面通过提供通孔无须作竖直方向的弯曲，亦无须作任何水平方向的弯曲。这就使相邻两互连的间距大大减小，这意味着可将多层安装衬底的相邻两导电焊盘的间距减小，这进一步可将半导体封装1的相邻两焊球20的间距缩小，这意味着可极大缩小半导体封装1的相邻两导电焊盘和端子的间距。所以半导体封装1的改进的安装增加了允许多层互连导出多层安装衬底的安装面至外部区域的自由度。即，上述新型表面安装式半导体封装中不存在对将多层互连导出多层安装衬底的安装领域至外部区域所产生的大量限制，即使该新型半导体封装的相邻两端子的间距已缩至设计原理的最小量，由此增加了端子的数量，也相应减小了半导体封装的安装面面积和俯视尺寸。
另外，在不产生任何对互连导出多层安装衬底的安装面的限制的问题的情况下，上述半导体封装的改进高度变化安装面允许焊球序列的多个方形的数量和半导体封装的端子数量的增加，这仅仅通过增加半导体封装的安装面的台阶数和不同平台数即可实现。例如，在不产生任何对互连导出多层安装衬底的安装领域作限制的问题的情况下，可实现半导体封装的焊球或端子的全网格结构。因此，可进一步减小半导体封装的安装面的面积及进一步减少半导体封装的俯视尺寸。
本发明涉及的各种变化对于在本领域的中等技术人员来说是很明显的，上述所举实施例旨在描述本发明而非限制，因此本发明的权利要求将涵盖所有符合本发明的发明宗旨和范围的变化。

Claims (83)

1．一个半导体封装，包括一块半导体芯片，并具有一安装表面，可以把安装表面设置到一个具有多层互连的多层安装衬底上，其特征在于，
其中，所述的安装表面至少有一个高度变化区域，它的高度可以变化，使得所述的高度变化区域在层上朝着所述半导体封装的一个互连成导出边下降，这个半导体的至少一部分所述安装衬底的各层互连从所述多层安装衬底的一个安装区域通过所述半导体封装的互连导出边向界自所述安装区域的外部区域伸展，以及
其中所述的高度变化区域有许多导电焊盘与所述多层互连的至少一部分相连，这样就使得上述至少一部分的多层互连能够在分别保持各自的高度的情况下，从所述安装区域引出至外部区域。
2．根据权利要求1中所述要求的半导体封装，其特征在于其中所述高度变化区域不连续地在层上变动，以使所述安装表面包括至少一个较高层区域和至少一个较低层区域，并使所述的至少一个较低层区域处于更靠近所述半导体封装的一个互连导出面，其中至少一部分所述安装衬底的所述多层互连从所述多层安装衬底的安装区域通过所述半导体封装的互连导出面延伸至所述外部区域，以及
其中较高层区域有多个第一导电焊盘与所述多层互连的第一层互连相连，所述较低层区域有多个第二导电焊盘与所述多层互连的第二层互连相连，以使所述的第一层和第二层互连能够在分别保持第一和第二高度的情况下从所述安装区域导出至所述外部区域。
3．根据权利要求2中的半导体封装，其特征在于其中所述高度变化区域有至少一个台阶提供界定所述较高层区域和所述较低层区域的边界线，所述台阶有朝向所述半导体封装的所述互连导出面的基本竖直的壁面。
4．根据权利要求3中的半导体封装，其特征在于其中所述至少一个台阶提供一条围绕一个内层区域的边界线以使所述较高层区域位于所述半导体封装的一个内部区域中，而所述较低层区域位于一个周边区域上，而使较低层区域包围较高层区域。
5．根据权利要求4中的半导体封装，其特征在于其中每一个所述较高层和较低层区域具有至少一个所述导电焊盘单序列包围着所述内部区域。
6．根据权利要求5中的半导体封装，其特征在于其中每一个较高层和较低层区域都有一组内层和外层导电焊盘序列包围所述内部区域，其条件是所述内层序列上的导电焊盘与所述外层序列上的导电焊盘分开，这样与所述内层序列上的所述导电焊盘相连的每一条互连都可以通过所述外层序列上的相邻两个所述导电焊盘之间。
7．根据权利要求4中所半导体封装，其特征在于其中多个所述台阶延伸出去成为多条共同包围所述内部区域的分界线，这样使一个最高层区域位于所述半导体封装的内部区域上而至少一个中级层区域包围所述最高层区域，最低层区域位于周边区域包围所述至少一个中级层区域，其中最高层，中等层以及最低层区域的每一个都具有至少一个围绕所述所述区域的导电焊盘单序列。
8．根据权利要求7中的半导体封装，其特征在于其中所述最高层、中级层及最低层区域的每一个都有一组所述导电焊盘内部和外层序列包围着所述内部区域，其条件是所述内层序列上的所述导电焊盘与所述外层序列上的导电焊盘分开设置，这样每一条与所述内层序列上的导电焊盘相连的所述互连都可以通过所述外层序列上的相邻两个导电焊盘之间。
9．根据权利要求4中的半导体封装，其特征在于其中所述由至少一个台阶提供的所述分界线包围的内部区域向心地位于所述半导体封装的中央。
10．根据权利要求4中的半导体封装，其特征在于其中由所述至少一个台阶提供的所述分界线包围的内部区域相对所述半导体封装的中央离心设置。
11．根据权利要求4中的半导体封装，其特征在于其中由所述至少一个台阶提供的所述分界线包围的内部区域呈方形。
12．根据权利要求11中的半导体封装，其特征在于其中由所述至少一个台阶提供的所述分界线全向地包围所述内部区域，这样所述较高层区域位于所述半导体封装的所述内部区域上，而所述较低层区域位于周边区域，从而使所说较低层区域全向地包围所述较高层区域。
13．根据权利要求11中的半导体封装，其特征在于其中由所述至少一个台阶形成的分界线从三个方向围绕所述内部区域，这样，所述较高层区域位于所述半导体封装的所述内部区域上，同时所述较低层区域位于沿着所述半导体封装除一边以外的周边区域上，由此所述较低层区域，从三向包围所述较高层区域。
14．根据权利要求2中的半导体封装，其特征在于其中所述安装表面有至少两个提供至少两条直线分界界定至少一个所述较高层区域以及至少两个所述较低层区域的台阶，所述两个台阶的每一个都有一个面向所述半导体封装相对两边的基本竖直面，这样，至少两个所述的较低层区域分别和所述半导体封装的对面相邻，至少一个所述较高层区域夹在所述至少两个所述较低层区域之间。
15．根据权利要求2中的半导体封装，其特征在于其中所述安装表面有至少一个斜面，它提供一个位于所述较高层区域和较低层区域之间的边界区域，所述斜面有一个面向所述半导体组体的互连导出面的基本竖直壁。
16．根据权利要求15中的半导体封装，其特征在于其中所述至少一个斜面提供一个包围内部区域的边界区域，这样，所述较高层区域位于所述半导体封装的一个内部区域上，而所述较低层位于一个周边区域，包围所述较高层区域。
17．根据权利要求16的半导体封装，其特征在于其中所述较高层区域和较低层区域的每一个都有至少一条所述导电焊盘的单序列包围所述内部区域。
18．根据权利要求17的半导体封装，其特征在于其中所述较高层区域和较低层区域的每一个都有一套所述导体内部和外层序列包围所述内部区域，其条件是，所述内层序列上的所述导电焊盘与所述外层序列上的所述导电焊盘分开设置，这样，与所述内层序列上的所述导电焊盘相连的所述互连可以通过在所述外层序列上的所述导电焊盘的相邻两个之间。
19．根据权利要求16中的半导体封装，其特征在于其中多个所述斜面延伸提供多个共同包围所述内部区域的边界区域，这样，一个最高层区域位于所述半导体封装的所述内部区域中，而至少一个中间层区域包围所述最高层区域，一个最低层区域位于一个周边区域，包围所述的至少一个中间层区域，其中所述最高层，中间层和最低层区域中的每一个都具有至少一个所述导电焊盘单序列以包围所述内部区域。
20．根据权利要求19中的半导体封装，其特征在于其中所述最高层、中等层和最低层区域中的每一个都有一套所述导电焊盘内部和外层序列以包围所述内部区域，其条件是所述内层序列上的所述导电焊盘与所述外层序列上的所述导电焊盘分开设置，这样，与所述内层序列上的所述导电焊盘相连的互连的每一条都可以通过所述外层序列上的所述导电焊盘的相邻两个之间。
21．根据权利要求16中的半导体封装，其特征在于其中所述至少一个斜面形成的所述边界区域包围的所述内部区域向心地位于所述半导体封装的中心。
22．根据权利要求16中的半导体封装，其特征在于其中所述至少一个斜面形成的边界区域包围的所述内部区域相对于所述半导体封装的中心离心设置。
23．根据权利要求16中的半导体封装，其特征在于其中所述至少一个斜面形成的边界区域包围的内部区域呈方形。
24．根据权利要求23中的半导体封装，其特征在于其中所述至少一个斜面形成的所述区域全向地包围所述内部区域，这样，所述较高层区域位于所述半导体封装的所述内部区域而所述较低层区域位于周边区域，由此较底层区域全向地包围所述较高层区域。
25．根据权利要求24中的半导体封装，其特征在于其中所述至少一个斜面提供的所述边界区域从三个方向包围所述内部区域，这样，所述较高层区域位于所述半导体封装的所述内部区域而所述较低层区域位于除了沿着所述半导体封装一边的周边区域上，由此从三个方向包围所述较高层区域。
26．根据权利要求15中的半导体封装，其特征在于其中所述安装表面有至少两个斜面以提供至少两个直线边界区域以界定至少一个所述较高层区域和至少两个所述较低层区域，所述两个斜面的每一个都有一个面向所述半导体封装两相对侧的基本竖直面，这样，所述至少两个所述较低层区域分别与所述半导体封装两相对侧面相邻，所述较高层区域的所述至少一个夹在所述较低层区域的所述至少两个之间。
27．根据权利要求1中的半导体封装，其特征在于其中所述高度变化区域的高度不连续地变化，这样，所述安装表面包括至少一个较高层区域和至少一个较低层区域，从而所述至少一个较低区域位于比所较高层区域更接近所述半导体封装的一个顶角的地方，所述的安装衬底的所述多层互连的至少一部分从所述安装衬底的所述安装区域通过在所述半导体封装顶角附近的一个区域延伸至所述外部区域，以及
其中所述较高层区域有多个第一导电焊盘与所述多层互连的第一层互连相连，所述较低层区域有多个第二导电焊盘与所述多层互连的第二层互连相连，这样，使得第一层和第二层的互连在分别保持其第一和第二高度的情况下。能够从所述安装区域导出至所述外部区域。
28．根据权利要求27中的半导体封装，其特征在于其中所述高度变化区域有至少一个台阶，形成L状的边界线界定所述较高层区域和所述较低层区域，其中所述L形边界线包围邻接在所述顶角附近的一个角区域，这样，所述较低层区域就位于所述角区域上，且所述台阶有面向夹着所述半导体封装的所述顶角的两两邻边的基本竖直壁面。
29．根据权利要求28中的半导体封装，其特征在于其中所述高度变化区域有四套台阶，每组至少为一个台阶来形成四套边界线，每组至少一个L形边界线界定所述较高层区域和四个所述较低层区域，其中所述四个L形分界线包围邻接四个顶角的四个角区域，这样，所述四个较低层区域就分别位于所述角区域之上，且四个所述台阶每一个都有面向夹着所述半导体封装的所述四个顶角之对应一个的两邻边的基本竖直壁面。
30．根据权利要求29中的半导体封装，其特征在于其中所述高度变化区域有四组多台阶形成界定一个最高层区域的中组多重L形分界线，界定至少一个中等层区域的四组，以及界定一个低层区域的四组。其中，每组所述多重L形分界线共同包围所述的四个角区域，这样，所述四个最低层区域就分别位于所述四个角区域，所述至少一个中等层区域的每一个从两个互相垂直的方向围绕相对的所述四个最低层区域之一，所述最高层区域从两个方向包围至少一个中等层区域的四组中的每一个，且其中每一个台阶有面对夹着所述半导体封装的所述四个角区域的对应之一的两相邻边的基本竖直的壁面。
31．根据权利要求30中的半导体封装，其特征在于其中所述至少一个中等层区域的每一个都有至少一条所述的导电焊盘单序列，该序列以所述的互相垂直的两个方向围绕所述最低层区域。
32．根据权利要求31中的半导体封装，其特征在于其中所述至少一个中等层区域的每一个都有一组所述导电焊盘内部和外层序列以所述相互垂直的两个方向共同包围所述最低层区域，其中所述外层序列较所述内层序列更接近所述最低层区域，条件是，所述内层序列上所述导电焊盘所述外层序列上的导电焊盘分开设置，这样与所述内层序列上的所述导电焊盘相连的每一条所述连线都可以穿过所述外层序列上的相邻两个导电焊盘之间。
33．根据权利要求27中的半导体封装，其特征在于其中所述高度变化区域有至少一个台阶提供直分界线以界定所述较高层区域和所述较低层区域，且其中所述直分界线在夹着所述顶角的两边之间通过，所述直分界线从所述半导体封装的对角线方向界定邻接所述顶角的一个角区域，从而所述较低层区域位于所述角区域上且所述台阶有一基本竖直壁面，面向所述半导体封装的所述顶角。
34．根据权利要求33中的半导体封装，其特征在于其中高度变化区域有四组每组至少为一个的台阶，它们提供四组每组至少为一条的直分界线以界定所述较高层区域和四个所述较低层区域，其中所述四条直分界线分别从对角线方向界定邻接四个顶角的四个角区域，这样，所述四个较低层区域就分别位于四个所述角区域上，且所述四个台阶的每一个都有一个面对所述半导体封装的所述四个顶角之相对应的一个的基本竖直壁面。
35．根据权利要求34中的半导体封装，其特征在于其中所述较低层区域有四组多台阶，它们提供四组多重直分界线以界定一个最高层区域，四组每组至少为一个的中等层重面区域，以及四组最低层区域。其中，所述多重直分界线的每一组都多重地界定所述每个角区域的每一个，这样，所述四个最低层区域就分别位于所述四个角区域之上，所述至少为一组的中等层区域中的每一个从所述半导体封装的对角线方向界定所述最高层区域和所述四组最低层区域中的每一个，且其中每一个所述台阶都有一个基本竖直壁面，面对相对应的所述半导体封装的四个所述顶角之一。
36．根据权利要求35中的半导体封装，其特征在于其中所述至少一个的中等层区域每一组有至少一条所述导电焊盘单序列，它从所述对角线方向界定所述最低层区域。
37．根据权利要求36中的半导体封装，其特征在于其中每一组所述的至少为一个的中等层区域均有一组所述导电焊盘内部和外层序列，它们共同以所述对角线方向界定所述最低层区域，其中，所述外层序列比所述内层序列位于距所述最低层区域较近，条件是所述内层序列上的所述导电焊盘与所述外层序列上的所述导电焊盘分开设置，这样与所述内层序列上的所述导电焊盘相连的每一个连线都通过所述外部连线上的两个邻接所述导电焊盘之间。
38．根据权利要求27中的半导体封装，其特征在于其中所述高度变化区域有至少一个斜面，它提供一个L状边界区域以界定所述最高层区域和所述最低层区域，其中所述L形边界区域位于所述角区域上，所述斜面面向夹着所述半导体封装的所述顶角两边。
39、根据权利要求38中的半导体封装，其特征在于其中所述高度变化区域有四组每组至少一个的斜面，它们提供四组每组至少为一个的L状边界区域界定所述较高层区域和四个较低层区域，其中，所述四个L状边界区域分别包围四个顶角附近的四个角区域，这样，所述四个较低层区域分别位于所述四个角区域之上且所述四个斜面上的每一个都有面向夹着相对所述半导体封装的四个顶角之对应一个的两相邻边的基本竖直壁面。
40、根据权利要求39中的半导体封装，其特征在于其中高度变化区域有四组多层斜面，提供四组多重L状边界区域分别界定一个最高层区域，四组每组至少为一个的中等层区域和四组最低层区域，其中每一组所述多重L状边界区域共同包围所述四个角区域，这样，所述四个最低层区域就分别位于所述四个角区域上，且所述至少一个中等层区域的每一个在两个相互垂直方向上包围所述四组较低层区域的对应一个，且所述最高层区域从所述两个方向包围所述至少一个中等层区域的四组中的每一个，且其中所述斜面有重壁面向夹着相对的所述半导体组体的四个顶角之对应一个的两相邻边的基本竖直壁。
41．根据权利要求40中的半导体封装，其特征在于其中所述的至少为一个的中等层区域的每一个都有至少一条所述导电焊盘单序列从相互垂直的两个方向包围所述最低层区域。
42．根据权利要求41中的半导体封装，其特征在于其中所述至少一个中等层区域的每一个都有一组所述导电焊盘内部和外层序列以所述相互垂直的两个方向共同包围所述最低层区域，其中所述外层序列较所述内层序列更接近所述最低层区域，条件是，所述内层序列上所述导电焊盘所述外层序列上的导电焊盘分开设置，这样与所述内层序列上的所述导电焊盘相连的每一条所述连线都可以穿过所述外层序列上的相邻两个导电焊盘之间。
43．根据权利要求27中的半导体封装，其特征在于其中所述高度变化区域有至少一个斜面提供一直分界区域以界定所述较高层区域和两个较低层区域，且其中所述直分界区域在夹着所述顶角的两边之间通过，且所述直分界区域以所述半导体封装的对角线方向界定邻接所述顶角的角区域，这样所述较低层区域就位于所述角区域上，所述斜面面向所述半导体封装的所述顶角有一基本竖直壁面。
44．根据权利要求43中的半导体封装，其特征在于其中所述高度变化区域有四组每组至少为一个的斜面，它们提供四组每组至少为一个的直分界区域以界定所述较高层区域和四个较低层区域，其中所述四个直线分界区域分别以所述对角线方向界定四个顶角附近的四个角区域，这样，所述四个较低层区域就分别位于所述四个角区域上，且所述四个斜面的每一个都有面对所述半导体封装的四个所述顶角的相对应一个的基本竖直壁面。
45．根据权利要求44中的半导体封装，其特征在于其中所述高度变化区域有四组多层斜面，它们分别提供四组多重直线分界区域界定一个最高层区域，四组每组至少为一个的中等层区域和四组最低层区域，且其中所述多重直线分界区域的每一个都多重界定所述四个角区域的每一个，这样，所述四个最低层区域分别位于所述四个角区域之上，且所述至少为一个的中等层区域的每一组都从所述半导体封装的所述对角线方向界定所述最高层区域和所述四个最低层区域的每一个，且所述斜面的每一个都有一个基本竖直壁面，面向所述半导体封装的四个顶角之对应一个。
46．根据权利要求45中的半导体封装，其特征在于其中所述的至少为一个的中等层区域的每一组都有至少一条从所述对角线方向界定所述最低层区域的所述导电焊盘单序列。
47．根据权利要求46中的半导体封装，其特征在于其中每一组所述的至少为一个的中等层区域均有一组所述导电焊盘内部和外层序列，它们共同以所述对角线方向界定所述最低层区域，其中，所述外层序列比所述内层序列位于距所述最低层区域较近，条件是所述内层序列上的所述导电焊盘与所述外层序列上的所述导电焊盘分开设置，这样与所述内层序列上的所述导电焊盘相连的每一个互连都通过所述外部连线上的两个邻接所述导电焊盘之间。
48．根据权利要求1中的半导体封装，其特征在于其中所述高度变化区域在层上连续变动，这样所示高度变化区域就包含一个斜面区域，该斜面区域在层上朝向所述半导体封装的一个互连导出面下降，在这里，所述安装衬底的所述多层互连的至少一部分从所述多层安装衬底的一个安装区域通过所述半导体封装的所述互连导出面延伸至一个外部区域，这个外部区域以所述安装区域为界，及
其中所述斜面区域有多个导电焊盘分别处于所述斜面区域的多个不同层上，所述导电焊盘被连到所述多层互连的至少一部分上，这样就能使所述多层互连的至少一部分在保持各自的层的情况下导出所述安装区域至所述外部区域。
49．根据权利要求48中的半导体封装，其特征在于其中所述高度变化区域包括四个斜面区域，它们在层上朝向所述半导体封装的四边下降，所述安装衬底的多层互互连从所述多层安装衬底的所述安装区域延伸至所述外部区域，这个外部区域通过所述半导体封装的四边包围所述安装区域。
50．根据权利要求49中的半导体封装，其特征在于其中所述四个斜面区域的每一个都有多个所述导电焊盘序列，它们相互平行于所述半导体封装的四边的每一边延伸，这样，所述多条序列就在层上彼此不同，以使所述多层连线的至少一部分在分别保持各自的层的情况下导出所述安装区域至所述外部区域。
51．根据权利要求1中的半导体封装，其特征在于其中所述高度变化区域在高度上不断地变换，这样所述高度变化区域就包含一个斜面区域，该斜面区域在高度上朝向所述半导体封装的一个互连导出角下降，在这个半导体封装中，所述安装衬底的所述多层互连的至少一部分从所述多层安装衬底的一个安装区域通过所述半导体封装的所述互连导出角附近的一个区域延伸至由所述安装区域界定的一个外部区域，以及
其中所述斜面区域有多个导电焊盘分别位于所述斜面区的多个不同层上，所述导电焊盘与所述多层互连的至少一部分相连，以使所述多层互连的至少一部分在分别保持各自的高度的情况下导出所述安装区域并延伸至外部区域。
52．根据权利要求51中的半导体封装，其特征在于其中所述高度变化区域包括四个斜面区域，它们在高度上朝向所述半导体封装的四个顶角下降，所述安装衬底的多层互连从所述多层安装衬底的所述安装区域通过所述半导体封装的所述四个顶角延伸至包围着所述安装区域的所述外部区域。
53．根据权利要求52中的半导体封装，其特征在于其中所述四个斜面区域的每一个都有多个所述导电焊盘的序列，它们各自平行于所述半导体封装的对角线方向延伸，这样，所述多条序列在高度上彼此不同，以使所述多层互连在分别保持各自的高度的情况下导出所述安装区域至所述外部区域。
54．一个包括一块半导体芯片的半导体封装，它还具有一个安装表面，可被设置在一个具有多层互连的多层安装衬底上，其特征在于，
其中所述安装表面有至少一个台阶，它提供一条四边形的边界线，界定在一个内部区域上的一个较高层区域和一个位于一外部区域上的较低层区域，这样所述较低层区域包围所述较高层区域。
其中所述台阶有竖直壁面正对所述半导体封装的四边，以及
其中所述较高层区域有多个第一导电焊盘与所述多层互连的第一层互连相连，所述较低层区域有多个第二导电焊盘与所述多层互连的第二层互连相连，以使第一层和第二层互连能在区域分别保持各自的第一和第二层的情况下，导出所述多层安装衬底的一个安装区域，延伸至包围着所述安装区域的一个外部。
55．根据权利要求54中的半导体封装，其特征在于其中每一个所述较高层和较低层区域都有至少一条所述导电焊盘单序列与所述半导体封装的四边平行。
56．根据权利要求55中的半导体封装，其特征在于其中所述较高层和较低层区域的每一个都有一组所述导电焊盘内部和外层序列，它们与所述半导体封装的四面平行，条件是所述内层序列上的所述导电焊盘所述外层序列上的导电焊盘分开设置，这样，与所述内层序列上所述导电焊盘相连的每一条所述互连都可通过所述外层序列上的相邻两个导电焊盘之间。
57．根据权利要求54中的半导体封装，其特征在于其中多个所述台阶向外延伸提供多重分界线，共同界定所述内部区域，这样，一个最高层区域就位于所述半导体封装的内部区域而至少一个中等层区域位于一个周边区域上，一个最低层区域位于一周边区域上以包围所述至少一个中等层区域，所述最高层、至少一个中间层和最低层区域中的每一个都有至少一条与所述半导体封装的所述四面平行的所述导电焊盘序列。
58．根据权利要求57中的半导体封装，其特征在于其中每一个较高层、中等层和较低层区域都有一组所述导电焊盘内部和外层序列与所述半导体封装的四面平行，条件是所述内层序列上的所述导电焊盘与所述外层序列上的所述导电焊盘分开设置，这样，与所述的内层序列上的所述导电焊盘相连的每一条所述互连都可以通过所述外层序列上的相邻两个导电焊盘之间的地方。
59．一个半导体封装，包括一块半导体芯片，并具有一个安装表面，可以安装到一个具有多层互连的多安装衬底上，其特征在于
其中所述安装表面有至少一个斜面，它提供一个四边形边界区域，界定在一个内部区域上的一个较高层区域和在一个外部区域上的一个较低层区域，这样，所述较低层区域包围所述较高层区域。
其中，所述斜面面对所述半导体封装的四面，以及其中所述较高层区域有多个第一导电焊盘与所述多层互连的第一层互连相连，所述较低层区域有多个第二导电焊盘与所述多层互连的第二层互连相连，这样，以使所述第一层和第二层互连能在分别保持各自的第一和第二层的情况下导出所述多层安装衬底的一个安装区域至一个包围着所述安装区域的外部区域。
60．根据权利要求59中的半导体封装，其特征在于其中所述的每个较高层和较低层区域都有至少一条与所述半导体封装的所述四边平行的所述导电焊盘单序列。
61．根据权利要求60中的半导体封装，其特征在于其中所述的每个较高层和较低层区域都有一组所述导电焊盘内部和外层序列与所述半导体封装的四边平行，条件是所述内层序列上的所述导电焊盘位于与所述外层序列上的导电焊盘分开设置，这样，与所述内层序列上的所述导电焊盘相连的所述互连的每一条都可以通过在所述外层序列上的相邻两个所述导电焊盘之间。
62．根据权利要求59中的半导体封装，其特征在于其中多个所述斜面向下斜倾，形成多重分界区域，共同包围所述内部区域，这样，一个最高层区域就位于所述半导体封装的内部区域上而至少一个中等层区域包围所述最高层区域，且一个最低层区域位于一个周边区域上，以包围所述至少一个中等层区域，其中每一个所述最高层，中等层和最低层区域都有至少一条所述导电焊盘单序列，与所述半导体封装的所述四边平行。
63．根据权利要求62中的半导体封装，其特征在于其中每一个所述较高层，中等层和较低层区域都有一组所述导电焊盘内部和外层序列与所述半导体封装的四面平行，条件是：位于内层序列上的所述导电焊盘与外层序列上的导电焊盘分开设置，这样每一个与所述内层序列上的所述导电焊盘相连的互连都可以在所述外层序列上的相邻两个导电焊盘之间通过。
64．一个半导体封装，包括一块半导体芯片，并具有一个安装表面，可以被安装到一个具有多层连线的多层安装衬底上，其特征在于
其中所述安装表面有四组每组至少为一个的台阶，提供四组每组至少有一个的L形边界线，界定一个较高层区域和处在邻接所述半导体封装四个顶角的四个角区域上的四个较低层区域，所述四条L形分界线分别包围所述的四个角区域。
其中所述四个台阶的每一个都有竖直壁面，面对夹着所述半导体封装四个顶角对应一个的相邻两边，且
其中所述较高层区域有多个第一导电焊盘与所述多层互连的第一层互连相连，所述较低层区域有多个第二导电焊盘与所述多层互连的第二层互连相连，这样使得第一层和第二层互连能在分别保持其第一和第二层的情况下导出所述安装区域至所述外部区域。
65．根据权利要求64中的半导电焊盘，其特征在于其中所述安装表面有四组多重台阶，它们提供四组多重L形分界线分别界定一个最高层区域，四组至少有一个的中等层区域和四组最低层区域，其中每一组所述多重L形分界线共同包围四个所述角区域的每一个，这样，所述四个最低层区域就分别位于所述的四个角区域，且所述的至少一个中等层区域的每一个都从彼此垂直的两个方向包围所述的四个最低层区域的相应的一个，且所述的最高层区域从两个方向包围所述的至少一个中等层区域的四组中每一组，其中所述台阶的每一个都有竖直壁面，面向夹着所述半导体封装的四个所述顶角中的对应的一个顶角的相邻两边。
66．根据权利要求65中的半导体封装，其特征在于其中所述至少有一个中等层区域的每一个有至少一条所述导电焊盘单序列，从相互垂直的两个方向包围所述最低层区域。
67．根据权利要求66中半导体封装，其特征在于其中每一个所述的至少一个中等层的区域都有一组所述导电焊盘的内部和外层序列，它们共同从两个互相垂直方向包围所述最低层区域，所述的外层序列较所述内层序列更接近最低层区域，条件是所述内层序列上的导电焊盘与所述外层序列上的导电焊盘分开设置，这样每一个与所述内层序列上的所述导电焊盘相连的所述互连都可以穿过在所述外层序列上的相邻两个导电焊盘的中间。
68．一个半导体封装，包括一块半导体芯片和一个安装表面，可以被安装到一个具有多层互连的多层安装衬底上，其特征在于
其中所述安装表面有四组每组至少一个的台阶提供四组每组至少有一个的直线分界线，以界定所述较高层区域和四个较低层区域，其中所述四个直线分界线从所述对角线方向分别界定四个邻接顶角的角区域，这样所述四个较低层区域就分别位于所述四个角区域上，以及
其中每个所述四个台阶都有竖直壁面，面向所述半导体封装的四个所述顶角的对应的一个，且
其中所述较高层区域有多个第一导电焊盘与所述多层互连的第一层互连相连，所述较低层区域有多个第二导电焊盘与所述各层互连的第二层互连相连，这样就使得所述第一层和第二层互连能在分别保持其第一和第二层的情况下从所述安装区域导出至所述外部区域。
69．根据权利要求68中的半导体封装，其特征在于其中所述层变换区域有四组多重台阶，它们提供四组多重直线分界线，分别界定一个最高层区域、四组至少一个中等层区域和四组最低层区域，其中每一条所述多重直线分界线都多重界定所述四个角区域的每一个，这样，所述四个最低层区域分别位于所述四个角区域上，且所述的至少一个中等层区域从所述半导体封装的所述对角线方向界定所述最高层区域和所述四个最低层区域中的每一个，其中每一个所述台阶都有一竖直壁面，面向所述半导体封装的所述四个顶角的对应的一个。
70．根据权利要求69中的半导体封装，其特征在于其中每一个所述至少有一个的中等层区域有至少一条所述导电焊盘单序列，从所述对角线方向界定所述最低层区域。
71．根据权利要求70中的半导体封装，其特征在于其中所述至少一个中等层区域的每一个都有一组所述导电焊盘内部和外层序列，从所述对角线方向共同界定所述最低层区域，其中所述外层序列较所述内层序列距所述最低层区域更近，条件是所述内层序列上的导电焊盘与所述外层序列上的所述导电焊盘分开设置，这样，每一个与在所述内层序列上所述导体相连的互连都能够通过外层序列上的相邻两个所述导体之间。
72．一个半导体封装，包括一块半导体芯片和一个安装表面，可以被安装到一个具有多层互连的多层安装衬底上，其特征在于
其中所述安装表面有四组每组至少一个的斜面，它们形成四组每组至少一个的L形分界区域，位于邻接所述半导体封装的四个顶角的四个角区域，以界定一个较高层区域和四个较低层区域，其中所述四个L形边界区域分别包围所述四个角区域。
其中所述四个斜面的每一个都面向夹着所述半导体封装四角的对应一角的相邻两边，以及
其中所述较高层区域有多个第一导电焊盘与所述多层互连的第一层互连相连，所述较低层区域有多个第二导电焊盘与多层互连的第二层相连，这样就使所述第一层和第二层互连能在分别保持各自的第一和第二层的情况下导出所述安装区域至所述外部区域。
73．根据权利要求72中的半导体封装，其特征在于其中所述安装表面有四组多重斜面，提供了四组多重L形分界区域，分别界定一个最高层区域、四组至少为一个的中等层区域和四组最低层区域，其中每一组所述L形分界区域共同包围所述四个角区域的每一个，这样所述四个最低层区域分别位于所述四个角区域，所述至少为一个中等层区域的每一个从两个相互垂直的方向包围所述四个最低层区域的对应的一个，所述最高层区域从所述两个方向包围所述至少一个中等层区域的所述四组中的一组，其中每一个所述斜面都面对夹着所述半导体封装的所述四个顶角的相应一角的相邻两边。
74．根据权利要求73中的半导体封装，其特征在于其中每一个所述至少一个中等层区域有至少一条所述导电焊盘单序列，它从所述两个相互垂直的方向包围所述最低层区域。
75．根据权利要求74中的半导体封装，其特征在于其中每一个所述至少一个中等层区域有一组所述导电焊盘的内部和外层序列，它们从所述两个相互垂直的方向共同包围所述最低层区域，其中所述外层序列较所述内层序列而言更靠近所述最低层区域，其条件是所述内层序列上的所述导电焊盘与所述外层序列上的导电焊盘分开设置，这样所述的每一条与所述内层序列上的所述导电焊盘相连的互连都可以通过所述外层序列上相邻两个所述导电焊盘的中间。
76．一个半导体封装，包括一块半导体芯片和一个安装表面，能被安装到一个具有多层互连的多层安装衬底上，其特征在于
其中所述安装表面有四组每组至少为一个的斜面，提供四组每组至少为一个的直线分界区域，界定所述较高层区域和四个较低层区域，其中所述四个直线分界区域在所述对角线方向分别界定邻接四个顶角的四个角区域，这样所述四个较低层区域就分别位于所述的四个顶角，且
其中所述四个斜面的每一个都朝向所述半导体封装的四个顶角的相应之一角，且
其中所述较高层区域有多个第一导电焊盘与所述多层互连的第一层互连相连，所述较低层区域有多个第二导电焊盘与所述多层互连的第二层互连相连，这样就使得所述第一层和第二层间互连能够在分别保持各自的第一和第二层的情况下从所述安装区域导出至所述外部区域
77．根据权利要求76中的半导体封装，其特征在于其中所述层变换区域有四组多重斜面，它们提供四组多重直线分界区域分别界定一个最高层区域、四组至少有一个中等层的区域和四组最低层区域，其中每一组所述多重直分界区域都多重界定所述四个角区域的每一个，这样所述四个最低层区域就分别位于所述四个角区域，且所述的至少有一个中等层区域的每一个都从所述半导体封装的所述对角线方向界定所述最高层区域和所述四个最低层区域的每一个，且其中所述斜面的每一个都面对所述半导体封装的四个所述顶角的对应一角。
78．根据权利要求77中的半导体封装，其特征在于其中所述至少有一个中等层区域的每一个都有至少一条所述导电焊盘单序列从所述对角线方向界定所述最低层区域。
79．根据权利要求78中的半导体封装，其特征在于其中所述至少有一个中等层区域的每一个都有一组所述导电焊盘内部和外层序列从所述对角线方向共同界定所述最低层区域，所述外层序列较所述内层序列离所述最低层区域更近，其条件是，在所述内层序列上的所述导电焊盘与所述外层序列上的所述导电焊盘分开设置，这样与所述内层序列上的所述导体相连的所述互连的每一条可以通过在所述外层序列上的相邻两个所述导电焊盘之间。
80．一个半导体封装，包括一块半导体芯片和一个安装表面，可以被安装到一个具有多层互连的多层安装衬底上，其特征在于
其中所述安装表面有四个斜面区域，它们在高度上朝向所述半导体封装的四边下降，所述安装衬底上的多层互连从所述多层安装衬底的一个安装区域通过所述半导体封装的四边向一处包围着所述安装区域的外部区域延伸，并且
其中所述四个斜面区域的每一个都有多个导电焊盘处于每一个所述斜面区域之上的多个不同高度，所述导电焊盘与至少一部分所述多层互连相连，这样使得所述多层互连的至少一部分能够在保持各自的高度的情况下从所述安装区域导出，延伸至所述外部区域。
81．根据权利要求80中的半导体封装，其特征在于其中所述四个斜面区域的每一个都有多条所述导电焊盘序列平行于所述半导体封装的所述四边的每一边延伸，这样，所述多条序列就在高度上互不相同，这就使至少一部分所述多层互连能够在保持各自不同的高度的情况下从所述安装区域导出至所述外部区域。
82．一个半导体封装，包括一块半导体芯片和一个安装表面，可以被安装到一个具有多层互连的多层安装衬底上，其特征在于
其中所述安装表面有四个斜面区域，它们在高度上向所述半导体封装的四个顶角下降，所述安装衬底的多层互连通过所述半导体封装的所述四角附近的区域从所述多层安装衬底的一个安装区域向一个包围所述安装区域的外部区域延展，且
其中四个所述斜面区域的每一个都有多个导电焊盘分别处在所述四个斜面区域的每一个的不同高度上，所述导体与至少一部分所述多层互连相连，这可以使得至少一部分所述的多层互连在保持各自的高度的情况下从所述安装区域导出至所述外部区域。
83．根据权利要求82中的半导体封装，其特征在于其中所述四个斜面区域中的每一个都具有多个导电焊盘序列，它们平行于所述半导体封装对角线方向延伸，这样所述多条序列在高度上互不相同，这使得所述多层互连能够在分别保持各自的高度的情况下从所述安装区域导出，延伸至所述外部区域。
CN98118739A 1997-08-20 1998-08-20 多层安装衬底上的表面安装式半导体封装 Pending CN1208961A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22385197A JPH1167960A (ja) 1997-08-20 1997-08-20 半導体パッケージとその実装基板
JP223851/97 1997-08-20

Publications (1)

Publication Number Publication Date
CN1208961A true CN1208961A (zh) 1999-02-24

Family

ID=16804719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98118739A Pending CN1208961A (zh) 1997-08-20 1998-08-20 多层安装衬底上的表面安装式半导体封装

Country Status (5)

Country Link
EP (1) EP0898311A3 (zh)
JP (1) JPH1167960A (zh)
KR (1) KR19990023738A (zh)
CN (1) CN1208961A (zh)
TW (1) TW401731B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320617C (zh) * 1999-09-13 2007-06-06 维谢伊因特泰克诺洛吉公司 半导体器件的芯片规模表面安装封装及其制造方法
CN102405525A (zh) * 2009-04-20 2012-04-04 Nxp股份有限公司 多层互连系统
CN113038739A (zh) * 2021-03-08 2021-06-25 浙江万正电子科技有限公司 混压高频微波多层线路板的压合工艺及混压高频微波多层线路板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610262B2 (ja) * 1999-07-22 2005-01-12 新光電気工業株式会社 多層回路基板及び半導体装置
TWI264973B (en) * 2003-09-19 2006-10-21 Fujitsu Ltd Printed wiring board
TW200530655A (en) * 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
KR100815745B1 (ko) 2006-01-13 2008-03-20 후지쯔 가부시끼가이샤 프린트 기판 및 그 제조 방법
JP2008047771A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
KR102283505B1 (ko) 2014-08-05 2021-07-30 삼성전자주식회사 반도체 패키지 및 반도체 모듈
DE102014222104A1 (de) * 2014-10-29 2016-05-04 Zf Friedrichshafen Ag Schaltungsträger und Steuergerät
US20160240435A1 (en) * 2015-02-17 2016-08-18 Intel Corporation Microelectronic interconnect adaptor
US20220110214A1 (en) * 2021-12-14 2022-04-07 Intel Corporation Stepped package and recessed circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549036A (en) * 1984-07-23 1985-10-22 Reichbach Morris M Circular integrated circuit package
DE4101042C1 (en) * 1991-01-16 1992-02-20 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De Contact and encapsulation of micro-circuits using solder laser - and laser transparent contact film segments with conductor sheets of solderable material, geometrically associated with solder protuberances
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
DE4429004A1 (de) * 1994-08-16 1995-06-14 Siemens Nixdorf Inf Syst Trägerspinne

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320617C (zh) * 1999-09-13 2007-06-06 维谢伊因特泰克诺洛吉公司 半导体器件的芯片规模表面安装封装及其制造方法
CN102405525A (zh) * 2009-04-20 2012-04-04 Nxp股份有限公司 多层互连系统
CN102405525B (zh) * 2009-04-20 2015-04-08 Nxp股份有限公司 多层互连系统
CN113038739A (zh) * 2021-03-08 2021-06-25 浙江万正电子科技有限公司 混压高频微波多层线路板的压合工艺及混压高频微波多层线路板

Also Published As

Publication number Publication date
TW401731B (en) 2000-08-11
KR19990023738A (ko) 1999-03-25
EP0898311A2 (en) 1999-02-24
JPH1167960A (ja) 1999-03-09
EP0898311A3 (en) 2000-05-17

Similar Documents

Publication Publication Date Title
CN1218392C (zh) 半导体器件
CN1208961A (zh) 多层安装衬底上的表面安装式半导体封装
CN1574302A (zh) 半导体器件
CN1080939C (zh) 半导体发光器件及其制造方法
CN1273654C (zh) 氮化镓单晶的生长方法,氮化镓单晶基板及其制造方法
CN1167137C (zh) 氮化物半导体器件
CN1967853A (zh) 半导体器件及其制造方法
CN1527370A (zh) 半导体器件的制造方法
CN1244180C (zh) 天线
CN1526165A (zh) 经过改良的表面固定包装
CN1327266A (zh) 半导体装置及其制造方法
CN1669138A (zh) 半导体器件
CN1495893A (zh) 半导体器件及其制造方法
CN1790691A (zh) 半导体装置
CN101043046A (zh) 固态摄像设备
CN1812147A (zh) 发光装置
CN1666325A (zh) 纵向结型场效应晶体管及其制造方法
CN1968423A (zh) 固体摄像元件的信号处理装置和信号处理方法及摄像装置
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1214464C (zh) 半导体器件及其制造方法
CN1681117A (zh) 半导体元件及其晶片级芯片尺寸封装
CN1111402A (zh) 半导体装置
CN1218399C (zh) 绝缘栅双极晶体管
CN1384542A (zh) 具有空腔结构的树脂模制的封装
CN1581500A (zh) 固态成像装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication