CN1193503C - 一种脉冲计数方法 - Google Patents

Abstract

本发明提供一种脉冲计数方法，它可取代现有雷达系统的数字信息处理方法，属于调频连续波雷达技术领域。从前端混频器输出的差频信号送入中频电路的放大部分，经放大到比较器，比较器输出的正负脉冲信号，经钳位电路钳位在0到5伏方波信号，该脉冲被同步后，送入计数器计数。十进制的计数器由系统脉冲产生器控制，定时清零，输出计数值到锁存器，并由驱动电路驱动到显示电路显示输出。关键是比较器、计数器及锁存器和系统脉冲产生器的实现。由于本发明采用纯硬件设计使系统响应速度加快，从根本上摆脱软件的不稳定，算法的复杂性，具有结构简单、实现方便；便于雷达系统的集成；粘度高、稳定性高、移植性好以及易于扩展的特点。

Description

一种脉冲计数方法

技术领域

本发明提供一种脉冲计数方法，更确切的说涉及一种可以取代现有雷达系统的数字信息处理方法。属于调频连续波雷达技术领域。

背景技术

现有雷达系统的信号处理部分，多采用数字信号处理器(DSP)来实现。利用DSP进行软件编程，运用某些复杂的算法，根据雷达回波信息，得到所需的结果。在现有的防碰撞雷达系统中，利用DSP获得被测目标的距离。由于DSP本身实现的复杂性，必然造成：成本过高，电路结构复杂，稳定性不够等一系列不足。在实际应用和生产当中难以推广。

发明内容

本发明的目的在于，提供一种脉冲计数方法，它能成功克服DSP处理机的不足，实现方便，结构简单，重复性和移植性好，而成本相对于DSP大大降低。因而，更适合实际应用和生产。

本发明的目的是通过下述如图1所示的基本原理实施的：

从前端混频器输出的差频信号(类正弦信号)送入中频电路的放大部分，经放大的信号到比较器，比较器输出的正负脉冲信号，(该脉冲为方波信号，但不能作为逻辑电平使用)经钳位电路钳位在0到5伏(此时信号为方波信号，且可以用作逻辑电平)，该脉冲被同步后，送入计数器计数。计数器(十进制)由系统脉冲产生器控制，定时清零，输出计数值到锁存器，并由驱动电路驱动到显示电路显示输出。系统脉冲产生器采用特定方法确定相应拨码开关输入值。

本发明的关键是比较器、计数器及锁存器和系统脉冲产生器的实现。比较器的作用是把类正弦信号转换成方波。计数器及锁存器和系统脉冲产生器是本设计的核心。其基本工作流程是：4MHz的晶振作为系统时钟，它同时根据实际标定结果，确定1米距离对应的频率，并将该频率换算为周期，拨码输入即为100倍的周期对应的BCD(二-十进制码)码。当然，其他频率的晶振也可以，它和系统回波信号，即零拍差混频信号的频率高低有关，回波信号的频率高则晶振频率也相对要高，回波信号频率低则晶振频率也相对低，这里的4MHz的晶振对应回波信号最高频率为1MHz，4MHz信号作为系统脉冲产生器的计数输入，该计数器数值与拨码开关输入值相比较，当计数器值大于拨码输入值时，比较器输出高电平，此高电平作为系统脉冲产生器的同步清零信号和锁存器的锁存允许信号，并经过2个系统时钟的延时后，作为脉冲计数器的异步清零信号。此时脉冲计数器的计数值被锁存，然后清零，开始下一周期的计数。锁存的计数值经过七段译码电路后，输出到驱动电路，并送数码管显示。

在本项发明中，最重要的设计思想有三点：1)拨码开关的使用，可根据不同的系统，灵活设定拨码输入值，大大增强了设计的灵活性和该方法的可移植性。从而避免了系统参数改变，整个程序要跟着改写，而复杂可编程逻辑器件(CPLD)也要重新烧录的烦琐。这对简化电路和对CPLD性能的保护都起着积极的作用。2)拨码数值的悉心选取和显示电路部分的小数点位置的巧妙设计。按照本设计，可以很方便的直接将脉冲计数器值送到显示电路，得到距离值，而不是按照传统的数学运算和查表的方法实现。假设雷达系统一米处回波信号对应的频率为4KHz，先求出其周期，再乘以100，得25ms，把对应的BCD码(0010 0101.0000 0000)作为拨码开关输入，事实上，这时的系统脉冲产生器的计时时间就是25ms，脉冲计数器就是在25ms时间内进行计数，然后把计数值送到锁存器，假如这时回波信号就为4KHz，则很容易得出，脉冲计数器在25ms时间内计数100个脉冲，脉冲计数器采用5位的10进制计数器，此时计数器输出为0000 0000 0001 0000 0000，在进行译码时舍弃最后一位，即取高4位0000 0000 0001 0000，并在显示时把小数点取在第三位后，即：0000 0000 0001.0000，如图2，这时，数码管上显示即为1米。可以看出，在整个计数和显示过程中没有进行任何计算或查表等操作，这在很大程度上简化了设计，大大缩短了系统响应时间。3)纯硬件设计使系统响应速度加快，从根本上摆脱软件的不稳定、算法的复杂性和响应速率较慢的制约。

本发明实现简便，各部分电路技术要求和互联关系如下：

1)放大电路

放大电路的基本作用有两个：把大动态范围的雷达回波信号放大到后继比较电路所需门限电平，回波信号幅度与目标距离的二次方成反比。如果探测距离为1～100米，则回波幅度动态范围为10000倍，80dB。放大电路需要把在探测范围内的信号都放大到后继比较电路要求的电平。实现方法可采用低噪声前置放大器与自动增益控制放大器级联或频域动态压缩法。低噪声前置放大器可以采用分离元件，如三极管，或用运算放大器，如MAX4106等来实现。

2)比较器及钳位电路

比较器是把放大输出的类正弦波转换成方波。方波高电平为5V，钳位电路的作用是，把比较器产生的方波钳位在0～5V，作为数字逻辑电平。如果比较器输出为0～5V，则钳位电路可省略。

比较器可用斯密特触发器或244驱动器实现，这里不用传统的555正弦-方波转换电路和运放构成的比较器。由于器件的性能影响，斯密特触发器适用于回波信号频率不超过500KHz的情况，而244驱动器适用频带较宽，可到MHz数量级。

3)显示电路

显示电路采用七段数码管显示，由七段译码器输出的信号经驱动器驱动后，再进行显示。七段译码器在CPLD内部实现，见图2。

理论上，不管目标距离多远，只要放大器可把回波信号放大到比较器所需电平，本发明就可以探测到该距离处的目标。事实上，由于器件性能和射频部分的限制，有一定的距离探测范围，并且具体的探测范围和具体的雷达系统参数有关。

本项发明和已有技术相比，具有十分明显的优点：

a.结构简单实现方便

基于CPLD的外围电路十分简单，就决定了该发明的简洁。并且，在本发明中，所有的数字电路部分都可在CPLD内实现，简化了电路PCB版图设计，纯硬件设计使系统响应速度加快，且容易实现。

b.便于整个雷达系统的集成

本发明把所有的数字部分集成在一片芯片内，而模拟部分结构简单，使得整个信号处理部分可在九分之一的DSP板子上完全实现，使得整个系统体积大大缩小，便于整个系统的集成。

c.精度高

DSP处理模拟信号时，需要先进行A/D转换，这存在着采样误差和量化误差，而且，这两种误差是不可避免的。另外，处理时软件编程所不可避免的数字精度误差，也会使得整个处理机精度受到影响，有时还会造成输出结果的错误。用脉冲计数法，不需要A/D转换，而是根据所接收到的原始信息，进行纯硬件处理，从而使得处理精度大大提高。现有的DSP处理机误差为±0.15米。而用脉冲计数法处理的精度可高达0.000208米。精度大大提高。

d.稳定性好

脉冲计数法的运用从根本上摆脱软件的不稳定、算法的复杂性和响应速率较慢的制约，纯硬件的实现，不存在逻辑错误。

e.移植性好

DSP处理机对每个不同的系统，都要进行软件上的改动，对开发系统的依赖性强。而脉冲计数法，在设计完成后，对不同系统，只需手工设置拨码输入，不依赖开发系统。

f.易于扩展

CPLD的可在线修改，使得该设计可根据系统不同的需要，随意扩展处理功能。例如，可增加报警输出、数据串口(并口)传输等功能。

g.较高的性价比

脉冲计数法，大大降低了成本，可使成本降低十几倍，并且该方法性能较好，使得整个设计具有较高的性价比。

附图说明

图1是本发明提供的脉冲计数法的基本原理框图。

图2是对应图1的方框部分逻辑实现原理图。

具体实施方式

下面通过实施例进一步说明本发明的实质特点和显著的进步。

实施例1

假设一雷达一米处对应的频率为5KHz，则先求出其倒数T＝0.0002，再乘以100，得T100＝0.02秒，即20毫秒，对应的BCD码为0010 0000.0000 0000(精确到0.01毫秒)将此值通过拨码开关输入，作为计数时间门限，系统脉冲产生器计数值与输入的拨码开关值相比较，当计数器值大于拨码输入值时，比较器输出高电平，此高电平作为系统脉冲产生器的同步清零信号、锁存器的锁存允许信号，并经过2个系统时钟的延时后，作为脉冲计数器的异步清零信号。脉冲计数器用零拍差方波信号作为输入，记录此方波的个数，当锁存器接收到锁存允许信号时，将脉冲计数器的计数值锁存。脉冲计数器接收到异步清零信号时，脉冲计数器清零，开始下一周期的计数。锁存的计数值经过七段译码电路后，输出到驱动电路，并送数码管显示。假如，此时回波信号频率为48.3KHz，则通过脉冲计数法处理后，在数码管上显示为9.7米(根据实际情况，在显示时只取到小数点后1位)。如果回波信号频率为489.6KHz，则数码管显示为97.9米。事实上，对于使用者而言，需要做的仅仅是根据实际系统要求设置拨码开关的输入。其他的工作完全由脉冲计数自动完成。使用简单方便。

实施例2

如果雷达一米对应频率为7.2KHz，则T₁₀₀＝13.89毫秒，对应BCD码为0001 0011.1000 1001，则只需将拨码开关的值手工设置成该值即可。实现简单方便。其余同实施例1。

Claims (8)

1、一种脉冲计数方法，其特征在于：

(1)从混频器输出的差频类正弦信号送入中频电路的放大部分，经放大的信号到比较器，比较器输出的正负脉冲方波信号经钳位电路钳位在0到5伏，作为数字逻辑电平，该脉冲被同步后，送入计数器计数；

(2)十进制的计数器由系统脉冲产生器控制，定时清零，输出数值到锁存器，并由驱动电路驱动到显示电路显示输出；系统脉冲产生器采用特定方法确定相应拨码开关输入值；

(3)所述的特定方法确定相应拨码开关输入值是依据系统1米处回波信号对应的频率，求出周期，乘以100得出时间值，将对应的BCD码0010 01010000 0000作为拨码开关的输入。

2、按权利要求1所述的脉冲计数方法，其特征在于所述的系统脉冲产生器是以4MHZ信号作为计数输入，将该计数器数值与拨码开关输入值相比较，当计数器值大于拨码输入值时，比较器输出高电平，此高电平作为系统脉冲产生器的同步清零信号和锁存器的锁存允许信号，并经2个系统时钟的延时后，作为脉冲计数器的异步清零信号，此时脉冲计数的计数值被锁存，然后清零，开始下一周期的计数。

3、按权利要求1或2所述的脉冲计数方法，其特征在于所述的脉冲计数器采用5位的十进制，在进行译码时舍弃最后一位，取高4位，并在显示时把小数点取在第三位后，可以方便地直接将脉冲计数器值送到显示电路，得到距离值。

4、按权利要求1所述的脉冲计数方法，其特征在于所述的锁存器锁存的数值经过七段译码电路后，输出到驱动电路，并送达数码管显示。

5、按权利要求1所述的脉冲计数方法，其特征在于所述的放大电路把在探测范围内的信号放大到后继比较电路要求的电平，实现的方法是采用低噪声前置放大器与增益控制放大器级联式频域动态压缩法。

6、按权利要求5所述的脉冲计数方法，其特征在于所述的低噪声前置放大器采用分离元件，如三极管或运算放大器如MA×4106。

7、按权利要求1所述的脉冲计数方法，其特征在于所述的比较器若输出为0～5V，则钳位电位可省略。

8、按权利要求1所述的脉冲计数方法，其特征在于所述的比较器在回波信号频率不超过500KHZ下用斯密特触发器；超过时用244驱动器。