CN118042702A - 一种适用于GaN器件的全交错式PCB布局结构 - Google Patents

一种适用于GaN器件的全交错式PCB布局结构 Download PDF

Info

Publication number
CN118042702A
CN118042702A CN202410123434.4A CN202410123434A CN118042702A CN 118042702 A CN118042702 A CN 118042702A CN 202410123434 A CN202410123434 A CN 202410123434A CN 118042702 A CN118042702 A CN 118042702A
Authority
CN
China
Prior art keywords
conductive layer
gan device
wire
gan
pcb layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410123434.4A
Other languages
English (en)
Inventor
于龙洋
涂一肖
赵胜雷
孙雪晶
危浩彬
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202410123434.4A priority Critical patent/CN118042702A/zh
Publication of CN118042702A publication Critical patent/CN118042702A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种适用于GaN器件的全交错式PCB布局结构，涉及功率变换器技术领域，包括：印刷电路板；印刷电路板包括自上而下依次叠设的第一导电层、第二导电层、第三导电层和第四导电层；位于第一导电层远离第二导电层一侧的第一GaN器件、第二GaN器件和解耦电容；其中，第二导电层与第四导电层为GND层，第一GaN器件、第二GaN器件、解耦电容与第二导电层形成第一功率环路；第三导电层与第一导电层电连接，并与第四导电层形成与第一功率环路结构相同的第二功率环路，相邻导电层的电流方向相反。本发明将磁抵消路线延伸至器件内部，通过重复交错式地实现磁抵消，增大了磁抵消面积，能够大幅降低功率环路的寄生电感。

Description

一种适用于GaN器件的全交错式PCB布局结构
技术领域
本发明属于功率变换器技术领域，具体涉及一种适用于GaN器件的全交错式PCB布局结构。
背景技术
非隔离型DC-DC变换器由于其结构简单、效率高，被广泛应用于各种需要高功率密度、高效率的计算机、通信系统、手持电子产品等其他领域中。这些非隔离的DC-DC变换器直接安装于主板上，被称为负载点(Point-of-load，POL)变换器。
随着基于硅的功率器件发展逐渐趋向成熟，为了追求更高开关频率和更高的功率密度，技术人员把目光转向了宽禁带半导体材料。虽然宽禁带半导体功率器件在频率和功率密度上带来提升，但随之而来的寄生影响成为了亟待解决的主要问题之一。
为了降低电路的寄生电感，现有技术大多通过缩小功率回路的面积来减小寄生电感，但这种方法不仅受限于器件的尺寸，而且具有一定的工艺难度。因此，需要寻求新的布局方法来改善电路的寄生参数。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种适用于GaN器件的全交错式PCB布局结构。本发明要解决的技术问题通过以下技术方案实现：
本发明提供一种适用于GaN器件的全交错式PCB布局结构，包括：
印刷电路板；所述印刷电路板包括自上而下依次叠设的第一导电层、第二导电层、第三导电层和第四导电层；
位于所述第一导电层远离所述第二导电层一侧的第一GaN器件、第二GaN器件和解耦电容；其中，
所述第二导电层与所述第四导电层为GND层，第一GaN器件、第二GaN器件、解耦电容与所述第二导电层形成第一功率环路；所述第三导电层与所述第一导电层电连接，并与第四导电层形成与第一功率环路结构相同的第二功率环路，相邻导电层的电流方向相反。
在本发明的一个实施例中，所述解耦电容的两端、所述第一GaN器件的源端、漏端和栅端以及所述第二GaN器件的源端、漏端和栅端分别通过多个第一过孔与第三导电层电连接。
在本发明的一个实施例中，所述第一导电层远离所述第二导电层的一侧还包括：驱动芯片，所述驱动芯片与第一GaN器件在第一导电层上形成驱动环路；其中，
所述驱动芯片包括第一引脚和第二引脚，所述第一引脚通过第一走线与第一GaN器件的栅极连接、第一GaN器件的源极通过第二走线与所述第二引脚连接。
在本发明的一个实施例中，还包括第二过孔、第三过孔和位于第二导电层的第三走线；其中，
所述第三走线的第一端通过第二过孔电连接至所述第一引脚、第二端通过第三过孔电连接至第一GaN器件的栅极，在垂直于印刷电路板所在平面的方向，所述第二走线的正投影与所述第三走线的正投影重合，且所述第二走线与所述第三走线的电流方向相反。
在本发明的一个实施例中，还包括第四过孔、第五过孔和位于第三导电层的第四走线；其中，
所述第四走线的第一端通过第四过孔电连接至所述第一引脚、第二端通过第五过孔电连接至第一GaN器件的源极，在垂直于印刷电路板所在平面的方向，所述第一走线的正投影与所述第四走线的正投影重合，且所述第一走线与所述第四走线的电流方向相反。
在本发明的一个实施例中，还包括第六过孔、第七过孔、第八过孔、第九过孔以及位于第四导电层的第五走线和第六走线；其中，
所述第五走线的第一端通过第六过孔电连接至第一引脚、第二端通过第七过孔电连接至第一GaN器件的栅极，所述第六走线的第一端通过第八过孔连接至第二引脚、第二端通过第九过孔连接至第一GaN器件的源极。
在本发明的一个实施例中，所述第一GaN器件包括多个沿第一方向间隔排布的源极和漏极，所述第二GaN器件包括多个沿第一方向相间排布的源极和漏极；
其中，印刷电路板的厚度方向与所述第一方向形成的平面与印刷电路板所在的平面垂直。
在本发明的一个实施例中，所述解耦电容与所述第一GaN器件的漏极连接，所述第一GaN器件的源极与所述第二GaN器件的漏极连接，所述第二GaN器件的源极接地。
与现有技术相比，本发明的有益效果在于：
本发明提供一种适用于GaN器件的全交错式PCB布局结构，对于第一功率环路，本发明充分利用器件特点，通过过孔“复制”第一功率环路，将磁抵消路线延伸至印刷电路板的内部，通过重复交错式地实现磁抵消，能够大幅降低功率环路的寄生电感。
另一方面，对于驱动环路，本发明同样也利用多层印刷电路板，采用交错抵消的方式形成水平方向及垂直方向的磁抵消线路，以将降低对电路的磁干扰，提高电路的稳定性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的适用于GaN器件的全交错式PCB布局结构的一种剖面图；
图2a是现有技术中横向PCB布局结构的一种结构示意图；
图2b是现有技术中横向PCB布局结构的一种剖面图；
图2c是现有技术中垂直PCB布局结构的一种结构示意图；
图2d是现有技术中垂直PCB布局结构的另一种结构示意图；
图3是本发明实施例提供的变换器拓扑图；
图4是本发明实施例提供的适用于GaN器件的全交错式PCB布局结构的一种俯视图；
图5是本发明实施例提供的驱动环路的一种结构示意图；
图6a是本发明实施例提供的第一走线所在平面处的电流流向示意图；
图6b是本发明实施例提供的第二走线所在平面处的电流流向示意图；
图7a是本发明实施例提供的功率环路在第一导电层的PCB布局示意图；
图7b是本发明实施例提供的功率环路在第二导电层的PCB布局示意图；
图7c是本发明实施例提供的功率环路在第三导电层的PCB布局示意图；
图7d是本发明实施例提供的功率环路在第四导电层的PCB布局示意图；
图8a是本发明实施例提供的驱动环路在第一导电层的PCB布局示意图；
图8b是本发明实施例提供的驱动环路在第二导电层的PCB布局示意图；
图8c是本发明实施例提供的驱动环路在第三导电层的PCB布局示意图；
图8d是本发明实施例提供的驱动环路在第四导电层的PCB布局示意图；
图9是本发明实施例提供的驱动环路的另一种结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
图1是本发明实施例提供的适用于GaN器件的全交错式PCB布局结构的一种剖面图。如图1所示，本发明实施例提供一种适用于GaN器件的全交错式PCB布局结构，包括：
印刷电路板；印刷电路板包括自上而下依次叠设的第一导电层、第二导电层、第三导电层和第四导电层；
位于第一导电层远离第二导电层一侧的第一GaN器件Q1’、第二GaN器件Q2’和解耦电容C；其中，
第二导电层与第四导电层为GND层，第一GaN器件Q1’、第二GaN器件Q2’、解耦电容C与第二导电层形成第一功率环路；第三导电层与第一导电层电连接，并与第四导电层形成与第一功率环路结构相同的第二功率环路，相邻导电层的电流方向相反。
具体地，首先对电路中的寄生电感进行分析，以降压(Buck)变换器为例，有三种主要的寄生电感会对转换器的性能产生重大影响：共源电感LS、功率环路电感LLoop和驱动环路电感LG，一般来说，寄生电感主要取决于器件的封装和PCB布局的走线，其中，共源电感LS主要由器件的封装决定，远小于另外的环路电感LLoop和驱动环路电感LG，现有技术主要集中于通过优化PCB布局来降低功率环路电感和驱动器环路电感。
对于功率环路电感LLoop，现有的PCB布局可分为两类：横向结构和垂直结构。图2a是现有技术中横向PCB布局结构的一种结构示意图，图2b是现有技术中横向PCB布局结构的一种剖面图。如图2a所示，半导体器件Q1、Q2和解耦电容Cin构成的功率环路与PCB板所在平面平行，如图2b所示，屏蔽层中的涡电流可以降低磁通密度，因此通过增加屏蔽层能够降低功率回路电感。图2c是现有技术中垂直PCB布局结构的一种结构示意图，图2d是现有技术中垂直PCB布局结构的另一种结构示意图。垂直结构采用两层导电层，形成的功率环路与PCB板所在平面垂直，垂直结构有两种常见方式：一种如图2c所示，半导体器件Q1、Q2位于PCB板的一侧，解耦电容Cin位于PCB板的另一侧；另一种如图2d所示，半导体器件Q1、Q2和解耦电容Cin均位于PCB板的同一侧，通过在PCB板的内部导电层，可以减小功率环路面积，进而减小了功率环路电感。
需要说明的是，上述分析也适用于升压变换器、半桥、全桥等拓扑结构。
显然，在现有的电路布局中，电流路径只有一个回路，回路面积取决于工艺水平和绝缘距离。因此，受到工艺和绝缘距离的限制，现有的布局方法无法再进一步减小寄生电感。
有鉴于此，本实施例充分利用印刷电路板的特点，考虑通过磁抵消的方式大幅降低回路中的寄生电感。
图3是本发明实施例提供的变换器拓扑图。具体而言，请结合图1、3，本实施例中印刷电路板包括四个铜导电层，即第一导电层、第二导电层、第三导电层和第四导电层，第一GaN器件Q1’、第二GaN器件Q2’和解耦电容C位于第一导电层的表面，第二导电层与第四导电层铺设GND层，这样第一导电层可与第二导电层形成第一功率环路。进一步地，通过过孔使第三导电层与第一导电层电连接，并使第三导电层与第四导电层形成相同的另一功率环路，也就是第二功率环路。由于相邻的第一导电层与第二导电层、第二导电层与第三导电层、第三导电层与第四导电层的电流方向相反，因此二者之间能够实现磁抵消，进而降低功率环路的寄生电感。
可选地，在上述全交错式PCB布局结构中，解耦电容C的两端、第一GaN器件Q1’的源端S1、漏端D1和栅端G1以及第二GaN器件Q2’的源端S2、漏端D2和栅端G2分别通过多个第一过孔与第三导电层电连接。本实施例利用多个第一过孔将第一功率环路整体“复制”到第三导电层，如此可将磁抵消线路延伸至器件内部，增大了第一功率环路和第二功率环路的接触面积，有利于更大幅度地降低环路中的寄生电感。
图4是本发明实施例提供的适用于GaN器件的全交错式PCB布局结构的一种俯视图。可选地，如图4所示，第一GaN器件Q1’包括多个沿第一方向间隔排布的源极S1和漏极D1，第二GaN器件Q2’包括多个沿第一方向相间排布的源极S2和第二漏极D2；其中，印刷电路板的厚度方向与第一方向形成的平面与印刷电路板所在的平面垂直。
本实施例中，解耦电容C与第一GaN器件Q1’的漏极D1连接，第一GaN器件Q1’的源极S1与第二GaN器件Q2’的漏极D2连接，第二GaN器件Q2’的源极S2接地。
图5是本发明实施例提供的驱动环路的一种结构示意图。进一步地，请结合图3、5，第一导电层远离第二导电层的一侧还包括：驱动芯片Driver，驱动芯片Driver与第一GaN器件Q1’在第一导电层上形成驱动环路；其中，
驱动芯片Driver包括第一引脚HOH和第二引脚HS，第一引脚HOH通过第一走线L1与第一GaN器件Q1’的栅极G1连接、第一GaN器件Q1’的源极S1通过第二走线L2与第二引脚HS连接。
具体而言，在上述全交错式PCB布局结构中还包括驱动环路，如图5所示，驱动芯片Driver的第一引脚HOH通过第一走线L1连接至第一GaN器件Q1’的栅极，第一GaN器件Q1’的源极通过第二走线L2与驱动芯片Driver的第二引脚HS连接。
与第一功率环路类似，本实施例利用印刷电路板中的多个导电层，采用交错布局的方式对驱动环路进行磁抵消。
可选地，全交错式PCB布局结构还包括第二过孔、第三过孔和位于第二导电层的第三走线L3；其中，
第三走线L3的第一端通过第二过孔电连接至第一引脚HOH、第二端通过第三过孔电连接至第一GaN器件Q1’的栅极G1，在垂直于印刷电路板所在平面的方向，第二走线L2的正投影与第三走线L3的正投影重合，且第二走线L2与第三走线L3的电流方向相反。
全交错式PCB布局结构还包括第四过孔、第五过孔和位于第三导电层的第四走线L4；其中，
第四走线L4的第一端通过第四过孔电连接至第一引脚HOH、第二端通过第五过孔电连接至第一GaN器件Q1’的源极S1，在垂直于印刷电路板所在平面的方向，第一走线L1的正投影与第四走线L4的正投影重合，且第一走线L1与第四走线L4的电流方向相反。
图6a是本发明实施例提供的第一走线所在平面处的电流流向示意图，图6b是本发明实施例提供的第二走线所在平面处的电流流向示意图。具体而言，本实施例中第三走线L3的两端分别连接于第一引脚HOH和第一栅极G1，如图6b所示，电流流向与第二走线L2相反，因此可与第二走线L2实现磁抵消，第四走线L4的两端分别连接于第二引脚HS和第一源极，如图6a所示，其电流流向与第一走线L1的电流流向相反，因此可与第一走线L1实现磁抵消。另外，应当理解，如若将第三走线L3和第四走线L4全部设置在第二导电层，则两条线路会发生交叠或增大线迹长度，若将第三走线L3设置在第一走线L1正下方、将第四走线L4设置在第二走线L2正下方，那么垂直方向上相邻导电层的电流方向相同，进而会导致寄生电感增加。
全交错式PCB布局结构还包括第六过孔、第七过孔、第八过孔、第九过孔以及位于第四导电层的第五走线L5和第六走线L6；其中，
第五走线L5的第一端通过第六过孔电连接至第一引脚HOH、第二端通过第七过孔电连接至第一GaN器件Q1’的栅极G1，第六走线L6的第一端通过第八过孔连接至第二引脚HS、第二端通过第九过孔连接至第一GaN器件Q1’的源极S1。
具体而言，在第四导电层中，第五走线L5的两端分别连接于第一引脚HOH和栅极G1、第六走线L6的两端分别连接于源极S1和第二引脚HS，如图6a、6b所示，如此可使第五走线L5的电流流向与第四走线L4的电流流向相反、使第六走线L6的电流流向与第三走线L3的电流流向相反，分别形成了磁抵消。
需要说明的是，由于各走线中的电流会随着导电层数的增加而减小，因此，第四导电层的第五走线L5和第六走线L6所形成的寄生电感远小于第一走线L1和第二走线L2所形成的寄生电感，故本实施例中仅设置了四个用于交错布局的导电层。当然，在本申请的一些其他实施例中，使用的导电层层数及走线数量均可灵活调整。
另外，如图3所示，驱动芯片与第二GaN器件Q2’形成另一驱动环路，该驱动环路同样可以采用交错布局的方式实现磁抵消，故此处不再赘述。
图7a是本发明实施例提供的功率环路在第一导电层的PCB布局示意图，图7b是本发明实施例提供的功率环路在第二导电层的PCB布局示意图，图7c是本发明实施例提供的功率环路在第三导电层的PCB布局示意图，图7d是本发明实施例提供的功率环路在第四导电层的PCB布局示意图。请参见图7a-7d，利用Q3D软件对本发明及现有的布局方式进行仿真，功率环路的寄生电感如表1所示：
表1功率环路的寄生电感
布局方式 传统布局 本发明
寄生电感/nH 0.3736 0.1386
可以看出，传统布局下寄生电感为0.3736nH，而在本发明所采用的全交错式布局下，寄生电感为0.1386nH，寄生电感显著降低。
接着，仍采用本发明的全交错式布局，进行六层导电层和八层导电层的仿真。对于六层导电层来说，第一GaN器件Q1’、第二GaN器件Q2’和解耦电容C通过过孔与第三导电层、第五导电层电连接，第二导电层、第四导电层和第六导电层为GND层，如此可使第一GaN器件Q1’、第二GaN器件Q2’、解耦电容C与第二导电层形成第一功率环路，第三导电层与第四导电层形成第二功率环路，第五导电层与第六导电层形成第三功率环路。进一步地，八层导电层的交错结构与之类似，与六层导电层相比区别仅在于：第七导电层还会与第八导电层形成第四功率环路。仿真结果如表2所示：
表2不同层数的全交错式布局功率环路的寄生电感
布局方式 四层 六层 八层
寄生电感/nH 0.1386 0.0874 0.082
由表2可见，使用六层导电层和八层导电层时，功率环路的寄生电感分别为0.0874nH和0.082nH，证明了全交错式布局的有效性，能够切实大幅降低功率环路的寄生电感，保证了GaN器件的稳定运行。
通过以上仿真可以看出，本发明使用的全交错式布局充分利用器件特点和多层印刷电路板布局面积，将磁抵消线路延伸至内部，并通过打孔将功率环路“复制”到奇数层面，重复地进行交错式磁抵消，能够进行更加完全的交错式磁抵消，延伸至内部的线路能够使进行磁抵消的线路更长、接触面更大，从而大幅降低线路整体的寄生电感。同时，打孔不仅有利于电流分流到其他层，也有利于器件散热，获得更好的性能指标。
图8a是本发明实施例提供的驱动环路在第一导电层的PCB布局示意图，图8b是本发明实施例提供的驱动环路在第二导电层的PCB布局示意图，图8c是本发明实施例提供的驱动环路在第三导电层的PCB布局示意图，图8d是本发明实施例提供的驱动环路在第四导电层的PCB布局示意图。进一步地，如图8a-8d所示，利用Q3D仿真软件对驱动环路的寄生电感进行仿真，其中，利用六层导电层的驱动环路全交错式布局如图9所示，仿真结果请参见表3：
表3驱动环路的寄生电感
布局方式 传统布局 四层 六层
寄生电感/nH 3.9 1.078 0.995
相比于传统布局方式的3.9nH，使用四层交错布局时驱动环路的寄生电感仅为1.078nH，使用六层交错布局时驱动环路的寄生电感达到了0.995nH，低于1nH，显著降低了驱动环的寄生参数，且本发明的设计方式工艺难度低，易于实施运用。
通过上述各实施例可知，本发明的有益效果在于：
本发明提供一种适用于GaN器件的全交错式PCB布局结构，对于第一功率环路，本发明充分利用器件特点，通过过孔“复制”第一功率环路，将磁抵消路线延伸至印刷电路板的内部，通过重复交错式地实现磁抵消，能够大幅降低功率环路的寄生电感。
另一方面，对于驱动环路，本发明同样也利用多层印刷电路板，采用交错抵消的方式形成水平方向及垂直方向的磁抵消线路，以将降低对电路的磁干扰，提高电路的稳定性。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种适用于GaN器件的全交错式PCB布局结构，其特征在于，包括：
印刷电路板；所述印刷电路板包括自上而下依次叠设的第一导电层、第二导电层、第三导电层和第四导电层；
位于所述第一导电层远离所述第二导电层一侧的第一GaN器件、第二GaN器件和解耦电容；其中，
所述第二导电层与所述第四导电层为GND层，第一GaN器件、第二GaN器件、解耦电容与所述第二导电层形成第一功率环路；所述第三导电层与所述第一导电层电连接，并与第四导电层形成与第一功率环路结构相同的第二功率环路，相邻导电层的电流方向相反。
2.根据权利要求1所述的适用于GaN器件的全交错式PCB布局结构，其特征在于，所述解耦电容的两端、所述第一GaN器件的源端、漏端和栅端以及所述第二GaN器件的源端、漏端和栅端分别通过多个第一过孔与第三导电层电连接。
3.根据权利要求1所述的适用于GaN器件的全交错式PCB布局结构，其特征在于，所述第一导电层远离所述第二导电层的一侧还包括：驱动芯片，所述驱动芯片与第一GaN器件在第一导电层上形成驱动环路；其中，
所述驱动芯片包括第一引脚和第二引脚，所述第一引脚通过第一走线与第一GaN器件的栅极连接、第一GaN器件的源极通过第二走线与所述第二引脚连接。
4.根据权利要求3所述的适用于GaN器件的全交错式PCB布局结构，其特征在于，还包括第二过孔、第三过孔和位于第二导电层的第三走线；其中，
所述第三走线的第一端通过第二过孔电连接至所述第一引脚、第二端通过第三过孔电连接至第一GaN器件的栅极，在垂直于印刷电路板所在平面的方向，所述第二走线的正投影与所述第三走线的正投影重合，且所述第二走线与所述第三走线的电流方向相反。
5.根据权利要求3所述的适用于GaN器件的全交错式PCB布局结构，其特征在于，还包括第四过孔、第五过孔和位于第三导电层的第四走线；其中，
所述第四走线的第一端通过第四过孔电连接至所述第一引脚、第二端通过第五过孔电连接至第一GaN器件的源极，在垂直于印刷电路板所在平面的方向，所述第一走线的正投影与所述第四走线的正投影重合，且所述第一走线与所述第四走线的电流方向相反。
6.根据权利要求3所述的适用于GaN器件的全交错式PCB布局结构，其特征在于，还包括第六过孔、第七过孔、第八过孔、第九过孔以及位于第四导电层的第五走线和第六走线；其中，
所述第五走线的第一端通过第六过孔电连接至第一引脚、第二端通过第七过孔电连接至第一GaN器件的栅极，所述第六走线的第一端通过第八过孔连接至第二引脚、第二端通过第九过孔连接至第一GaN器件的源极。
7.根据权利要求1所述的适用于GaN器件的全交错式PCB布局结构，其特征在于，所述第一GaN器件包括多个沿第一方向间隔排布的源极和漏极，所述第二GaN器件包括多个沿第一方向相间排布的源极和漏极；
其中，印刷电路板的厚度方向与所述第一方向形成的平面与印刷电路板所在的平面垂直。
8.根据权利要求7所述的适用于GaN器件的全交错式PCB布局结构，其特征在于，所述解耦电容与所述第一GaN器件的漏极连接，所述第一GaN器件的源极与所述第二GaN器件的漏极连接，所述第二GaN器件的源极接地。
CN202410123434.4A 2024-01-29 2024-01-29 一种适用于GaN器件的全交错式PCB布局结构 Pending CN118042702A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410123434.4A CN118042702A (zh) 2024-01-29 2024-01-29 一种适用于GaN器件的全交错式PCB布局结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410123434.4A CN118042702A (zh) 2024-01-29 2024-01-29 一种适用于GaN器件的全交错式PCB布局结构

Publications (1)

Publication Number Publication Date
CN118042702A true CN118042702A (zh) 2024-05-14

Family

ID=91001552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410123434.4A Pending CN118042702A (zh) 2024-01-29 2024-01-29 一种适用于GaN器件的全交错式PCB布局结构

Country Status (1)

Country Link
CN (1) CN118042702A (zh)

Similar Documents

Publication Publication Date Title
US9960683B2 (en) Electronic circuit device
CN100367645C (zh) 开关电源装置
CN105075405B (zh) 多层半导体器件的寄生电感减小电路板布局设计
CN105051840B (zh) 线圈一体型印刷基板、磁器件
US20080001698A1 (en) Integrated inductors
JP2014087252A (ja) スイッチングレギュレータにおける磁場キャンセル
US11227856B2 (en) Multi-chip package power module
JP2018029431A (ja) パワー半導体モジュール用信号中継基板
Li et al. A high power density 48v-12v dcx with 3-d pcb winding transformer
US8198965B2 (en) Grounding of magnetic cores
CN103872881A (zh) 电源装置
JP4757683B2 (ja) 電源
CN113950727A (zh) 堆叠矩阵变压器
TW201628031A (zh) 電源裝置、磁性元件及其繞組單元
CN104582262B (zh) 磁设备
CN105051841A (zh) 磁器件
CN118042702A (zh) 一种适用于GaN器件的全交错式PCB布局结构
CN115223782B (zh) 一种分数匝平面变压器及变换器
CN117202500A (zh) 用于降低GaN器件寄生电感的水平嵌入式电容PCB布局结构
CN117119683A (zh) 用于降低GaN器件寄生电感的垂直嵌入式电容PCB布局结构
JP3909799B2 (ja) 半導体集積回路装置
US11439016B2 (en) Power converter module
CN113764173B (zh) 一种集成y电容的平面变压器结构
CN218920286U (zh) 一种高频电路及开关电源
CN118337064A (zh) 一种使用pcb走线集成电感的谐振开关电容变换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination