CN117997295A - 一种lvds接收电路 - Google Patents
一种lvds接收电路 Download PDFInfo
- Publication number
- CN117997295A CN117997295A CN202410370243.8A CN202410370243A CN117997295A CN 117997295 A CN117997295 A CN 117997295A CN 202410370243 A CN202410370243 A CN 202410370243A CN 117997295 A CN117997295 A CN 117997295A
- Authority
- CN
- China
- Prior art keywords
- electrode
- drain
- source
- drain electrode
- input unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 24
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 24
- 230000001105 regulatory effect Effects 0.000 claims description 16
- 230000033228 biological regulation Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及LVDS通讯技术领域,具体涉及一种LVDS接收电路,包括:差分放大模块、偏置电流自动调节模块和双端转单端模块;偏置电流自动调节模块用于根据差分输入信号INP和INN自动调节差分放大模块的偏置电流;差分放大模块用于在偏置电流的作用下,对差分输入信号INP和INN进行放大,输出差分放大信号OUTP和OUTN;双端转单端模块用于将输出的差分放大信号OUTP和OUTN转换为单端信号输出。本发明可适应不同共模点的信号放大,并针对变化较大的共模电平的差分信号实现稳定的放大。
Description
技术领域
本发明涉及LVDS通讯技术领域,更具体的说是涉及一种LVDS接收电路。
背景技术
LVDS,即低电压差分信号,是20世纪90年代出现的一种数据传输和接口技术。这种技术的核心在于采用极低的电压摆幅进行高速差动传输数据,因此具有低功耗、低误码率、低串扰和低辐射等特点,其传输介质可以是铜质的PCB连线,也可以是平衡电缆。随着电子设计技术的不断进步,高速率信号的互连及宽带信道的应用越来越广泛,所需传送的数据量越来越大,速度越来越快。目前的LVDS通信应用中,往往连线较长,而较长的连线会导致信号的共模电平出现变化,目前的LVDS接收电路无法针对变化较大的共模电平的差分信号进行稳定放大。
发明内容
有鉴于此,本发明提供了一种LVDS接收电路,可适应不同共模点的信号放大,并针对变化较大的共模电平的差分信号实现稳定的放大。
为了实现上述目的,本发明采用如下技术方案:
一种LVDS接收电路,包括:差分放大模块、偏置电流自动调节模块和双端转单端模块;
所述偏置电流自动调节模块用于根据差分输入信号INP和INN自动调节所述差分放大模块的偏置电流;
所述差分放大模块用于在偏置电流的作用下,对差分输入信号INP和INN进行放大,输出差分放大信号OUTP和OUTN;
所述双端转单端模块用于将输出的差分放大信号OUTP和OUTN转换为单端信号输出。
进一步的,所述差分放大模块包括第一输入单元、第二输入单元和输出单元;
所述第一输入单元和所述第二输入单元分别接入差分输入信号INP和INN,并分别与所述偏置电流自动调节模块的输出端呈镜像连接,在所述偏置电流自动调节模块的调节下,分别产生各自的偏置电流;
所述输出单元在所述第一输入单元和所述第二输入单元所产生的两个偏置电流的作用下,输出两个差分放大信号OUTP和OUTN。
进一步的,所述第一输入单元包括四个NMOS管,分别为NM1a、NM1b、NM1c和NM1d;
其中,NM1a的源极接地,NM1a的漏极和NM1b的源极相连;NM1b的漏极分别连接NM1c的源极和NM1d的源极,NM1a的栅极和NM1b的栅极分别作为所述第一输入单元的两个输入端,并对应接入所述偏置电流自动调节模块的两个输出端;
NM1c的源极和NM1d的源极互连,NM1c的栅极接入差分输入信号INP,NM1d的栅极接入差分输入信号INN,NM1c的漏极和NM1d的漏极分别作为所述第一输入单元的两个输出端,并对应连接至所述输出单元。
进一步的,所述第二输入单元包括四个PMOS管,分别为PM1a、PM1b、PM1c和PM1d;其中,PM1a的源极接入工作电压,PM1a的漏极和PM1b的源极相连,PM1b的漏极分别连接PM1c的源极和PM1d的源极,PM1a的栅极和PM1b的栅极分别作为所述第二输入单元的两个输入端,并对应接入所述偏置电流自动调节模块的两个输出端;
PM1c的源极和PM1d的源极互连,PM1c的栅极接入差分输入信号INP,PM1d的栅极接入差分输入信号INN,PM1c的漏极和PM1d的漏极分别作为所述第二输入单元的两个输出端,并对应连接至所述输出单元。
进一步的,所述输出单元包括四个NMOS管和四个PMOS管,四个NMOS管分别为NM2a、NM2b、NM2c和NM2d,四个PMOS管分别为PM2a、PM2b、PM2c和PM2d;
其中,NM2a的栅极和NM2b的栅极互连;NM2c的栅极和NM2d的栅极互连;PM2a的栅极和PM2b的栅极互连;PM2c的栅极和PM2d的栅极互连;
NM2c的源极和NM2d的源极互连后接地,NM2c的漏极与NM2a的源极互连后接入所述第一输入单元的第一输出端,NM2d的漏极与NM2b的源极互连后接入所述第一输入单元的第二输出端;
PM2a的源极和PM2b的源极互连后接入工作电压,PM2a的漏极与PM2c的源极互连后接入所述第二输入单元的第一输出端,PM2b的漏极与PM2d的源极互连后接入所述第二输入单元的第二输出端;
PM2c的漏极与NM2a的漏极互连,且互连节点形成差分放大信号OUTN的输出节点,PM2d的漏极与NM2b的漏极互连,且互连节点形成差分放大信号OUTP的输出节点。
进一步的,所述偏置电流自动调节模块包括第一调节单元和第二调节单元;
所述第一调节单元用于根据差分输入信号INP和INN生成第一调节电流,并镜像调节所述第一输入单元的偏置电流;
所述第二调节单元用于根据差分输入信号INP和INN生成第二调节电流,并镜像调节所述第二输入单元的偏置电流。
进一步的,所述第一调节单元包含四个MOS管和两个电阻,四个MOS管分别为NM3a、NM3b、NM3c和NM3d,两个电阻分别为R0和R1;
其中,NM3a的源极和NM3b的源极相连;NM3a的漏极通过电阻R0接入工作电压,NM3b的漏极通过电阻R1接入工作电压;NM3a的栅极接入差分输入信号INP,NM3b的栅极接入差分输入信号INN;
NM3c的源极和NM3d的漏极相连;NM3c的漏极分别连接NM3a的源极和NM3b的源极,NM3d的源极接地;
NM3c的栅极和漏极互连后,镜像接入所述第一输入单元的第一输入端;NM3d的栅极和漏极互连后,镜像接入所述第一输入单元的第二输入端。
进一步的,所述第二调节单元包含四个MOS管和两个电阻,四个MOS管分别为PM3a、PM3b、PM3c和PM3d,两个电阻分别为R2和R3;
其中,PM3c的源极和PM3d的源极相连;PM3c的栅极接入差分输入信号INP,PM3d的栅极接入差分输入信号INN;PM3c的漏极通过电阻R2接地,PM3d的漏极通过电阻R3接地;
PM3a的源极接入工作电压,PM3a的漏极和PM3b的源极相连,PM3b的漏极分别连接PM3c的源极和PM3d的源极;
PM3a的栅极和漏极互连后,镜像接入所述第二输入单元的第一输入端;PM3b的栅极和漏极互连后,镜像接入所述第二输入单元的第二输入端。
进一步的,所述偏置电流自动调节模块用于根据差分输入信号INP和INN生成一路调节电流,并在该一路调节电流和外部基准电路产生的参考电流的作用下,镜像调节所述第一输入单元和所述第二输入单元的偏置电流。
进一步的,所述偏置电流自动调节模块包括十个NMOS管、五个PMOS管和两个电阻;十个NMOS管分别为NM4a、NM4b、NM4c、NM4d、NM4e、NM4f、NM5a、NM5b、NM5c和NM5e,五个PMOS管分别为、PM4a、PM4b、PM4c、PM4d和PM4e,两个电阻分别为R4和R5;
NM4a的源极和NM4b的源极相连,NM4a的漏极通过电阻R4接入工作电压,NM4b的漏极通过电阻R5接入工作电压,NM4a的栅极接入差分输入信号INP,NM4b的栅极接入差分输入信号INN;
NM4c的源极和NM4e的漏极相连,NM4c的漏极分别连接NM4a的源极和NM4b的源极,NM4e的源极接地;
NM4c的栅极和漏极互连后,接入NM4d的栅极,两者组成镜像结构;NM4e的栅极和漏极互连后,接入NM4f的栅极,两者组成镜像结构;NM4c的栅极镜像接入所述第一输入单元的第一输入端;NM4e的栅极镜像接入所述第一输入单元的第二输入端;
NM5a的源极与NM5c的漏极相连,NM5b的源极与NM5d的漏极相连;NM5a的栅极和漏极互连后,接入NM5b的栅极,两者呈镜像结构;NM5c的栅极和漏极互连后,接入NM5d的互连,两者呈镜像结构;NM5c的源极和NM5d的源极均接地;
PM4a的漏极和栅极互连后,接入外部基准电路,引入外部基准电路产生的参考电流;PM4a的源极、PM4b的源极和PM4d的源极均接入工作电压;
PM4b的栅极与PM4a的栅极互连,两者呈镜像结构;PM4b的漏极与PM4c的源极相连,PM4c的栅极与漏极互连后,分别连接NM4d的漏极和NM5a的漏极;
PM4d的漏极与PM4e的源极相连,PM4e的漏极与NM5b的漏极连接;
PM4d的栅极和漏极互连后,镜像接入所述第二输入单元的第一输入端,PM4e的栅极和漏极互连后,镜像接入所述第二输入单元的第二输入端。
经由上述的技术方案可知,与现有技术相比,本发明具有以下有益效果:
由于连线是有电阻的,连线越长,电阻越大,会导致在不同连线位置,看到的信号的共模电压点有差异,本发明通过偏置电流自动调节模块自动调节差分放大模块的偏置电流,可适应不同共模点的信号放大,并针对变化较大的共模电平的差分信号实现稳定的放大。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明提供的LVDS接收电路的结构框图;
图2为本发明提供的差分放大模块的电路结构图;
图3为本发明提供的实施例一中的偏置电流自动调节模块中第一调节单元的电路结构图;
图4为本发明提供的实施例一中的偏置电流自动调节模块中第二调节单元的电路结构图;
图5为本发明提供的实施例一中LVDS接收电路的结构示意图;
图6为本发明提供的实施例二中偏置电流自动调节模块的电路结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例公开了一种LVDS接收电路,其特征在于,包括:差分放大模块、偏置电流自动调节模块和双端转单端模块;
偏置电流自动调节模块用于根据差分输入信号INP和INN自动调节差分放大模块的偏置电流;
差分放大模块用于在偏置电流的作用下,对差分输入信号INP和INN进行放大,输出差分放大信号OUTP和OUTN;
双端转单端模块用于将输出的差分放大信号OUTP和OUTN转换为单端信号输出,本发明实施例中的双端转单元模块可以是比较器电路,差分输入,单端输出。
具体来说,如图2所示,差分放大模块包括第一输入单元、第二输入单元和输出单元;
第一输入单元和第二输入单元分别接入差分输入信号INP和INN,并分别与偏置电流自动调节模块的输出端呈镜像连接,在偏置电流自动调节模块的调节下,分别产生各自的偏置电流;
输出单元在第一输入单元和第二输入单元所产生的两个偏置电流的作用下,输出两个差分放大信号OUTP和OUTN。
其中,第一输入单元包括四个NMOS管,分别为NM1a、NM1b、NM1c和NM1d;
其中,NM1a的源极接地,NM1a的漏极和NM1b的源极相连;NM1b的漏极分别连接NM1c的源极和NM1d的源极,NM1a的栅极和NM1b的栅极分别作为第一输入单元的两个输入端,并对应接入偏置电流自动调节模块的两个输出端;
NM1c的源极和NM1d的源极互连,组成主放大管,NM1c的栅极接入差分输入信号INP,NM1d的栅极接入差分输入信号INN,NM1c的漏极和NM1d的漏极分别作为第一输入单元的两个输出端,并对应连接至输出单元。
类似的,第二输入单元包括四个PMOS管,分别为PM1a、PM1b、PM1c和PM1d;其中,PM1a的源极接入工作电压,PM1a的漏极和PM1b的源极相连,PM1b的漏极分别连接PM1c的源极和PM1d的源极,PM1a的栅极和PM1b的栅极分别作为第二输入单元的两个输入端,并对应接入偏置电流自动调节模块的两个输出端;
PM1c的源极和PM1d的源极互连,组成主放大管,PM1c的栅极接入差分输入信号INP,PM1d的栅极接入差分输入信号INN,PM1c的漏极和PM1d的漏极分别作为第二输入单元的两个输出端,并对应连接至输出单元。
输出单元包括四个NMOS管和四个PMOS管,四个NMOS管分别为NM2a、NM2b、NM2c和NM2d,四个PMOS管分别为PM2a、PM2b、PM2c和PM2d;
其中,NM2a的栅极和NM2b的栅极互连,NM2c的栅极和NM2d的栅极互连,PM2a的栅极和PM2b的栅极互连,PM2c的栅极和PM2d的栅极互连,组成级联结构,用于提升差分放大模块的增益。
NM2c的源极和NM2d的源极互连后接地,NM2c的漏极与NM2a的源极互连后接入第一输入单元的第一输出端,NM2d的漏极与NM2b的源极互连后接入第一输入单元的第二输出端;
PM2a的源极和PM2b的源极互连后接入工作电压,PM2a的漏极与PM2c的源极互连后接入第二输入单元的第一输出端,PM2b的漏极与PM2d的源极互连后接入第二输入单元的第二输出端;
PM2c的漏极与NM2a的漏极互连,且互连节点形成差分放大信号OUTN的输出节点,PM2d的漏极与NM2b的漏极互连,且互连节点形成差分放大信号OUTP的输出节点。
偏置电流自动调节模块具有两种结构,其中,实施例一如图3-图4所示,实施例二如图6所示。
实施例一:
偏置电流自动调节模块包括第一调节单元和第二调节单元;
第一调节单元用于根据差分输入信号INP和INN生成第一调节电流,并镜像调节第一输入单元的偏置电流;
第二调节单元用于根据差分输入信号INP和INN生成第二调节电流,并镜像调节第二输入单元的偏置电流。
第一调节单元和第二调节单元结构类似,如图3所示,第一调节单元包含四个MOS管和两个电阻,四个MOS管分别为NM3a、NM3b、NM3c和NM3d,两个电阻分别为R0和R1;
其中,NM3a的源极和NM3b的源极相连;NM3a的漏极通过电阻R0接入工作电压,NM3b的漏极通过电阻R1接入工作电压;NM3a的栅极接入差分输入信号INP,NM3b的栅极接入差分输入信号INN;
NM3c的源极和NM3d的漏极相连;NM3c的漏极分别连接NM3a的源极和NM3b的源极,NM3d的源极接地;
NM3c的栅极和漏极互连后,镜像接入第一输入单元的第一输入端,NM3c的栅极和漏极互连后,接入NM1b的栅极;NM3d的栅极和漏极互连后,镜像接入第一输入单元的第二输入端,即NM3d的栅极和漏极互连后,接入NM1a的栅极。
如图4所示,第二调节单元包含四个MOS管和两个电阻,四个MOS管分别为PM3a、PM3b、PM3c和PM3d,两个电阻分别为R2和R3;
其中,PM3c的源极和PM3d的源极相连;PM3c的栅极接入差分输入信号INP,PM3d的栅极接入差分输入信号INN;PM3c的漏极通过电阻R2接地,PM3d的漏极通过电阻R3接地;
PM3a的源极接入工作电压,PM3a的漏极和PM3b的源极相连,PM3b的漏极分别连接PM3c的源极和PM3d的源极;
PM3a的栅极和漏极互连后,镜像接入第二输入单元的第一输入端,即PM3a的栅极和漏极互连后,PM1a的栅极;PM3b的栅极和漏极互连后,镜像接入第二输入单元的第二输入端,即PM3b的栅极和漏极互连后,接入PM1b的栅极。
其中,R0-R3分别为负载电阻,用于钳制NMOS、PMOS管的漏端的电压;第一调节单元中的NM3a-NM3d,用于检测输入的共模电平,产生与共模电平成正比的调节电流(也可称为偏置电流)I1。第二调节单元中的PM3a-PM3d用于检测输入的共模电平,产生与共模电平成反比的调节电流(也可称为偏置电流)I2。
如图5所示,为实施例一的整体电路结构示意图,其中,第一调节单元中NM3c的栅极连接第一输入单元中NM1b的栅极,第一调节单元中NM3d的栅极连接第一输入单元中NM1a的栅极;第二调节单元中PM3a的栅极连接第二输入单元中PM1a的栅极,第二调节单元中PM3b的栅极连接第二输入单元中PM1b的栅极。图中的V1、V2、V3和V4分别为偏置电压,由第一调节单元和第二调节单元产生。
本实施例中,In和Ip分别是差分放大模块中第一输入单元和低二输入单元的偏置电流,I1和I2分别是偏置电流自动调节模块中第一调节单元和第二调节单元产生的调节电流。
具体调节时,NM3a、NM3b检测INP和INN信号,自动调节I1的电流,并通过NM3d管和NM3c管与NM1a管NM1b管的镜像,调节In的电流;其中,I1和In呈比例关系,In=a*I1,a>=1。
PM3a、PM3b检测INP和INN信号,自动调节I2的电流,并通过PM3a管和PM3b管与PM1a管和PM1b管的镜像,调节Ip的电流;
当共模电压0.5*(INN+INP)降低时,I1降低,In降低;而I2升高,Ip变大;
同理,当共模电压0.5*(INN+INP)升高时,I1升高,In升高;而I2降低,Ip降低。
当共模电压0.5*(INN+INP)变化,I1和I2的变化趋势的不同的,当共模电压0.5*(INN+INP)升高,I1的电流增大,I2的电流减小。
具体来说:
当0.5*(INN+INP)<3*Vthn,NMOS管时,NM3a和NM3b截止,I1电流非常小。
当0.5*(INN+INP)>=3*Vthn,NMOS管时,NM3a和NM3b开启,I1=K1*(0.5*(INN+INP)-3*Vthn)^2。
当0.5*(INN+INP)>VDD-3Vthp,PMOS管时,PM3c和PM3d截止,I2电流非常小。
当0.5*(INN+INP)< VDD-3Vthp,PMOS管时,PM3a/PM3b开启,I2=K2*(VDD-0.5*(INN+INP)-3*Vthn)^2。
实施例二:
该实施例中,偏置电流自动调节模块用于根据差分输入信号INP和INN生成一路调节电流,并在该一路调节电流和外部基准电路产生的参考电流的作用下,镜像调节第一输入单元和第二输入单元的偏置电流。相对实施例一来说,其只用了一个共模检测偏置电流差生电路,总调节电流受到一定限制,实施例一的调节电流变化的范围更宽一点。
具体来说,如图6所示,偏置电流自动调节模块包括十个NMOS管、五个PMOS管和两个电阻;十个NMOS管分别为NM4a、NM4b、NM4c、NM4d、NM4e、NM4f、NM5a、NM5b、NM5c和NM5e,五个PMOS管分别为、PM4a、PM4b、PM4c、PM4d和PM4e,两个电阻分别为R4和R5;
NM4a的源极和NM4b的源极相连,NM4a的漏极通过电阻R4接入工作电压,NM4b的漏极通过电阻R5接入工作电压,NM4a的栅极接入差分输入信号INP,NM4b的栅极接入差分输入信号INN;
NM4c的源极和NM4e的漏极相连,NM4c的漏极分别连接NM4a的源极和NM4b的源极,NM4e的源极接地;
NM4c的栅极和漏极互连后,接入NM4d的栅极,两者组成镜像结构;NM4e的栅极和漏极互连后,接入NM4f的栅极,两者组成镜像结构;NM4c的栅极接入第一输入单元的第一输入端,即NM4c的栅极接入NM1b的栅极;NM4e的栅极接入第一输入单元的第二输入端,即NM4e的栅极接入NM1a的栅极;
NM5a的源极与NM5c的漏极相连,NM5b的源极与NM5d的漏极相连;NM5a的栅极和漏极互连后,接入NM5b的栅极,两者呈镜像结构;NM5c的栅极和漏极互连后,接入NM5d的互连,两者呈镜像结构;NM5c的源极和NM5d的源极均接地;
PM4a的漏极和栅极互连后,接入外部基准电路,引入外部基准电路产生的参考电流;PM4a的源极、PM4b的源极和PM4d的源极均接入工作电压;
PM4b的栅极与PM4a的栅极互连,两者呈镜像结构;PM4c主要起平衡电位作用,PM4b的漏极与PM4c的源极相连,PM4c的栅极与漏极互连后,分别连接NM4d的漏极和NM5a的漏极;
PM4d的漏极与PM4e的源极相连,PM4e的漏极与NM5b的漏极连接;
PM4d的栅极和漏极互连后,镜像接入第二输入单元的第一输入端,即PM4d的栅极和漏极互连后,与第二输入单元中PM1a的栅极连接;PM4e的栅极和漏极互连后,镜像接入第二输入单元的第二输入端,即PM4e的栅极和漏极互连后,与第二输入单元中PM1b的栅极连接。
具体调节时,外部基准电路产生的电流为Iref,流经PM4b和PM4c的电流为I0,流经PM4c和PM4e的电流为I1a,流经NM4d和NM4f的电流为I1b,流经NM5a和NM5c的电流为I2a,流经NM5b和NM5d的电流为I2b,其中,电流Iref是参考电流,由外部基准电路产生,通过镜像管PM3a和PM3b,产生镜像电流I0,电流Iref和电流I0固定不变,且存在I0=I1b+I2a;
当差分输入信号INP和INN降低时,电流I1a降低,I1b降低,由于I2a=I0-I1b,电流I2a升高,电流I2b升高,则第一输入单元的偏置电流降低,第二输入单元的偏置电流升高;
当差分输入信号INP和INN升高时,电流I1a升高,I1b升高,电流I2a降低,电流I2b降低,则第一输入单元的偏置电流升高,第二输入单元的偏置电流降低。
其中,I1a电流的调节原理为:
当0.5*(INN+INP)<3*Vthn,NMOS管时,NM3a和NM3b截止,I1a电流非常小。
当0.5*(INN+INP)>=3*Vthn,NMOS管时,NM3a和NM3b开启,I1a=K1*(0.5*(INN+INP)-3*Vthn)^2。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种LVDS接收电路,其特征在于,包括:差分放大模块、偏置电流自动调节模块和双端转单端模块;
所述偏置电流自动调节模块用于根据差分输入信号INP和INN自动调节所述差分放大模块的偏置电流;
所述差分放大模块用于在偏置电流的作用下,对差分输入信号INP和INN进行放大,输出差分放大信号OUTP和OUTN;
所述双端转单端模块用于将输出的差分放大信号OUTP和OUTN转换为单端信号输出。
2.根据权利要求1所述的LVDS接收电路,其特征在于,所述差分放大模块包括第一输入单元、第二输入单元和输出单元;
所述第一输入单元和所述第二输入单元分别接入差分输入信号INP和INN,并分别与所述偏置电流自动调节模块的输出端呈镜像连接,在所述偏置电流自动调节模块的调节下,分别产生各自的偏置电流;
所述输出单元在所述第一输入单元和所述第二输入单元所产生的两个偏置电流的作用下,输出两个差分放大信号OUTP和OUTN。
3.根据权利要求2所述的LVDS接收电路,其特征在于,所述第一输入单元包括四个NMOS管,分别为NM1a、NM1b、NM1c和NM1d;
其中,NM1a的源极接地,NM1a的漏极和NM1b的源极相连;NM1b的漏极分别连接NM1c的源极和NM1d的源极,NM1a的栅极和NM1b的栅极分别作为所述第一输入单元的两个输入端,并对应接入所述偏置电流自动调节模块的两个输出端;
NM1c的源极和NM1d的源极互连,NM1c的栅极接入差分输入信号INP,NM1d的栅极接入差分输入信号INN,NM1c的漏极和NM1d的漏极分别作为所述第一输入单元的两个输出端,并对应连接至所述输出单元。
4.根据权利要求2所述的LVDS接收电路,其特征在于,所述第二输入单元包括四个PMOS管,分别为PM1a、PM1b、PM1c和PM1d;其中,PM1a的源极接入工作电压,PM1a的漏极和PM1b的源极相连,PM1b的漏极分别连接PM1c的源极和PM1d的源极,PM1a的栅极和PM1b的栅极分别作为所述第二输入单元的两个输入端,并对应接入所述偏置电流自动调节模块的两个输出端;
PM1c的源极和PM1d的源极互连,PM1c的栅极接入差分输入信号INP,PM1d的栅极接入差分输入信号INN,PM1c的漏极和PM1d的漏极分别作为所述第二输入单元的两个输出端,并对应连接至所述输出单元。
5.根据权利要求2所述的LVDS接收电路,其特征在于,所述输出单元包括四个NMOS管和四个PMOS管,四个NMOS管分别为NM2a、NM2b、NM2c和NM2d,四个PMOS管分别为PM2a、PM2b、PM2c和PM2d;
其中,NM2a的栅极和NM2b的栅极互连;NM2c的栅极和NM2d的栅极互连;PM2a的栅极和PM2b的栅极互连;PM2c的栅极和PM2d的栅极互连;
NM2c的源极和NM2d的源极互连后接地,NM2c的漏极与NM2a的源极互连后接入所述第一输入单元的第一输出端,NM2d的漏极与NM2b的源极互连后接入所述第一输入单元的第二输出端;
PM2a的源极和PM2b的源极互连后接入工作电压,PM2a的漏极与PM2c的源极互连后接入所述第二输入单元的第一输出端,PM2b的漏极与PM2d的源极互连后接入所述第二输入单元的第二输出端;
PM2c的漏极与NM2a的漏极互连,且互连节点形成差分放大信号OUTN的输出节点,PM2d的漏极与NM2b的漏极互连,且互连节点形成差分放大信号OUTP的输出节点。
6.根据权利要求2所述的LVDS接收电路,其特征在于,所述偏置电流自动调节模块包括第一调节单元和第二调节单元;
所述第一调节单元用于根据差分输入信号INP和INN生成第一调节电流,并镜像调节所述第一输入单元的偏置电流;
所述第二调节单元用于根据差分输入信号INP和INN生成第二调节电流,并镜像调节所述第二输入单元的偏置电流。
7.根据权利要求6所述的LVDS接收电路,其特征在于,所述第一调节单元包含四个MOS管和两个电阻,四个MOS管分别为NM3a、NM3b、NM3c和NM3d,两个电阻分别为R0和R1;
其中,NM3a的源极和NM3b的源极相连;NM3a的漏极通过电阻R0接入工作电压,NM3b的漏极通过电阻R1接入工作电压;NM3a的栅极接入差分输入信号INP,NM3b的栅极接入差分输入信号INN;
NM3c的源极和NM3d的漏极相连;NM3c的漏极分别连接NM3a的源极和NM3b的源极,NM3d的源极接地;
NM3c的栅极和漏极互连后,镜像接入所述第一输入单元的第一输入端;NM3d的栅极和漏极互连后,镜像接入所述第一输入单元的第二输入端。
8.根据权利要求6所述的LVDS接收电路,其特征在于,所述第二调节单元包含四个MOS管和两个电阻,四个MOS管分别为PM3a、PM3b、PM3c和PM3d,两个电阻分别为R2和R3;
其中,PM3c的源极和PM3d的源极相连;PM3c的栅极接入差分输入信号INP,PM3d的栅极接入差分输入信号INN;PM3c的漏极通过电阻R2接地,PM3d的漏极通过电阻R3接地;
PM3a的源极接入工作电压,PM3a的漏极和PM3b的源极相连,PM3b的漏极分别连接PM3c的源极和PM3d的源极;
PM3a的栅极和漏极互连后,镜像接入所述第二输入单元的第一输入端;PM3b的栅极和漏极互连后,镜像接入所述第二输入单元的第二输入端。
9.根据权利要求2所述的LVDS接收电路,其特征在于,所述偏置电流自动调节模块用于根据差分输入信号INP和INN生成一路调节电流,并在该一路调节电流和外部基准电路产生的参考电流的作用下,镜像调节所述第一输入单元和所述第二输入单元的偏置电流。
10.根据权利要求9所述的LVDS接收电路,其特征在于,所述偏置电流自动调节模块包括十个NMOS管、五个PMOS管和两个电阻;十个NMOS管分别为NM4a、NM4b、NM4c、NM4d、NM4e、NM4f、NM5a、NM5b、NM5c和NM5e,五个PMOS管分别为、PM4a、PM4b、PM4c、PM4d和PM4e,两个电阻分别为R4和R5;
NM4a的源极和NM4b的源极相连,NM4a的漏极通过电阻R4接入工作电压,NM4b的漏极通过电阻R5接入工作电压,NM4a的栅极接入差分输入信号INP,NM4b的栅极接入差分输入信号INN;
NM4c的源极和NM4e的漏极相连,NM4c的漏极分别连接NM4a的源极和NM4b的源极,NM4e的源极接地;
NM4c的栅极和漏极互连后,接入NM4d的栅极,两者组成镜像结构;NM4e的栅极和漏极互连后,接入NM4f的栅极,两者组成镜像结构;NM4c的栅极镜像接入所述第一输入单元的第一输入端;NM4e的栅极镜像接入所述第一输入单元的第二输入端;
NM5a的源极与NM5c的漏极相连,NM5b的源极与NM5d的漏极相连;NM5a的栅极和漏极互连后,接入NM5b的栅极,两者呈镜像结构;NM5c的栅极和漏极互连后,接入NM5d的互连,两者呈镜像结构;NM5c的源极和NM5d的源极均接地;
PM4a的漏极和栅极互连后,接入外部基准电路,引入外部基准电路产生的参考电流;PM4a的源极、PM4b的源极和PM4d的源极均接入工作电压;
PM4b的栅极与PM4a的栅极互连,两者呈镜像结构;PM4b的漏极与PM4c的源极相连,PM4c的栅极与漏极互连后,分别连接NM4d的漏极和NM5a的漏极;
PM4d的漏极与PM4e的源极相连,PM4e的漏极与NM5b的漏极连接;
PM4d的栅极和漏极互连后,镜像接入所述第二输入单元的第一输入端;PM4e的栅极和漏极互连后,镜像接入所述第二输入单元的第二输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410370243.8A CN117997295B (zh) | 2024-03-29 | 2024-03-29 | 一种lvds接收电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410370243.8A CN117997295B (zh) | 2024-03-29 | 2024-03-29 | 一种lvds接收电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117997295A true CN117997295A (zh) | 2024-05-07 |
CN117997295B CN117997295B (zh) | 2024-06-18 |
Family
ID=90891292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410370243.8A Active CN117997295B (zh) | 2024-03-29 | 2024-03-29 | 一种lvds接收电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117997295B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429700B1 (en) * | 2001-04-17 | 2002-08-06 | International Business Machines Corporation | Driver circuit with output common mode voltage control |
US20040246026A1 (en) * | 2003-06-06 | 2004-12-09 | Microsoft Corporation | Method and apparatus for multi-mode driver |
US20070115030A1 (en) * | 2005-11-23 | 2007-05-24 | Dipankar Bhattacharya | Differential buffer circuit with reduced output common mode variation |
CN103166626A (zh) * | 2013-04-03 | 2013-06-19 | 中国科学院微电子研究所 | 一种带有电流自动控制的低压差分信号接收电路 |
CN103873044A (zh) * | 2012-12-13 | 2014-06-18 | 比亚迪股份有限公司 | 低压差分信号lvds结构电路 |
CN110932714A (zh) * | 2019-12-18 | 2020-03-27 | 吉林大学 | 一种基于sublvds的传输接口电路 |
CN113726298A (zh) * | 2021-11-02 | 2021-11-30 | 杭州洪芯微电子科技有限公司 | 一种全差分二级运算放大器电路 |
CN116488596A (zh) * | 2023-01-19 | 2023-07-25 | 眸芯科技(上海)有限公司 | 宽输入共模范围的lvds接收电路及芯片 |
-
2024
- 2024-03-29 CN CN202410370243.8A patent/CN117997295B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429700B1 (en) * | 2001-04-17 | 2002-08-06 | International Business Machines Corporation | Driver circuit with output common mode voltage control |
US20040246026A1 (en) * | 2003-06-06 | 2004-12-09 | Microsoft Corporation | Method and apparatus for multi-mode driver |
US20070115030A1 (en) * | 2005-11-23 | 2007-05-24 | Dipankar Bhattacharya | Differential buffer circuit with reduced output common mode variation |
CN103873044A (zh) * | 2012-12-13 | 2014-06-18 | 比亚迪股份有限公司 | 低压差分信号lvds结构电路 |
CN103166626A (zh) * | 2013-04-03 | 2013-06-19 | 中国科学院微电子研究所 | 一种带有电流自动控制的低压差分信号接收电路 |
CN110932714A (zh) * | 2019-12-18 | 2020-03-27 | 吉林大学 | 一种基于sublvds的传输接口电路 |
CN113726298A (zh) * | 2021-11-02 | 2021-11-30 | 杭州洪芯微电子科技有限公司 | 一种全差分二级运算放大器电路 |
CN116488596A (zh) * | 2023-01-19 | 2023-07-25 | 眸芯科技(上海)有限公司 | 宽输入共模范围的lvds接收电路及芯片 |
Non-Patent Citations (1)
Title |
---|
陈智荣;李斌;: "RSDS接口接收器的研究与设计", 微电子学与计算机, no. 06, 5 June 2008 (2008-06-05) * |
Also Published As
Publication number | Publication date |
---|---|
CN117997295B (zh) | 2024-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7259628B2 (en) | Signal dependent biasing scheme for an amplifier | |
US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
CN110932714B (zh) | 一种基于sublvds的传输接口电路 | |
CN116488596A (zh) | 宽输入共模范围的lvds接收电路及芯片 | |
KR20100002292A (ko) | 신호 변환 회로 및 레일·투·레일 회로 | |
CN106656061B (zh) | 一种跨阻放大器 | |
JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
CN110650105B (zh) | 一种自适应连续时间线性均衡的宽带有源线性均衡器电路 | |
CN117997295B (zh) | 一种lvds接收电路 | |
CN117762847A (zh) | Lvds接收电路 | |
CN117200783A (zh) | 支持lvds传输协议和cml传输协议相互切换的高速驱动电路 | |
CN114221641B (zh) | 一种宽共模输入电压的快速比较器电路 | |
CN110649903A (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
US6686794B1 (en) | Differential charge pump | |
US20210250000A1 (en) | Receiving circuit, and semiconductor apparatus and semiconductor system using the same | |
CN210405236U (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
CN209930214U (zh) | 一种用于运放的新型共模电平偏移电路 | |
CN113671236A (zh) | 一种应用于负载电阻的电流检测电路和设备 | |
CN114914785B (zh) | 一种驱动eml型激光器的输出级电路 | |
CN215990716U (zh) | 一种用于驱动级差分放大器的偏置电路 | |
CN204681319U (zh) | 桥式输入电阻负反馈的cmos前放电路 | |
CN112436812A (zh) | 一种用于运算放大器的动态尾电流源偏置电路 | |
CN116827276B (zh) | 一种运算放大器输入级电路及共模状态检测方法 | |
US9337789B2 (en) | Differential receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |