CN117881239A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117881239A
CN117881239A CN202311236747.2A CN202311236747A CN117881239A CN 117881239 A CN117881239 A CN 117881239A CN 202311236747 A CN202311236747 A CN 202311236747A CN 117881239 A CN117881239 A CN 117881239A
Authority
CN
China
Prior art keywords
light emitting
data line
transistor
pixel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311236747.2A
Other languages
English (en)
Inventor
金雅英
郭源奎
李光世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020230069481A external-priority patent/KR20240051015A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117881239A publication Critical patent/CN117881239A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供显示装置。显示装置包括：多个第一发光区域、多个第二发光区域和多个第三发光区域，射出彼此不同颜色的光；多个第一像素电极、多个第二像素电极和多个第三像素电极，分别与所述多个第一发光区域、所述多个第二发光区域及所述多个第三发光区域重叠；多个第一数据线，与所述多个第一发光区域之中的一部分重叠，与所述第一像素电极电连接，被配置成一部分彼此相邻；多个第二数据线，与所述多个第一发光区域之中的另一部分重叠，与所述第二像素电极电连接，被配置成一部分彼此相邻，与所述多个第一数据线间隔开；以及解复用部，将从一个扇出线接收到的输入分开输出至所述第一数据线和所述第二数据线。

Description

显示装置
技术领域
本发明涉及显示装置。
背景技术
随着信息化社会的发展，对于用于显示图像的显示装置的要求正在以各种形态增加。例如，显示装置可以适用于如智能电话、数码相机、笔记本计算机、导航仪和数字电视这样的各种电子设备中。显示装置可以是如液晶显示装置(Liquid Crystal DisplayDevice)、场致发射显示装置(Field Emission Display Device)、有机发光显示装置(Organic Light Emitting Display Device)等这样的平板显示装置。在这种平板显示装置之中，发光显示装置包括显示面板的各个像素能够自发光的发光元件，从而即使不存在向显示面板提供光的背光单元也可以显示图像。
发明内容
本发明想要解决的课题在于，提供一种可以防止在对数据线进行充电时产生的数据耦合来防止识别出亮度差的情况的显示装置。
本发明的课题并不限于以上提及的课题，通过以下的记载，本领域技术人员应当能够理解未提及的其他技术课题。
用于解决所述的课题的一实施例的显示装置包括：多个第一发光区域、多个第二发光区域和多个第三发光区域，射出彼此不同颜色的光；多个第一像素电极、多个第二像素电极和多个第三像素电极，分别与所述多个第一发光区域、所述多个第二发光区域及所述多个第三发光区域重叠；多个第一数据线，与所述多个第一发光区域之中的一部分重叠，与所述第一像素电极电连接，被配置成一部分彼此相邻；多个第二数据线，与所述多个第一发光区域之中的另一部分重叠，与所述第二像素电极电连接，被配置成一部分彼此相邻，与所述多个第一数据线间隔开；以及解复用部，将从一个扇出线接收到的输入分开输出至所述第一数据线和所述第二数据线。
可以是，相邻的所述多个第一数据线之中的一部分电连接到与所述第二数据线重叠的所述第一像素电极，相邻的所述多个第一数据线之中的另一部分电连接与相应第一数据线重叠的所述第一像素电极。
可以是，所述多个第一数据线与所述多个第三发光区域之中的一部分重叠而与所述第三像素电极电连接，所述多个第二数据线与所述多个第三发光区域之中的另一部分重叠。
可以是，相邻的所述多个第一数据线之中的一部分电连接到与所述第二数据线重叠的所述第三像素电极，相邻的所述多个第一数据线之中的另一部分电连接到与相应第一数据线重叠的所述第三像素电极。
可以是，所述第一数据线和所述第二数据线在其间夹着所述第二发光区域而彼此间隔开。
可以是，所述显示装置还包括：第一像素电路、第二像素电路和第三像素电路，分别向所述第一像素电极、所述第二像素电极及所述第三像素电极供给驱动电流，所述第一数据线与所述第一像素电路及所述第三像素电路重叠，所述第二数据线与所述第二像素电路重叠。
可以是，所述第一数据线和所述第二数据线在其间夹着所述第一像素电路和所述第二像素电路而彼此间隔开或者在其间夹着所述第三像素电路和所述第二像素电路而彼此间隔开。
可以是，所述第一像素电路、所述第二像素电路和所述第三像素电路分别包括：第一晶体管，控制分别供给至所述第一像素电极至所述第三像素电极的驱动电流；第二晶体管，向所述第一晶体管的栅电极供给数据电压；第三晶体管，连接在所述第一晶体管的所述栅电极与所述第一晶体管的源电极之间；以及第四晶体管，将所述第一晶体管的所述栅电极放电为第一初始化电压。
可以是，所述第一晶体管和所述第二晶体管分别包括由低温多晶硅形成的半导体区域，所述第三晶体管和所述第四晶体管分别包括基于氧化物的半导体区域。
可以是，所述多个第一发光区域和所述多个第三发光区域交替地配置在第一方向以及与所述第一方向垂直的第二方向上，所述第二发光区域在所述第一方向与所述第二方向之间的第三方向上与所述第一发光区域或所述第三发光区域间隔开。
可以是，所述多个第一发光区域和所述多个第三发光区域彼此交替地配置在同一行和同一列，所述多个第二发光区域配置在配置有所述多个第一发光区域和所述多个第三发光区域的多个行之间的行且配置在配置有所述多个第一发光区域和所述多个第三发光区域的多个列之间的列。
用于解决所述的课题的一实施例的显示装置包括：多个第一发光区域、多个第二发光区域和多个第三发光区域，射出彼此不同颜色的光；多个第一像素电极、多个第二像素电极和多个第三像素电极，分别与所述多个第一发光区域、所述多个第二发光区域及所述多个第三发光区域重叠；第n扇出线、第n+1扇出线和第n+2扇出线(n是正整数)，供给数据电压；第n个第一数据线和第n个第二数据线，与所述第n扇出线电连接；第n+1个第一数据线和第n+1个第二数据线，与所述第n+1扇出线电连接；以及第n+2个第一数据线和第n+2个第二数据线，与所述第n+2扇出线电连接，所述第n个第二数据线和所述第n+1个第二数据线被配置成彼此相邻，所述第n+1个第一数据线和所述第n+2个第一数据线被配置成彼此相邻，从而与所述第n个第二数据线及所述第n+1个第二数据线间隔开。
可以是，所述第n+1个第一数据线和所述第n+2个第一数据线与所述多个第一发光区域之中的一部分重叠，所述第n个第二数据线和所述第n+1个第二数据线与所述多个第一发光区域之中的另一部分重叠。
可以是，所述第n+1个第一数据线和所述第n+2个第一数据线与所述多个第三发光区域之中的一部分重叠，所述第n个第二数据线和所述第n+1个第二数据线与所述多个第三发光区域之中的另一部分重叠。
可以是，所述第n+1个第二数据线和所述第n+1个第一数据线在其间夹着所述第二发光区域而彼此间隔开。
可以是，所述第n+1个第一数据线电连接到与所述第n个第二数据线及所述第n+1个第二数据线重叠的第一像素电极，所述第n+2个第一数据线电连接与所述第n+1个第一数据线及所述第n+2个第一数据线重叠的第一像素电极。
可以是，所述显示装置还包括：第一像素电路、第二像素电路和第三像素电路，向所述第一像素电极、所述第二像素电极和所述第三像素电极分别供给驱动电流，所述第n个第一数据线、所述第n+1个第一数据线和所述第n+2个第一数据线分别与所述第一像素电路及所述第三像素电路重叠，所述第n个第二数据线、所述第n+1个第二数据线和所述第n+2个第二数据线分别与所述第二像素电路重叠。
可以是，所述第n+1个第二数据线和所述第n+1个第一数据线在其间夹着所述第一像素电路和所述第二像素电路而彼此间隔开或者在其间夹着所述第三像素电路和所述第二像素电路而彼此间隔开。
用于解决所述的课题的一实施例的显示装置包括：多个第一发光区域和多个第二发光区域，射出彼此不同颜色的光；多个第一像素电极和多个第二像素电极，分别与所述多个第一发光区域及所述多个第二发光区域重叠；多个第一数据线，与所述第一像素电极电连接，被配置成一部分彼此相邻；多个第二数据线，与所述第二像素电极电连接，被配置成一部分彼此相邻，与所述多个第一数据线间隔开；以及多个第一像素电路和多个第二像素电路，向多个所述第一像素电极和所述多个第二像素电极分别供给驱动电流，所述第一像素电路和所述第二像素电路分别包括：第一晶体管，控制分别向所述第一像素电极和所述第二像素电极供给的驱动电流；第二晶体管，向所述第一晶体管的栅电极供给数据电压；第三晶体管，连接在所述第一晶体管的所述栅电极与所述第一晶体管的源电极之间；以及第四晶体管，将所述第一晶体管的所述栅电极放电为第一初始化电压。
可以是，所述第一晶体管和所述第二晶体管分别包括由低温多晶硅形成的半导体区域，所述第三晶体管和所述第四晶体管分别包括基于氧化物的半导体区域。
其他实施例的具体事项包括于详细说明及附图中。
(发明效果)
根据实施例涉及的显示装置，包括彼此间隔开来配置的多个第一数据线和多个第二数据线，从而可以防止在对第一数据线和第二数据线进行充电时产生的数据耦合，可以防止因电压变化识别出亮度差的情况。
实施例涉及的效果并不限于以上例示的内容，在本说明书内包括更多的效果。
附图说明
图1是表示一实施例涉及的显示装置的立体图。
图2是表示一实施例涉及的显示装置的剖视图。
图3是表示一实施例涉及的显示装置的显示部的平面图。
图4是表示一实施例涉及的显示面板和显示驱动部的框图。
图5是表示一实施例涉及的显示装置的像素和数据线的排列的图。
图6是向图5所示的像素和控制晶体管供给的信号的波形图。
图7是表示一实施例涉及的显示装置的数据线、像素电路区域以及像素电极的平面图。
图8是表示一实施例涉及的显示装置的像素的电路图。
图9是表示图8的像素的剖视图。
图10是表示其他实施例涉及的显示装置的像素的电路图。
图11是表示又一实施例涉及的显示装置的像素的电路图。
符号说明：
10：显示装置；SP：像素；DL1：第一数据线；DL2：第二数据线；EA1：第一发光区域；EA2：第二发光区域；EA3：第三发光区域；PE1：第一像素电极；PE2：第二像素电极；PE3：第三像素电极；ANE1：第一阳极连接电极；ANE2：第二阳极连接电极；ANE3：第三阳极连接电极；PCA1：第一像素电路区域；PCA2：第二像素电路区域；PCA3：第三像素电路区域。
具体实施方式
参照与附图一起详细后述的实施例，本发明的优点、特征以及达成这些优点和特征的方法会变得明确。但是，本发明并不限于以下公开的实施例，可以以彼此不同的各种形态实现，实施例仅仅使本发明的公开变得完整，并且是为了向本领域技术人员完整地告知发明的范畴而提供的，应仅通过权利要求书的范畴定义本发明。
元件(elements)或者层位于其他元件或者层上(on)的情况不仅包括直接位于其他元件或层上的情况，还包括其间存在其他层或其他元件的情况。在整个说明书中，同一符号指代同一构成要素。在用于说明实施例的附图中公开的形状、大小、比率、角度、个数等是例示，本发明并不一定限于图示的情况。
虽然，第一、第二等用语可以用于说明各种构成要素，但所述的构成要素当然不限于所述的用语。所述的用语仅用作使一个构成要素区别于其他构成要素的目的。因此，在以下提及的第一构成要素在本发明的技术思想内当然也可以是第二构成要素。
可以部分地或整体地彼此结合或组合本发明的各实施例的各个特征，在技术上各种连动以及驱动是可能的，并且各实施例相对于彼此可以独立地被实施也可以以关联关系一同被实施。
以下，参照附图，说明具体的实施例。
图1是表示一实施例涉及的显示装置的立体图。
参照图1，显示装置10可以适用于如移动电话(Mobile Phone)、智能电话(SmartPhone)、平板PC(Tablet Personal Computer)、移动通信终端机、电子手册、电子书、PMP(Portable Multimedia Player)、导航仪、UMPC(Ultra Mobile PC)等这样的便携式电子设备。例如，显示装置10可以被适用为电视机、笔记本、监视器、广告板或物联网(Internet OfThings，IOT)的显示部。又例如，显示装置10可以如智能手表(Smart Watch)、手表电话(Watch Phone)、眼镜型显示器和头戴式显示器(Head Mounted Display，HMD)这样适用于可穿戴装置(Wearable Device)。
显示装置10可以形成为与四边形类似的平面形态。例如，显示装置10可以具有与具有X轴方向上的短边和Y轴方向上的长边的四边形类似的平面形态。X轴方向上的短边和Y轴方向上的长边相遇的角部可以形成为具有预定的曲率的圆形或者形成为直角。显示装置10的平面形态并不限于四边形，可以形成为与四边形以外的其他多边形、圆形或椭圆形类似。
显示装置10可以包括显示面板100、显示驱动部200、电路板300、触摸驱动部400以及电源供给部500。
显示面板100可以包括主区域MA和子区域SBA。
主区域MA可以包括具备显示图像的多个像素(图1中未图示，可参照图3)的显示区域DA以及配置在显示区域DA的周边的非显示区域NDA。显示区域DA可以从多个发光区域或多个开口区域射出光。例如，显示面板100可以包括具备多个开关元件的像素电路、定义发光区域或开口区域的像素定义膜以及自发光元件(Self-Light Emitting Element)。
例如，自发光元件可以包括具备有机发光层的有机发光二极管(Organic LightEmitting Diode)、具备量子点发光层的量子点发光二极管(Quantum dot LED)、具备无机半导体的无机发光二极管(Inorganic LED)以及超小型发光二极管(Micro LED)之中的一个，但是并不限于此。
非显示区域NDA可以是显示区域DA的外侧区域。非显示区域NDA可以被定义为显示面板100的主区域MA的边缘位置区域。非显示区域NDA可以包括向栅极线(图1中未图示，可参照图4)供给栅极信号的栅极驱动部(图1中未图示，可参照图4)以及连接显示驱动部200与显示区域DA的扇出线(图1中未图示，可参照图3)。
子区域SBA可以从主区域MA的一侧开始延伸。子区域SBA可以包括能够被弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)物质。例如，在子区域SBA被弯曲的情况下，子区域SBA可以在厚度方向(Z轴方向)上与主区域MA重叠。子区域SBA可以包括显示驱动部200以及与电路板300连接的焊盘部(图1中未图示，可参照图3)。选择性地，子区域SBA可以被省略，显示驱动部200和焊盘部可以配置在非显示区域NDA中。
显示驱动部200可以输出用于驱动显示面板100的信号和电压。显示驱动部200可以向数据线(图1中未图示，可参照图4)供给数据电压。显示驱动部200可以向电源线供给电源电压，向栅极驱动部供给栅极控制信号。显示驱动部200可以由集成电路(IntegratedCircuit，IC)形成，从而通过COG(Chip on Glass)方式、COP(Chip on Plastic)方式或超声接合方式被安装在显示面板100上。例如，显示驱动部200可以配置在子区域SBA中，通过子区域SBA的弯曲而与主区域MA在厚度方向(Z轴方向)上重叠。又例如，显示驱动部200可以被安装在电路板300上。
电路板300可以利用各向异性导电膜(Anisotropic Conductive Film，ACF)而附着于显示面板100的焊盘部上。电路板300的引线可以与显示面板100的焊盘部电连接。电路板300可以是如柔性印刷电路板(Flexible Printed Circuit Board)、印刷电路板(Printed Circuit Board)或覆晶薄膜(Chip on Film)这样的柔性膜(Flexible Film)。
触摸驱动部400可以被安装在电路板300上。触摸驱动部400可以与显示面板100的触摸感测部电连接。触摸驱动部400可以向触摸感测部的多个触摸电极供给触摸驱动信号，感测多个触摸电极之间的电容的变化量。例如，触摸驱动信号可以是具有预定的频率的脉冲信号。触摸驱动部400可以基于多个触摸电极之间的电容的变化量来计算出输入与否以及输入坐标。触摸驱动部400可以由集成电路(IC)形成。
电源供给部500可以配置在电路板300上，从而向显示驱动部200和显示面板100供给电源电压。电源供给部500可以生成驱动电压而将其供给至驱动电压线，生成公共电压来将其供给至在多个像素的发光元件中共用的公共电极。例如，驱动电压可以是用于驱动发光元件的高电位电压，公共电压可以是用于驱动发光元件的低电位电压。电源供给部500可以生成初始化电压来将其供给至初始化电压线，生成参考电压来供给至参考电压线，生成偏置电压来将其供给至偏置电压线。
图2是表示一实施例涉及的显示装置的剖视图。
参照图2，显示面板100可以包括显示部DU、触摸感测部TSU以及滤色器层CFL。显示部DU可以包括基板SUB、薄膜晶体管层TFTL、发光元件层EDL以及封装层TFEL。
基板SUB可以是基底基板或基底部件。基板SUB可以是能够被弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。例如，基板SUB可以包括如聚酰亚胺(PI)这样的高分子树脂，但是并不限于此。又例如，基板SUB可以包括玻璃材质或金属材质。
薄膜晶体管层TFTL可以配置在基板SUB上。薄膜晶体管层TFTL可以包括构成像素的像素电路的多个薄膜晶体管。薄膜晶体管层TFTL还可以包括栅极线、数据线、电源线、栅极控制线、连接显示驱动部200与数据线的扇出线以及连接显示驱动部200与焊盘部的引线。各个薄膜晶体管可以包括半导体区域、源电极、漏电极以及栅电极。例如，在栅极驱动部形成在显示面板100的非显示区域NDA的一侧的情况下，栅极驱动部可以包括薄膜晶体管。
薄膜晶体管层TFTL可以配置在显示区域DA、非显示区域NDA和子区域SBA中。薄膜晶体管层TFTL的各个像素的薄膜晶体管、栅极线、数据线和电源线可以配置在显示区域DA中。薄膜晶体管层TFTL的栅极控制线和扇出线可以配置在非显示区域NDA中。薄膜晶体管层TFTL的引线可以配置在子区域SBA中。
发光元件层EDL可以配置在薄膜晶体管层TFTL上。发光元件层EDL可以包括依次层叠像素电极、发光层及公共电极而发出光的多个发光元件以及定义像素的像素定义膜(可参照图9)。发光元件层EDL的多个发光元件可以配置在显示区域DA中。
例如，发光层可以是包括有机物质的有机发光层。发光层可以包括空穴传输层(Hole Transporting Layer)、有机发光层(Organic Light Emitting Layer)以及电子传输层(Electron Transporting Layer)。若像素电极通过薄膜晶体管层TFTL的薄膜晶体管而接收预定的电压且公共电极接收阴极电压，则空穴可以通过空穴传输层移动到有机发光层，电子可以通过电子传输层移动到有机发光层，空穴和电子可以在有机发光层中彼此结合而发光。例如，像素电极可以是阳极，公共电极可以是阴极，但是并不限于此。
又例如，多个发光元件可以包括具备量子点发光层的量子点发光二极管、具备无机半导体的无机发光二极管或超小型发光二极管。
封装层TFEL可以覆盖发光元件层EDL的上表面和侧面，可以保护发光元件层EDL。封装层TFEL可以包括用于封装发光元件层EDL的至少一个无机膜和至少一个有机膜。
触摸感测部TSU可以配置在封装层TFEL上。触摸感测部TSU可以包括用于通过电容方式感知使用者的触摸的多个触摸电极以及连接多个触摸电极与触摸驱动部400的多个触摸线。触摸感测部TSU的多个触摸电极可以配置在与显示区域DA重叠的触摸传感器区域中。触摸感测部TSU的多个触摸线可以配置在与非显示区域NDA重叠的触摸周边区域中。例如，触摸感测部TSU可以通过互电容(Mutual Capacitance)方式或自电容(Self-Capacitance)方式感测使用者的触摸。
又例如，触摸感测部TSU可以配置在设置于显示部DU上的单独的基板上。在该情况下，支承触摸感测部TSU的基板可以是封装显示部DU的基底部件。
滤色器层CFL可以配置在触摸感测部TSU上。滤色器层CFL可以包括与多个发光区域分别对应的多个滤色器。各个滤色器可以选择性地使特定波长的光透过，阻断或吸收其他波长的光。滤色器层CFL可以吸收从显示装置10的外部流入的光的一部分来降低因外光引起的反射光。因此，滤色器层CFL可以防止因外光反射引起的颜色失真。
滤色器层CFL可以直接配置在触摸感测部TSU上，从而显示装置10可以不需要为滤色器层CFL准备的单独的基板。因此，可以相对减小显示装置10的厚度。
显示面板100的子区域SBA可以从主区域MA的一侧开始延伸。子区域SBA可以包括能够被弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)物质。例如，在子区域SBA被弯曲的情况下，子区域SBA可以在厚度方向(Z轴方向)上与主区域MA重叠。子区域SBA可以包括与显示驱动部200及电路板300电连接的焊盘部。
图3是表示一实施例涉及的显示装置的显示部的平面图，图4是表示一实施例涉及的显示面板和显示驱动部的框图。
参照图3和图4，显示面板100可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括像素SP、驱动电压线VDDL、栅极线GL、发光控制线EML以及数据线DL。
多个像素SP分别可以与栅极线GL、数据线DL、发光控制线EML及驱动电压线VDDL连接。多个像素SP分别可以包括至少一个晶体管、发光元件以及电容器。
多个栅极线GL可以在X轴方向上延伸，在与X轴方向交叉的Y轴方向上可以被彼此间隔开。多个栅极线GL可以向多个像素SP依次供给栅极信号。
多个发光控制线EML可以在X轴方向上延伸，在Y轴方向上可以被彼此间隔开。多个发光控制线EML可以向多个像素SP依次供给发光信号。
多个数据线DL可以在Y轴方向上延伸，在X轴方向上可以被彼此间隔开。多个数据线DL可以向多个像素SP供给数据电压。数据电压可以决定多个像素SP各自的亮度。
多个驱动电压线VDDL可以在Y轴方向上延伸，在X轴方向上可以被彼此间隔开。多个驱动电压线VDDL可以向多个像素SP供给驱动电压。驱动电压可以是用于驱动像素SP的发光元件的高电位电压。
非显示区域NDA可以包围显示区域DA。非显示区域NDA可以包括栅极驱动部610、发光控制驱动部620、多个扇出线FL、第一栅极控制线GSL1以及第二栅极控制线GSL2。
多个扇出线FL可以从显示驱动部200开始延伸至显示区域DA。多个扇出线FL可以向多个数据线DL供给从显示驱动部200接收到的数据电压。
第一栅极控制线GSL1可以从显示驱动部200开始延伸至栅极驱动部610。第一栅极控制线GSL1可以向栅极驱动部610供给从显示驱动部200接收到的栅极控制信号GCS。
第二栅极控制线GSL2可以从显示驱动部200开始延伸至发光控制驱动部620。第二栅极控制线GSL2可以向发光控制驱动部620供给从显示驱动部200接收到的发光控制信号ECS。
子区域SBA可以从非显示区域NDA的一侧开始延伸。子区域SBA可以包括显示驱动部200和焊盘部DP。焊盘部DP可以被配置成比显示驱动部200更靠近子区域SBA的一侧边缘位置。焊盘部DP可以通过各向异性导电膜(ACF)而与电路板300电连接。
显示驱动部200可以包括时序控制部210和数据驱动部220。
时序控制部210可以从电路板300接收数字视频数据DATA和时序信号。时序控制部210可以基于时序信号生成数据控制信号DCS来控制数据驱动部220的工作时序，可以生成栅极控制信号GCS来控制栅极驱动部610的工作时序，可以生成发光控制信号ECS来控制发光控制驱动部620的工作时序。时序控制部210可以通过第一栅极控制线GSL1向栅极驱动部610供给栅极控制信号GCS。时序控制部210可以通过第二栅极控制线GSL2向发光控制驱动部620供给发光控制信号ECS。时序控制部210可以向数据驱动部220供给数字视频数据DATA和数据控制信号DCS。
数据驱动部220可以将数字视频数据DATA变换为模拟数据电压来通过扇出线FL将其供给至数据线DL。栅极驱动部610的栅极信号可以选择被供给数据电压的像素SP，选择出的像素SP可以通过数据线DL接收数据电压。
电源供给部500可以配置在电路板300上，从而向显示驱动部200和显示面板100供给电源电压。电源供给部500可以生成驱动电压来将其供给至驱动电压线VDDL，生成公共电压来将其供给至多个像素SP的发光元件共用的公共电极。电源供给部500可以生成初始化电压来将其供给至初始化电压线，生成参考电压来将其供给至参考电压线，生成偏置电压来将其供给至偏置电压线。
栅极驱动部610可以配置在显示区域DA的一侧的外侧或非显示区域NDA的一侧，发光控制驱动部620可以配置在显示区域DA的另一侧的外侧或非显示区域NDA的另一侧，但是并不限于此。又例如，栅极驱动部610和发光控制驱动部620可以配置在非显示区域NDA的一侧和另一侧之中的任一处。
栅极驱动部610可以包括基于栅极控制信号GCS生成栅极信号的多个晶体管。发光控制驱动部620可以包括基于发光控制信号ECS生成发光信号的多个晶体管。例如，栅极驱动部610的晶体管和发光控制驱动部620的晶体管可以形成在与各个像素SP的晶体管相同的层。栅极驱动部610可以向栅极线GL供给栅极信号，发光控制驱动部620可以向发光控制线EML供给发光信号。
图5是表示一实施例涉及的显示装置的像素和数据线的排列的图，图6是向图5所示的像素和控制晶体管供给的信号的波形图。
参照图5和图6，显示装置10还可以包括配置在扇出线FL和数据线DL之间的解复用部DMX。解复用部DMX可以将通过扇出线FL接收到的显示驱动部200的输出分开输出至第一数据线DL1和第二数据线DL2。例如，解复用部DMX可以将一个输入时分为两个输出，但是并不限于此。又例如，解复用部DMX可以利用高频时钟信号来将一个输入时分为三个以上的输出，时钟信号的频率越增加，扇出线FL的数量可以越减少。解复用部DMX可以包括第一控制晶体管CTR1和第二控制晶体管CTR2。
第一控制晶体管CTR1可以在第一期间t1内基于第一控制信号CLA而导通，从而将扇出线FL电连接到第一数据线DL1。第二控制晶体管CTR2可以在与第一期间t1紧接着的第二期间t2内基于第二控制信号CLB而导通，从而将扇出线FL电连接到第二数据线DL2。
因此，通过显示装置10包括第一控制晶体管CTR1和第二控制晶体管CTR2，从而可以驱动比扇出线FL的数量多两倍的数据线DL。显示装置10可以减少扇出线FL的数量来提高设计自由度并且降低费用。
扇出线FL可以包括第n扇出线FLn、第n+1扇出线FLn+1、第n+2扇出线FLn+2和第n+3扇出线FLn+3，其中n是正整数。
第n扇出线FLn可以电连接到第n个第一数据线DL1[n]和第n个第二数据线DL2[n]。第n+1扇出线FLn+1可以电连接到第n+1个第一数据线DL1[n+1]和第n+1个第二数据线DL2[n+1]。第n+2扇出线FLn+2可以电连接到第n+2个第一数据线DL1[n+2]和第n+2个第二数据线DL2[n+2]。第n+3扇出线FLn+3可以电连接到第n+3个第一数据线DL1[n+3]和第n+3个第二数据线DL2[n+3]。
第一数据线DL1可以电连接到第一像素电极PE1及第三像素电极PE3，第二数据线DL2可以电连接到第二像素电极PE2。第一数据线DL1可以在第一期间t1内被充电为第一数据电压Vdata1，第二数据线DL2可以在第二期间t2内被充电为第二数据电压Vdata2。第一数据线DL1和第二数据线DL2分别可以在第三期间t3内基于扫描写入信号GW来向像素电路供给数据电压。
多个第一像素电极PE1和多个第三像素电极PE3可以彼此交替地配置在同一行和同一列。多个第二像素电极PE2可以配置在配置有第一像素电极PE1和第三像素电极PE3的行之间的行且可以配置在配置有第一像素电极PE1和第三像素电极PE3的列之间的列。例如，第一像素电极PE1和第三像素电极PE3可以配置在第k行ROWk(k是正整数)和第k+2行ROWk+2，第二像素电极PE2可以配置在第k+1行ROWk+1和第k+3行ROWk+3。多个第一像素电极PE1和多个第三像素电极PE3可以交替地配置在第n个左侧列，多个第二像素电极PE2可以配置在第n个右侧列。多个第一像素电极PE1和多个第三像素电极PE3可以交替地配置在第n+1个左侧列，多个第二像素电极PE2可以配置在第n+1个右侧列。显示区域DA可以在每单位面积中包括一个第一像素电极PE1、两个第二像素电极PE2以及一个第三像素电极PE3，但是并不限于此。
多个第一数据线DL1可以被配置成彼此相邻，多个第二数据线DL2可以被配置成彼此相邻。第一数据线DL1和第二数据线DL2可以在其间夹着像素电路而彼此间隔开。例如，第n个第二数据线DL2[n]和第n+1个第二数据线DL2[n+1]可以被配置成彼此相邻。第n+1个第一数据线DL1[n+1]和第n+2个第一数据线DL1[n+2]可以被配置成彼此相邻。第n+2个第二数据线DL2[n+2]和第n+3个第二数据线DL2[n+3]可以被配置成彼此相邻。
第一数据线DL1可以向第一像素供给具有第一颜色的灰度值的第一数据电压Vdata1，向第三像素供给具有第三颜色的灰度值的第一数据电压Vdata1。第二数据线DL2可以向第二像素供给具有第二颜色的灰度值的第二数据电压Vdata2。在将第一数据线DL1和第二数据线DL2配置成彼此相邻的情况下，在第一数据线DL1与第二数据线DL2之间可能会形成寄生电容，在对第一数据线DL1和第二数据线DL2进行充电时可能会产生数据耦合。因此，通过显示装置10包括彼此间隔开来配置的第一数据线DL1和第二数据线DL2，从而在对第一数据线DL1和第二数据线DL2进行充电时可以防止产生数据耦合，可以防止因电压变化识别出亮度差的情况。例如，在图6的第一时间点tp1或第二时间点tp2，可以防止因第二数据电压Vdata2的充电而在第一数据电压Vdata1中产生数据耦合的情况。
图7是表示一实施例涉及的显示装置的数据线、像素电路区域和像素电极的平面图。
参照图7，显示装置10可以包括在显示区域DA中沿着多个行和列排列的多个像素SP。多个像素SP分别可以包括由像素定义膜(图9的PDL)定义的第一发光区域EA1至第三发光区域EA3，可以通过第一发光区域EA1至第三发光区域EA3射出具有预定峰值波长的光。第一发光区域EA1至第三发光区域EA3分别可以是使由显示装置10的发光元件生成的光射出到显示装置10的外部的区域。
第一发光区域EA1至第三发光区域EA3可以向显示装置10的外部射出具有预定峰值波长的光。第一发光区域EA1可以射出第一颜色的光，第二发光区域EA2可以射出第二颜色的光，第三发光区域EA3可以射出第三颜色的光。例如，第一颜色的光可以是具有约610nm至650nm范围的峰值波长的红色光，第二颜色的光可以是具有约510nm至550nm范围的峰值波长的绿色光，第三颜色的光可以是具有约440nm至480nm范围的峰值波长的蓝色光，但是并不限于此。
第一发光区域EA1和第三发光区域EA3可以交替地配置在第一方向DR1和第二方向DR2上。第三发光区域EA3可以在第一方向DR1或第二方向DR2上配置在第一发光区域EA1之间。第二发光区域EA2可以在第三方向DR3或第四方向DR4上与第一发光区域EA1或第三发光区域EA3相邻。第二发光区域EA2可以在第三方向DR3或第四方向DR4上配置在第一发光区域EA1之间。第二发光区域EA2可以在第三方向DR3或第四方向DR4上配置在第三发光区域EA3之间。第一发光区域EA1可以被第二发光区域EA2包围。第二发光区域EA2可以被第一发光区域EA1和第三发光区域EA3包围。第三发光区域EA3可以被第二发光区域EA2包围。例如，第三发光区域EA3的面积可以大于第一发光区域EA1的面积，第一发光区域EA1的面积可以大于第二发光区域EA2的面积，但是并不限于此。
第一发光区域EA1和第三发光区域EA3可以彼此交替地配置在同一行和同一列。第二发光区域EA2可以配置在配置有第一发光区域EA1和第三发光区域EA3的行之间的行且可以配置在配置有第一发光区域EA1和第三发光区域EA3的列之间的列。例如，第一发光区域EA1和第三发光区域EA3可以配置在第k行ROWk(k是正整数)和第k+2行ROWk+2，第二发光区域EA2可以配置在第k+1行ROWk+1和第k+3行ROWk+3。第一发光区域EA1和第三发光区域EA3可以交替地配置在第n个左侧列，第二发光区域EA2可以配置在第n个右侧列。第一发光区域EA1和第三发光区域EA3可以交替地配置在第n+1个左侧列，第二发光区域EA2可以配置在第n+1个右侧列。显示区域DA可以在每单位面积中包括一个第一发光区域EA1、两个第二发光区域EA2以及一个第三发光区域EA3，但是并不限于此。
像素SP可以包括配置在像素电路区域PCA中的像素电路(图8的PC)以及发光元件(图8的ED)。像素电路区域PCA可以包括第一像素电路区域PCA1至第三像素电路区域PCA3。第一像素电路区域PCA1可以包括第一像素电路，第二像素电路区域PCA2可以包括第二像素电路，第三像素电路区域PCA3可以包括第三像素电路。
第n个第二数据线DL2[n]和第n+1个第二数据线DL2[n+1]可以被配置成彼此相邻。第n+1个第一数据线DL1[n+1]和第n+2个第一数据线DL1[n+2]可以被配置成彼此相邻。第n+2个第二数据线DL2[n+2]和第n+3个第二数据线DL2[n+3]可以被配置成彼此相邻。第n+1个第二数据线DL2[n+1]和第n+2个第二数据线DL2[n+2]可以在其间夹着第n+1个第一数据线DL1[n+1]和第n+2个第一数据线DL1[n+2]而彼此间隔开。第一数据线DL1和第二数据线DL2可以在其间夹着第一像素电路和第二像素电路间隔开或者在其间夹着第二像素电路和第三像素电路而间隔开。
第一数据线DL1可以与第一像素电路区域PCA1重叠。第一数据线DL1的接触部可以从第一数据线DL1开始朝向第一方向DR1或第一方向DR1的相反方向突出，可以与第一像素电路电连接。配置在上部行的第一像素电路区域PCA1和第一数据线DL1的接触部可以在附图的外侧区域中重叠。因此，所有第一像素电路区域PCA1可以与第一数据线DL1的接触部重叠。第一数据线DL1可以向第一像素电路供给第一数据电压Vdata1。第一像素电路可以通过第一阳极连接电极ANE1而向第一像素电极PE1供给驱动电流，第一像素的发光元件可以通过第一发光区域EA1而射出第一颜色的光。
第二数据线DL2可以与第二像素电路区域PCA2重叠。第二数据线DL2的接触部可以从第二数据线DL2开始朝向第一方向DR1或第一方向DR1的相反方向突出，可以与第二像素电路电连接。配置在上部行的第二像素电路区域PCA2和第二数据线DL2的接触部可以在附图的外侧区域中重叠。因此，所有第二像素电路区域PCA2可以与第二数据线DL2的接触部重叠。第二数据线DL2可以向第二像素电路供给第二数据电压Vdata2。第二像素电路可以通过第二阳极连接电极ANE2向第二像素电极PE2供给驱动电流，第二像素的发光元件可以通过第二发光区域EA2射出第二颜色的光。
第一数据线DL1可以与第三像素电路区域PCA3重叠。第一数据线DL1的接触部可以从第一数据线DL1开始朝向第一方向DR1或第一方向DR1的相反方向突出，可以与第三像素电路电连接。配置在上部行的第三像素电路区域PCA3与第一数据线DL1的接触部可以在附图的外侧区域中重叠。因此，所有第三像素电路区域PCA3可以与第一数据线DL1的接触部重叠。第一数据线DL1可以向第三像素电路供给第一数据电压Vdata1。第三像素电路可以通过第三阳极连接电极ANE3向第三像素电极PE3供给驱动电流，第三像素的发光元件可以通过第三发光区域EA3射出第三颜色的光。
第一数据线DL1和第二数据线DL2可以与第一发光区域EA1及第三发光区域EA3重叠且不与第二发光区域EA2重叠。多个第一像素电极PE1之中的一部分第一像素电极PE1可以电连接到比与其大部分重叠的第二像素电路区域PCA2配置得远的第一像素电路区域PCA1的像素电路。与第二数据线DL2重叠的第一像素电极PE1可以大部分与第二像素电路区域PCA2重叠，可以电连接到比第二像素电路区域PCA2配置得远的第一像素电路区域PCA1的像素电路。例如，与第n+1个第二数据线DL2[n+1]重叠且配置在第k行ROWk的第一像素电极PE1可以与第n+1个第一数据线DL1[n+1]电连接。
多个第一像素电极PE1之中的另一部分第一像素电极PE1可以不与第二像素电路区域PCA2重叠。与第一数据线DL1重叠的第一像素电极PE1可以是一半以上与第一像素电路区域PCA1重叠，可以与相应第一像素电路区域PCA1的像素电路电连接。例如，与第n+2个第一数据线DL1[n+2]重叠的第一像素电极PE1可以与第n+2个第一数据线DL1[n+2]电连接。
多个第一像素电极PE1之中的一部分第一像素电极PE1可以从配置为相对远的像素电路接收驱动电流，多个第一像素电极PE1之中的另一部分第一像素电极PE1可以从与其重叠一半以上的像素电路接收驱动电流。多个第一像素电极PE1之中的一部分第一像素电极PE1可以电连接到未与其重叠的第一数据线DL1，多个第一像素电极PE1之中的另一部分第一像素电极PE1可以电连接到与其重叠的第一数据线DL1。因此，显示装置10可以将多个第一数据线DL1相邻地配置且将第一数据线DL1和第二数据线DL2间隔开来配置，从而防止在对第一数据线DL1和第二数据线DL2进行充电时产生的数据耦合。
第二像素电极PE2可以配置在第一数据线DL1与第二数据线DL2之间。第二像素电极PE2可以电连接到比与其重叠相当一部分的第二像素电路区域PCA2配置得远的第二像素电路区域PCA2的像素电路。例如，配置在第k+1行ROWk+1的第二像素电极PE2可以电连接到配置在与其重叠相当一部分的第二像素电路区域PCA2的上侧的第二像素电路区域PCA2的像素电路。配置在第n+1个第二数据线DL2[n+1]与第n+1个第一数据线DL1[n+1]之间的第二像素电极PE2可以与第n+1个第二数据线DL2[n+1]电连接，配置在第n+2个第一数据线DL1[n+2]与第n+2个第二数据线DL2[n+2]之间的第二像素电极PE2可以与第n+2个第二数据线DL2[n+2]电连接。第n+1个第二数据线DL2[n+1]和第n+2个第二数据线DL2[n+2]可以在其间夹着第n+1个第一数据线DL1[n+1]和第n+2个第一数据线DL1[n+2]而间隔开。
多个第三像素电极PE3之中的一部分第三像素电极PE3可以电连接到比与其大部分重叠的第二像素电路区域PCA2配置得远的第三像素电路区域PCA3的像素电路。与第二数据线DL2重叠的第三像素电极PE3可以大部分与第二像素电路区域PCA2重叠，可以电连接到比第二像素电路区域PCA2配置得远的第三像素电路区域PCA3的像素电路。例如，与第n+1个第二数据线DL2[n+1]重叠且配置在第k+2行ROWk+2的第三像素电极PE3可以与第n+1个第一数据线DL1[n+1]电连接。
多个第三像素电极PE3之中的另一部分第三像素电极PE3可以不与第二像素电路区域PCA2重叠。与第一数据线DL1重叠的第三像素电极PE3可以是一半以上与第三像素电路区域PCA3重叠，可以与相应第三像素电路区域PCA3的像素电路电连接。例如，与第n+2个第一数据线DL1[n+2]重叠的第三像素电极PE3可以与第n+2个第一数据线DL1[n+2]电连接。
多个第三像素电极PE3之中的一部分第三像素电极PE3可以从配置为相对远的像素电路接收驱动电流，多个第三像素电极PE3之中的另一部分第三像素电极PE3可以从与其重叠一半以上的像素电路接收驱动电流。多个第三像素电极PE3之中的一部分第三像素电极PE3可以电连接到不与其重叠的第一数据线DL1，多个第三像素电极PE3之中的另一部分第三像素电极PE3可以电连接到与其重叠的第一数据线DL1。因此，显示装置10可以将多个第一数据线DL1相邻地配置且将第一数据线DL1和第二数据线DL2间隔开来配置，从而防止在对第一数据线DL1和第二数据线DL2进行充电时产生的数据耦合。
图8是表示一实施例涉及的显示装置的像素的电路图。
参照图8，像素SP可以与第一栅极线GWL、第二栅极线GCL、第三栅极线GIL、第四栅极线GBL、发光控制线EML、数据线DL、驱动电压线VDDL、第一初始化电压线VIL1、第二初始化电压线VIL2、偏置电压线VBL及低电位线VSSL连接。
像素SP可以包括像素电路PC和发光元件ED。像素电路PC可以配置在图7的像素电路区域PCA中，但是像素电路PC的构成并不限于图8的实施例。例如，像素电路PC可以包括第一晶体管ST1至第八晶体管ST8以及第一电容器C1。又例如，像素电路PC可以省略至少一个晶体管或者追加至少一个晶体管来变更设计。
第一晶体管ST1可以控制供给至发光元件ED的驱动电流。第一晶体管ST1可以包括栅电极、第一电极以及第二电极。第一晶体管ST1中，栅电极可以与第三节点N3连接，第一电极可以与第一节点N1连接，第二电极可以与第二节点N2连接。例如，第一晶体管ST1的第一电极可以是源电极，第一晶体管ST1的第二电极可以是漏电极，但是并不限于此。
第一晶体管ST1可以根据施加到栅电极的数据电压而控制源极-漏极电流(以下，称为“驱动电流Isd”)。通过第一晶体管ST1的沟道流动的驱动电流Isd可以与第一晶体管ST1的源电极及栅电极间的电压Vsg和阈值电压Vth之差的平方成比例(Isd＝k×(Vsg–Vth)2)。在此，k表示根据第一晶体管ST1的结构和物理特性决定的比例系数，Vsg表示第一晶体管ST1的源极-栅极电压，Vth表示第一晶体管ST1的阈值电压。
发光元件ED可以接收驱动电流Isd而发光。发光元件ED的发光量或亮度可以与驱动电流Isd的大小成比例。发光元件ED可以包括第一电极、第二电极以及配置在第一电极与第二电极之间的发光层(图9的EL)。发光元件ED的第一电极可以与第四节点N4连接。发光元件ED的第一电极可以通过第四节点N4而连接到第六晶体管ST6的第二电极和第七晶体管ST7的第一电极。例如，发光元件ED的第一电极可以是阳极或像素电极(图9的PE)，第二电极可以是阴极或公共电极(图9的CAT)，但是并不限于此。
第二晶体管ST2可以根据第一栅极线GWL的第一栅极信号而导通，从而电连接数据线DL与作为第一晶体管ST1的第一电极的第一节点N1。在此，第一栅极信号可以是图6的扫描写入信号GW，但是并不限于此。第二晶体管ST2可以基于第一栅极信号而导通，从而将数据电压供给至第一节点N1。第二晶体管ST2中，栅电极可以与第一栅极线GWL连接，第一电极可以与数据线DL连接，第二电极可以与第一节点N1连接。第二晶体管ST2的第二电极可以通过第一节点N1而与第一晶体管ST1的第一电极、第五晶体管ST5的第二电极及第八晶体管ST8的第二电极连接。例如，第二晶体管ST2的第一电极可以是源电极，第二晶体管ST2的第二电极可以是漏电极，但是并不限于此。
第三晶体管ST3可以通过第二栅极线GCL的第二栅极信号而导通，从而电连接作为第一晶体管ST1的第二电极的第二节点N2与作为第一晶体管ST1的栅电极的第三节点N3。第三晶体管ST3中，栅电极可以与第二栅极线GCL连接，第一电极可以与第二节点N2连接，第二电极可以与第三节点N3连接。第三晶体管ST3的第一电极可以通过第二节点N2而与第一晶体管ST1的第二电极及第六晶体管ST6的第一电极连接。第三晶体管ST3的第二电极可以通过第三节点N3而与第一晶体管ST1的栅电极、第四晶体管ST4的第一电极及第一电容器C1的第一电容器电极连接。例如，第三晶体管ST3的第一电极可以是漏电极，第二电极可以是源电极，但是并不限于此。
第四晶体管ST4可以根据第三栅极线GIL的第三栅极信号而导通，从而电连接作为第一晶体管ST1的栅电极的第三节点N3和第一初始化电压线VIL1。第四晶体管ST4可以基于第三栅极信号而导通，从而将第一晶体管ST1的栅电极放电为第一初始化电压。第四晶体管ST4中，栅电极可以与第三栅极线GIL连接，第一电极可以与第三节点N3连接，第二电极可以与第一初始化电压线VIL1连接。第四晶体管ST4的第一电极可以通过第三节点N3而与第一晶体管ST1的栅电极、第三晶体管ST3的第二电极及第一电容器C1的第一电容器电极连接。例如，第四晶体管ST4的第一电极可以是漏电极，第四晶体管ST4的第二电极可以是源电极，但是并不限于此。
第五晶体管ST5可以根据发光控制线EML的发光信号而导通，从而电连接驱动电压线VDDL与作为第一晶体管ST1的第一电极的第一节点N1。第五晶体管ST5中，栅电极可以与发光控制线EML连接，第一电极可以与驱动电压线VDDL连接，第二电极可以与第一节点N1连接。第五晶体管ST5的第二电极可以通过第一节点N1而与第一晶体管ST1的第一电极、第二晶体管ST2的第二电极及第八晶体管ST8的第二电极连接。例如，第五晶体管ST5的第一电极可以是源电极，第五晶体管ST5的第二电极可以是漏电极，但是并不限于此。
第六晶体管ST6可以根据发光控制线EML的发光信号而导通，从而电连接作为第一晶体管ST1的第二电极的第二节点N2与作为发光元件ED的第一电极的第四节点N4。第六晶体管ST6中，栅电极可以与发光控制线EML连接，第一电极可以与第二节点N2连接，第二电极可以与第四节点N4连接。第六晶体管ST6的第一电极可以通过第二节点N2而与第一晶体管ST1的第二电极及第三晶体管ST3的第一电极连接。第六晶体管ST6的第二电极可以通过第四节点N4而与发光元件ED的第一电极及第七晶体管ST7的第一电极连接。例如，第六晶体管ST6的第一电极可以是源电极，第六晶体管ST6的第二电极可以是漏电极，但是并不限于此。
在第五晶体管ST5、第一晶体管ST1和第六晶体管ST6都导通的情况下，驱动电流Isd可以被供给至发光元件ED。
第七晶体管ST7可以根据第四栅极线GBL的第四栅极信号而导通，从而电连接第二初始化电压线VIL2与作为发光元件ED的第一电极的第四节点N4。第七晶体管ST7可以基于第四栅极信号而导通，从而将发光元件ED的第一电极放电为第二初始化电压。例如，分别供给到第一像素电路、第二像素电路和第三像素电路的第二初始化电压可以按像素彼此不同，但是并不限于此。第七晶体管ST7中，栅电极可以与第四栅极线GBL连接，第一电极可以与第四节点N4连接，第二电极可以与第二初始化电压线VIL2连接。第七晶体管ST7的第一电极可以通过第四节点N4而与发光元件ED的第一电极及第六晶体管ST6的第二电极连接。
第八晶体管ST8可以根据第四栅极线GBL的第四栅极信号而导通，从而电连接偏置电压线VBL和作为第一晶体管ST1的第一电极的第一节点N1。第八晶体管ST8可以基于第四栅极信号而导通，从而将偏置电压供给至第一节点N1。第八晶体管ST8中，栅电极可以与第四栅极线GBL连接，第一电极可以与偏置电压线VBL连接，第二电极可以与第一节点N1连接。第八晶体管ST8的第二电极可以通过第一节点N1而与第一晶体管ST1的第一电极、第二晶体管ST2的第二电极及第五晶体管ST5的第二电极连接。例如，第八晶体管ST8的第一电极可以是源电极，第二电极可以是漏电极，但是并不限于此。
第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6、第七晶体管ST7和第八晶体管ST8分别可以包括基于硅的半导体区域。例如，第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6、第七晶体管ST7和第八晶体管ST8分别可以包括由低温多晶硅(Low Temperature Polycrystalline Silicon；LTPS)形成的半导体区域。由低温多晶硅形成的半导体区域可以是电子移动度高且导通特性出色。因此，通过显示装置10包括导通特性出色的第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6、第七晶体管ST7以及第八晶体管ST8，从而可以稳定且有效地驱动多个像素SP。
第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6、第七晶体管ST7和第八晶体管ST8分别可以相当于p型晶体管。例如，第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6、第七晶体管ST7和第八晶体管ST8分别可以基于施加到栅电极的栅极低电压来将流入到第一电极的电流输出到第二电极。
第三晶体管ST3和第四晶体管ST4分别可以包括基于氧化物的半导体区域。例如，第三晶体管ST3和第四晶体管ST4分别可以具有在基于氧化物的半导体区域的上部配置了栅电极的共面(Coplanar)结构。具有共面结构的晶体管其漏电流(Leakage Current)特性出色且可以实现低频驱动，从而可以减少功耗。因此，通过显示装置10可以包括漏电流(Leakage Current)特性出色的第三晶体管ST3和第四晶体管ST4，从而可以防止漏电流在像素SP内部流动的情况，可以稳定地维持像素SP内部的电压。
第三晶体管ST3和第四晶体管ST4分别可以相当于n型晶体管。例如，第三晶体管ST3和第四晶体管ST4分别可以基于施加到栅电极的栅极高电压来将流入到第一电极的电流输出到第二电极。
第一电容器C1可以连接在作为第一晶体管ST1的栅电极的第三节点N3与驱动电压线VDDL之间。例如，第一电容器C1的第一电容器电极可以与第三节点N3连接，第一电容器C1的第二电容器电极可以与驱动电压线VDDL连接，从而可以维持驱动电压线VDDL与第一晶体管ST1的栅电极之间的电位差。
图9是表示图8的像素的剖视图。
参照图9，第一晶体管ST1可以包括半导体区域ACT1、栅电极GE1、第一电极SE1以及第二电极DE1。第一晶体管ST1的半导体区域ACT1、第一电极SE1和第二电极DE1可以配置在第一有源层ACTL1，第一晶体管ST1的栅电极GE1可以配置在第一栅极层GTL1。第一晶体管ST1的栅电极GE1可以是第一栅极层GTL1的第一电容器电极CPE1的一部分，可以与第一晶体管ST1的半导体区域ACT1重叠。例如，第一晶体管ST1的半导体区域ACT1可以包括低温多晶硅(LTPS)。
第一晶体管ST1的栅电极GE1可以通过第一源极金属层SDL1的第二连接电极CE2而与第三晶体管ST3的第二电极SE3电连接。第一晶体管ST1的第一电极SE1可以与第二晶体管ST2的第二电极DE2形成为一体。第一晶体管ST1的第二电极DE1可以通过第一源极金属层SDL1的第三连接电极CE3而与配置在第二有源层ACTL2的第三晶体管ST3的第一电极DE3电连接。
第二晶体管ST2可以包括半导体区域ACT2、栅电极GE2、第一电极SE2以及第二电极DE2。第二晶体管ST2的半导体区域ACT2、第一电极SE2和第二电极DE2可以配置在第一有源层ACTL1，第二晶体管ST2的栅电极GE2可以配置在第一栅极层GTL1。第二晶体管ST2的栅电极GE2可以与第二晶体管ST2的半导体区域ACT2重叠。例如，第二晶体管ST2的半导体区域ACT2可以包括低温多晶硅(LTPS)。第二晶体管ST2的第一电极SE2可以通过第一源极金属层SDL1的第一连接电极CE1而与第二源极金属层SDL2的数据线DL电连接。
第三晶体管ST3可以包括半导体区域ACT3、栅电极GE3、第一电极DE3以及第二电极SE3。第三晶体管ST3的半导体区域ACT3、第一电极DE3和第二电极SE3可以配置在第二有源层ACTL2，第三晶体管ST3的栅电极GE3可以配置在第三栅极层GTL3。第三晶体管ST3的栅电极GE3可以与第三晶体管ST3的半导体区域ACT3重叠。例如，第三晶体管ST3的半导体区域ACT3可以包括氧化物。
第三晶体管ST3的第一电极DE3可以通过第一源极金属层SDL1的第三连接电极CE3而与配置在第一有源层ACTL1的第一晶体管ST1的第二电极DE1电连接。第三晶体管ST3的第二电极SE3可以通过第二连接电极CE2而与第一晶体管ST1的栅电极GE1电连接。
第一电容器C1可以包括第一电容器电极CPE1和第二电容器电极CPE2。第一电容器电极CPE1和第二电容器电极CPE2可以彼此重叠。第一电容器C1的第一电容器电极CPE1可以配置在第一栅极层GTL1，第二电容器电极CPE2可以配置在第二栅极层GTL2。第一电容器C1的第一电容器电极CPE1可以包括第一晶体管ST1的栅电极GE1，第二电容器电极CPE2可以与驱动电压线VDDL电连接。
参照图2和图9，显示面板100可以包括基板SUB、薄膜晶体管层TFTL、发光元件层EDL以及封装层TFEL。
基板SUB可以是基底基板或基底部件。基板SUB可以是能够被弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。例如，基板SUB可以包括如聚酰亚胺(PI)这样的高分子树脂，但是并不限于此。又例如，基板SUB可以包括玻璃材质或金属材质。
薄膜晶体管层TFTL可以包括第一金属层BML1、缓冲层BF、第一有源层ACTL1、第一栅极绝缘层GI1、第一栅极层GTL1、第二栅极绝缘层GI2、第二栅极层GTL2、第一层间绝缘层ILD1、第二有源层ACTL2、第三栅极绝缘层GI3、第三栅极层GTL3、第二层间绝缘层ILD2、第一源极金属层SDL1、第三层间绝缘层ILD3、第二源极金属层SDL2、保护层PAS以及平坦化层OC。
第一金属层BML1可以配置在基板SUB上。第一金属层BML1可以与第一晶体管ST1的半导体区域ACT1重叠。例如，第一金属层BML1可以包括遮光物质。第一金属层BML1可以配置在第一晶体管ST1的下部，从而阻断入射到第一晶体管ST1的光。
缓冲层BF可以配置在第一金属层BML1上。例如，缓冲层BF可以包括能够防止空气或水分的渗透的无机膜。例如，缓冲层BF可以包括交替地层叠的多个无机膜。
第一有源层ACTL1可以配置在缓冲层BF上。第一有源层ACTL1可以包括基于硅的物质。例如，第一有源层ACTL1可以由低温多晶硅(LTPS)形成。第一有源层ACTL1可以包括第一晶体管ST1的半导体区域ACT1、第一电极SE1及第二电极DE1以及第二晶体管ST2的半导体区域ACT2、第一电极SE2及第二电极DE2。
第一栅极绝缘层GI1可以配置在第一有源层ACTL1上。第一栅极绝缘层GI1可以使第一有源层ACTL1与第一栅极层GTL1绝缘。
第一栅极层GTL1可以配置在第一栅极绝缘层GI1上。第一栅极层GTL1可以包括第一晶体管ST1的栅电极GE1、第二晶体管ST2的栅电极GE2以及第一电容器电极CPE1。
第二栅极绝缘层GI2可以配置在第一栅极层GTL1上。第二栅极绝缘层GI2可以使第一栅极层GTL1与第二栅极层GTL2绝缘。
第二栅极层GTL2可以配置在第二栅极绝缘层GI2上。第二栅极层GTL2可以包括第二电容器电极CPE2和第二金属层BML2。第二金属层BML2可以与第三晶体管ST3的半导体区域ACT3重叠。第二金属层BML2可以包括遮光物质。第二金属层BML2可以配置在第三晶体管ST3的下部，从而阻断入射到第三晶体管ST3的光。
第一层间绝缘层ILD1可以配置在第二栅极层GTL2上。第一层间绝缘层ILD1可以使第二栅极层GTL2与第二有源层ACTL2绝缘。
第二有源层ACTL2可以配置在第一层间绝缘层ILD1上。第二有源层ACTL2可以包括基于氧化物的物质。第二有源层ACTL2可以包括第三晶体管ST3的半导体区域ACT3、第一电极DE3以及第二电极SE3。
第三栅极绝缘层GI3可以配置在第二有源层ACTL2上。第三栅极绝缘层GI3可以使第二有源层ACTL2与第三栅极层GTL3绝缘。
第三栅极层GTL3可以配置在第三栅极绝缘层GI3上。第三栅极层GTL3可以包括第三晶体管ST3的栅电极GE3。
第二层间绝缘层ILD2可以配置在第三栅极层GTL3上。第二层间绝缘层ILD2可以使第三栅极层GTL3与第一源极金属层SDL1绝缘。
第一源极金属层SDL1可以配置在第二层间绝缘层ILD2上。第一源极金属层SDL1可以包括第一连接电极CE1、第二连接电极CE2以及第三连接电极CE3。
第三层间绝缘层ILD3可以配置在第一源极金属层SDL1上。第三层间绝缘层ILD3可以使第一源极金属层SDL1与第二源极金属层SDL2绝缘。
第二源极金属层SDL2可以配置在第三层间绝缘层ILD3上。第二源极金属层SDL2可以包括数据线DL和阳极连接电极ANE。数据线DL可以是图7所示的第一数据线DL1和第二数据线DL2之中的一个，但是并不限于此。阳极连接电极ANE可以将从像素电路PC接收的驱动电流供给至发光元件ED。阳极连接电极ANE可以是图7所示的第一阳极连接电极ANE1至第三阳极连接电极ANE3之中的一个，但是并不限于此。
保护层PAS可以配置在第二源极金属层SDL2上。保护层PAS可以保护像素SP的像素电路PC。
平坦化层OC可以配置在保护层PAS上。平坦化层OC可以平坦化薄膜晶体管层TFTL的上端。平坦化层OC可以包括如聚酰亚胺(PI)这样的有机绝缘物质。
发光元件层EDL可以包括像素定义膜PDL和发光元件ED。像素定义膜PDL可以配置在平坦化层OC上。像素定义膜PDL可以定义多个发光区域EA。像素定义膜PDL可以包括如聚酰亚胺(PI)这样的有机绝缘物质。发光区域EA可以是图7所示的第一发光区域EA1至第三发光区域EA3之中的一个，但是并不限于此。
发光元件ED可以包括像素电极PE、发光层EL以及公共电极CAT。像素电极PE可以配置在平坦化层OC上。像素电极PE可以与由像素定义膜PDL定义的多个发光区域EA之中的一个重叠。像素电极PE可以从像素电路PC接收驱动电流。像素电极PE可以是图7所示的第一像素电极PE1至第三像素电极PE3之中的一个，但是并不限于此。
发光层EL可以配置在像素电极PE上。例如，发光层EL可以是由有机物质形成的有机发光层EL，但是并不限于此。在发光层EL相当于有机发光层EL的情况下，若像素电路PC向像素电极PE施加预定的电压且公共电极CAT接收公共电压或阴极电压，则空穴和电子分别可以通过空穴传输层和电子传输层而移动到有机发光层EL，空穴和电子可以在有机发光层EL中彼此结合而射出光。
公共电极CAT可以配置在发光层EL上。例如，公共电极CAT可以被实现为不按多个像素SP区分而是在所有像素SP中共用的电极形态。公共电极CAT可以在多个发光区域EA中配置在发光层EL上，在除了多个发光区域EA以外的区域中配置在像素定义膜PDL上。
封装层TFEL可以配置在公共电极CAT上，从而覆盖多个发光元件ED。封装层TFEL可以包括至少一个无机膜，从而防止氧或水分渗透至多个发光元件ED。封装层TFEL可以包括至少一个有机膜，从而保护多个发光元件ED免受如灰尘这样的异物质的影响。
图10是表示其他实施例涉及的显示装置的像素的电路图。图10的像素在图8的像素中去除了第八晶体管ST8，简化说明或省略与前述的构成相同的构成。
参照图10，像素SP可以与第一栅极线GWL、第二栅极线GCL、第三栅极线GIL、第四栅极线GBL、发光控制线EML、数据线DL、驱动电压线VDDL、第一初始化电压线VIL1、第二初始化电压线VIL2及低电位线VSSL连接。
像素SP可以包括像素电路PC和发光元件ED。像素电路PC可以配置在图7的像素电路区域PCA中，但是像素电路PC的构成并不限于图10的实施例。例如，像素电路PC可以包括第一晶体管ST1至第七晶体管ST7以及第一电容器C1。
图10的第一晶体管ST1至第七晶体管ST7及第一电容器C1的构成和连接关系与图8的第一晶体管ST1至第七晶体管ST7及第一电容器C1的构成和连接关系实质上可以相同。
第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6和第七晶体管ST7分别可以包括基于硅的半导体区域。例如，第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6和第七晶体管ST7分别可以包括由低温多晶硅(Low TemperaturePolycrystalline Silicon；LTPS)形成的半导体区域。由低温多晶硅形成的半导体区域可以是电子移动度高且导通特性出色。因此，通过显示装置10包括导通特性出色的第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6以及第七晶体管ST7，从而可以稳定且有效地驱动多个像素SP。
第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6和第七晶体管ST7分别可以相当于p型晶体管。例如，第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6和第七晶体管ST7分别可以基于施加到栅电极的栅极低电压来将流入到第一电极的电流输出到第二电极。
第三晶体管ST3和第四晶体管ST4分别可以包括基于氧化物的半导体区域。例如，第三晶体管ST3和第四晶体管ST4分别可以具有在基于氧化物的半导体区域的上部配置了栅电极的共面(Coplanar)结构，具有共面结构的晶体管可以是漏电流(Leakage Current)特性出色且可以实现低频驱动，从而可以减少功耗。因此，显示装置10包括漏电流(LeakageCurrent)特性出色的第三晶体管ST3和第四晶体管ST4，从而可以防止漏电流在像素SP内部流动的情况，可以稳定地维持像素SP内部的电压。
第三晶体管ST3和第四晶体管ST4分别可以相当于n型晶体管。例如，第三晶体管ST3和第四晶体管ST4分别可以基于施加到栅电极的栅极高电压来将流入到第一电极的电流输出到第二电极。
图11是表示又一实施例涉及的显示装置的像素的电路图。图11的像素在图10的像素中变更了第三晶体管ST3和第四晶体管ST4的构成，简化说明或省略与前述的构成相同的构成。
参照图11，像素SP可以与第一栅极线GWL、第二栅极线GCL、第三栅极线GIL、第四栅极线GBL、发光控制线EML、数据线DL、驱动电压线VDDL、第一初始化电压线VIL1、第二初始化电压线VIL2及低电位线VSSL连接。
像素SP可以包括像素电路PC和发光元件ED。像素电路PC可以配置在图7的像素电路区域PCA中，但是像素电路PC的构成并不限于图11的实施例。例如，像素电路PC可以包括第一晶体管ST1至第七晶体管ST7以及第一电容器C1。
图11的第一晶体管ST1、第二晶体管ST2、第五晶体管ST5至第七晶体管ST7和第一电容器C1的构成及连接关系与图8的第一晶体管ST1、第二晶体管ST2、第五晶体管ST5至第七晶体管ST7和第一电容器C1的构成及连接关系可以实质上相同。
第三晶体管ST3可以根据第二栅极线GCL的第二栅极信号而导通，从而电连接作为第一晶体管ST1的第二电极的第二节点N2与作为第一晶体管ST1的栅电极的第三节点N3。第三晶体管ST3中，栅电极可以与第二栅极线GCL连接，第一电极可以与第二节点N2连接，第二电极可以与第三节点N3连接。第三晶体管ST3的第一电极可以通过第二节点N2而与第一晶体管ST1的第二电极及第六晶体管ST6的第一电极连接。第三晶体管ST3的第二电极可以通过第三节点N3而与第一晶体管ST1的栅电极、第四晶体管ST4的第一电极及第一电容器C1的第一电容器电极连接。例如，第三晶体管ST3的第一电极可以是源电极，第三晶体管ST3的第二电极可以是漏电极，但是并不限于此。
第四晶体管ST4可以根据第三栅极线GIL的第三栅极信号而导通，从而电连接作为第一晶体管ST1的栅电极的第三节点N3和第一初始化电压线VIL1。第四晶体管ST4可以基于第三栅极信号而导通，从而可以将第一晶体管ST1的栅电极放电为第一初始化电压。第四晶体管ST4中，栅电极可以与第三栅极线GIL连接，第一电极可以与第三节点N3连接，第二电极可以与第一初始化电压线VIL1连接。第四晶体管ST4的第一电极可以通过第三节点N3而与第一晶体管ST1的栅电极、第三晶体管ST3的第二电极及第一电容器C1的第一电容器电极连接。例如，第四晶体管ST4的第一电极可以是源电极，第四晶体管ST4的第二电极可以是漏电极，但是并不限于此。
第一晶体管ST1至第七晶体管ST7分别可以包括基于硅的半导体区域。例如，第一晶体管ST1至第七晶体管ST7分别可以包括由低温多晶硅(Low TemperaturePolycrystalline Silicon；LTPS)形成的半导体区域。由低温多晶硅形成的半导体区域可以是电子移动度高且导通特性出色。因此，通过显示装置10包括导通特性出色的第一晶体管ST1至第七晶体管ST7，从而可以稳定且有效地驱动多个像素SP。
第一晶体管ST1至第七晶体管ST7分别可以相当于p型晶体管。例如，第一晶体管ST1至第七晶体管ST7分别可以基于施加到栅电极的栅极低电压来将流入到第一电极的电流输出到第二电极。
以上，参照附图说明了本发明的实施例，但是本领域技术人员应当能够理解在不变更本发明的技术思想或必要特征的情况下可以以其他具体形态实施。因此，应当理解以上记载的实施例在所有方面都是例示性的，并不是限定性的。

Claims (20)

1.一种显示装置，包括：
多个第一发光区域、多个第二发光区域和多个第三发光区域，射出彼此不同颜色的光；
多个第一像素电极、多个第二像素电极和多个第三像素电极，分别与所述多个第一发光区域、所述多个第二发光区域及所述多个第三发光区域重叠；
多个第一数据线，与所述多个第一发光区域之中的一部分重叠，与所述第一像素电极电连接，被配置成一部分彼此相邻；
多个第二数据线，与所述多个第一发光区域之中的另一部分重叠，与所述第二像素电极电连接，被配置成一部分彼此相邻，与所述多个第一数据线间隔开；以及
解复用部，将从一个扇出线接收到的输入分开输出至所述第一数据线和所述第二数据线。
2.根据权利要求1所述的显示装置，其中，
相邻的所述多个第一数据线之中的一部分电连接到与所述第二数据线重叠的所述第一像素电极，
相邻的所述多个第一数据线之中的另一部分电连接与相应第一数据线重叠的所述第一像素电极。
3.根据权利要求1所述的显示装置，其中，
所述多个第一数据线与所述多个第三发光区域之中的一部分重叠而与所述第三像素电极电连接，
所述多个第二数据线与所述多个第三发光区域之中的另一部分重叠。
4.根据权利要求3所述的显示装置，其中，
相邻的所述多个第一数据线之中的一部分电连接到与所述第二数据线重叠的所述第三像素电极，
相邻的所述多个第一数据线之中的另一部分电连接到与相应第一数据线重叠的所述第三像素电极。
5.根据权利要求1所述的显示装置，其中，
所述第一数据线和所述第二数据线在其间夹着所述第二发光区域而彼此间隔开。
6.根据权利要求1所述的显示装置，还包括：
第一像素电路、第二像素电路和第三像素电路，分别向所述第一像素电极、所述第二像素电极及所述第三像素电极供给驱动电流，
所述第一数据线与所述第一像素电路及所述第三像素电路重叠，
所述第二数据线与所述第二像素电路重叠。
7.根据权利要求6所述的显示装置，其中，
所述第一数据线和所述第二数据线在其间夹着所述第一像素电路和所述第二像素电路而彼此间隔开或者在其间夹着所述第三像素电路和所述第二像素电路而彼此间隔开。
8.根据权利要求6所述的显示装置，其中，
所述第一像素电路、所述第二像素电路和所述第三像素电路分别包括：
第一晶体管，控制分别供给至所述第一像素电极至所述第三像素电极的驱动电流；
第二晶体管，向所述第一晶体管的栅电极供给数据电压；
第三晶体管，连接在所述第一晶体管的所述栅电极与所述第一晶体管的源电极之间；以及
第四晶体管，将所述第一晶体管的所述栅电极放电为第一初始化电压。
9.根据权利要求8所述的显示装置，其中，
所述第一晶体管和所述第二晶体管分别包括由低温多晶硅形成的半导体区域，所述第三晶体管和所述第四晶体管分别包括基于氧化物的半导体区域。
10.根据权利要求1所述的显示装置，其中，
所述多个第一发光区域和所述多个第三发光区域交替地配置在第一方向以及与所述第一方向垂直的第二方向上，
所述第二发光区域在所述第一方向与所述第二方向之间的第三方向上与所述第一发光区域或所述第三发光区域间隔开。
11.根据权利要求1所述的显示装置，其中，
所述多个第一发光区域和所述多个第三发光区域彼此交替地配置在同一行和同一列，
所述多个第二发光区域配置在配置有所述多个第一发光区域和所述多个第三发光区域的多个行之间的行且配置在配置有所述多个第一发光区域和所述多个第三发光区域的多个列之间的列。
12.一种显示装置，包括：
多个第一发光区域、多个第二发光区域和多个第三发光区域，射出彼此不同颜色的光；
多个第一像素电极、多个第二像素电极和多个第三像素电极，分别与所述多个第一发光区域、所述多个第二发光区域及所述多个第三发光区域重叠；
第n扇出线、第n+1扇出线和第n+2扇出线，供给数据电压，其中，n是正整数；
第n个第一数据线和第n个第二数据线，与所述第n扇出线电连接；
第n+1个第一数据线和第n+1个第二数据线，与所述第n+1扇出线电连接；以及
第n+2个第一数据线和第n+2个第二数据线，与所述第n+2扇出线电连接，
所述第n个第二数据线和所述第n+1个第二数据线被配置成彼此相邻，
所述第n+1个第一数据线和所述第n+2个第一数据线被配置成彼此相邻，从而与所述第n个第二数据线及所述第n+1个第二数据线间隔开。
13.根据权利要求12所述的显示装置，其中，
所述第n+1个第一数据线和所述第n+2个第一数据线与所述多个第一发光区域之中的一部分重叠，
所述第n个第二数据线和所述第n+1个第二数据线与所述多个第一发光区域之中的另一部分重叠。
14.根据权利要求12所述的显示装置，其中，
所述第n+1个第一数据线和所述第n+2个第一数据线与所述多个第三发光区域之中的一部分重叠，
所述第n个第二数据线和所述第n+1个第二数据线与所述多个第三发光区域之中的另一部分重叠。
15.根据权利要求12所述的显示装置，其中，
所述第n+1个第二数据线和所述第n+1个第一数据线在其间夹着所述第二发光区域而彼此间隔开。
16.根据权利要求12所述的显示装置，其中，
所述第n+1个第一数据线电连接到与所述第n个第二数据线及所述第n+1个第二数据线重叠的第一像素电极，
所述第n+2个第一数据线电连接与所述第n+1个第一数据线及所述第n+2个第一数据线重叠的第一像素电极。
17.根据权利要求12所述的显示装置，还包括：
第一像素电路、第二像素电路和第三像素电路，向所述第一像素电极、所述第二像素电极和所述第三像素电极分别供给驱动电流，
所述第n个第一数据线、所述第n+1个第一数据线和所述第n+2个第一数据线分别与所述第一像素电路及所述第三像素电路重叠，
所述第n个第二数据线、所述第n+1个第二数据线和所述第n+2个第二数据线分别与所述第二像素电路重叠。
18.根据权利要求17所述的显示装置，其中，
所述第n+1个第二数据线和所述第n+1个第一数据线在其间夹着所述第一像素电路和所述第二像素电路而彼此间隔开或者在其间夹着所述第三像素电路和所述第二像素电路而彼此间隔开。
19.一种显示装置，包括：
多个第一发光区域和多个第二发光区域，射出彼此不同颜色的光；
多个第一像素电极和多个第二像素电极，分别与所述多个第一发光区域及所述多个第二发光区域重叠；
多个第一数据线，与所述第一像素电极电连接，被配置成一部分彼此相邻；
多个第二数据线，与所述第二像素电极电连接，被配置成一部分彼此相邻，与所述多个第一数据线间隔开；以及
多个第一像素电路和多个第二像素电路，向多个所述第一像素电极和所述多个第二像素电极分别供给驱动电流，
所述第一像素电路和所述第二像素电路分别包括：
第一晶体管，控制分别向所述第一像素电极和所述第二像素电极供给的驱动电流；
第二晶体管，向所述第一晶体管的栅电极供给数据电压；
第三晶体管，连接在所述第一晶体管的所述栅电极与所述第一晶体管的源电极之间；以及
第四晶体管，将所述第一晶体管的所述栅电极放电为第一初始化电压。
20.根据权利要求19所述的显示装置，其中，
所述第一晶体管和所述第二晶体管分别包括由低温多晶硅形成的半导体区域，所述第三晶体管和所述第四晶体管分别包括基于氧化物的半导体区域。
CN202311236747.2A 2022-10-11 2023-09-25 显示装置 Pending CN117881239A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0130098 2022-10-11
KR10-2023-0069481 2023-05-30
KR1020230069481A KR20240051015A (ko) 2022-10-11 2023-05-30 표시 장치

Publications (1)

Publication Number Publication Date
CN117881239A true CN117881239A (zh) 2024-04-12

Family

ID=90583573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311236747.2A Pending CN117881239A (zh) 2022-10-11 2023-09-25 显示装置

Country Status (1)

Country Link
CN (1) CN117881239A (zh)

Similar Documents

Publication Publication Date Title
US11568769B2 (en) Display device
CN113345377A (zh) 显示装置
US11943981B2 (en) Display substrate and display apparatus
KR20220097824A (ko) 표시 장치
TWI829365B (zh) 顯示裝置、電源供應裝置以及像素
EP3826060A1 (en) Display device
WO2020066787A1 (ja) 表示装置およびその製造方法
CN116403526A (zh) 显示面板和显示设备
CN116249398A (zh) 发光显示装置及其制造方法
CN117881239A (zh) 显示装置
KR20240051015A (ko) 표시 장치
US20240119900A1 (en) Display device
CN220087855U (zh) 显示装置
US20240274081A1 (en) Display device
US20240122020A1 (en) Display device
CN221304691U (zh) 显示装置
CN219288078U (zh) 显示装置
CN221329488U (zh) 显示装置
KR20240126903A (ko) 표시 장치
EP4354418A1 (en) Display device
CN117858555A (zh) 显示装置
CN117877404A (zh) 显示装置
KR20240051000A (ko) 표시 장치
KR20240017302A (ko) 표시 장치
CN117631852A (zh) 触摸检测模块及包括触摸检测模块的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication