CN117546128A - 驱动电路、主动笔和触控芯片 - Google Patents

Abstract

本申请提供一种驱动电路、主动笔和触控芯片，能够在不增加功耗的情况下提升驱动电路输出的信号幅度。所述驱动电路用于向电容性的负载提供驱动电压，包括第一电压产生电路、至少一个储能元件和开关电路，所述第一电压产生电路和所述至少一个储能元件通过所述开关电路与所述负载连接，所述第一电压产生电路用于输出第一电源电压；所述开关电路用于，在第一时段控制所述第一电压产生电路对所述负载充电至所述负载的电压为第一电源电压，在第二时段控制所述负载依次向所述至少一个储能元件放电，在第三时段控制所述负载对地放电，以及在第四时段控制所述至少一个储能元件依次向所述负载充电，以使所述负载的电压在不同时段之间呈阶梯式地上升和下降。

Description

驱动电路、主动笔和触控芯片

本申请要求于2022年11月7日提交中国专利局、申请号为202211386986.1、名称为“触控驱动电路和触控驱动方法”的中国申请的优先权，以及于2023年2月8日提交中国专利局、申请号为PCT/CN2023/074918、名称为“驱动电路、触控驱动装置和电子设备”的PCT申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请实施例涉及电路领域，并且更具体地，涉及一种驱动电路、主动笔和触控芯片。

背景技术

随着电容屏和主动笔的普及，电容式主动笔的应用也变得越来越广泛。通常，主动笔的笔尖电极可以向触控面板输出高压的方波驱动信号，触控面板的触控芯片根据该驱动信号，能够确定笔尖的坐标信息，其中，笔尖电极输出的电压的幅度越高，触控系统检测的灵敏度更高且更精确，但是这也增加了主动笔的功耗，极大地限制了这种方式在便携式主动笔等低功耗场景中的应用。为此，如何在不增加功耗的情况下提升主动笔的笔尖电极输出的信号幅度，成为需要解决的问题。

发明内容

本申请实施例提供一种驱动电路、主动笔和触控芯片，能够在不增加功耗的情况下提升驱动电路输出的信号幅度。

第一方面，提供一种驱动电路，用于向电容性的负载提供驱动电压，所述驱动电路包括第一电压产生电路、至少一个储能元件和开关电路，所述第一电压产生电路和所述至少一个储能元件通过所述开关电路与所述负载连接，所述第一电压产生电路用于输出第一电源电压；所述开关电路用于，在第一时段控制所述第一电压产生电路对所述负载充电至所述负载的电压为第一电源电压，在第二时段控制所述负载依次向所述至少一个储能元件放电，在第三时段控制所述负载对地放电，以及在第四时段控制所述至少一个储能元件依次向所述负载充电，以使所述负载的电压在不同时段之间呈阶梯式地上升和下降。

本申请实施例中，通过在驱动电路中设置第一电压产生电路和至少一个储能元件，依次对负载进行充电或放电，使得每次充电或者放电后负载的电压呈现阶梯式的变化，相比于驱动电路直接输出方波信号的情况，电压阶梯式地升高或者降低能够有效地降低电源功耗，在不增加功耗的情况下提升驱动电路输出的信号幅度。

在一些可能的实现方式中，所述驱动电路还包括第二电压产生电路，所述第二电压产生电路与所述至少一个储能元件中的第一储能元件并联，所述第二电压产生电路用于输出第二电源电压，所述第二电源电压小于所述第一电源电压；其中，所述第二时段中所述负载向所述第一储能元件放电至所述负载的电压为所述第二电源电压，所述第四时段中所述第一储能元件对所述负载充电至所述负载的电压为所述第二电源电压。

该实施例中，通过在驱动电路中设置与第一储能元件并联的第二电压产生电路，第二电压产生电路用于输出第二电源电压，该第二电压产生电路能够在第一储能元件与负载之间进行电荷传输时将负载的电压维持在第二电源电压，从而有效地调整各个阶梯平台对应的电压值。

例如，所述第二电源电压可以设置为所述第一电源电压的一半。

在一些可能的实现方式中，所述至少一个储能元件还包括第二储能元件，所述开关电路具体用于在所述第二时段控制所述负载依次向所述第一储能元件和所述第二储能元件放电，以及在所述第四时段控制所述第二储能元件和所述第一储能元件依次向所述负载充电；其中，所述第二时段中所述负载向所述第二储能元件放电至所述负载的电压为所述第二电源电压的一半，所述第四时段所述第二储能元件对所述负载充电至所述负载的电压为所述第二电源电压的一半。

该实施例中，驱动电路中包括分别与负载连接的第一电压产生电路、第一储能元件、第二储能元件、以及地电压，从而形成对应的四个支路，四个支路循环往复地导通，从而可以得到电压上升阶段和电压下降阶段均具有四个阶梯平台的驱动电压，其中四个阶梯平台对应的电压分别为第一电源电压、第二电源电压、第二电源电压的一半、以及地电压。

在一些可能的实现方式中，所述开关电路包括第一开关单元、第二开关单元、第三开关单元和第四开关单元，所述第一开关单元连接在所述第一电压产生电路与所述负载之间，所述第二开关单元连接在所述第一储能元件与所述负载之间，所述第三开关单元连接在所述第二储能元件与所述负载之间，所述第四开关单元连接在所述负载与地之间；所述第一开关单元用于在所述第一时段闭合，以使所述第一电压产生电路对所述负载充电至所述负载的电压为第一电源电压，所述第二开关单元用于在所述第二时段中的第一子时段闭合，以使所述负载向所述第一储能元件放电至所述负载的电压为所述第二电源电压，所述第三开关单元用于在所述第二时段中的第二子时段闭合，以使所述负载向所述第二储能元件放电至所述负载的电压为所述第二电源电压的一半，所述第四开关单元用于在所述第三时段闭合，以使所述负载向地放电至所述负载的电压为地电压，所述第三开关单元还用于在所述第四时段中的第三子时段闭合，以使所述第二储能元件对所述负载充电至所述负载的电压为所述第二电源电压的一半，所述第二开关单元还用于在所述第四时段中的第四子时段闭合，以使所述第一储能元件对所述负载充电至所述负载的电压为所述第二电源电压。

通过合理地控制开关电路中各个开关电路的导通时序，能够在不同时段中分别实现第一电压产生电路对负载充电、负载向至少一个储能元件分别放电、负载对地放电、以及至少一个储能元件分别对负载充电的过程，从而得到阶梯式上升和下降的驱动电压。

在一些可能的实现方式中，所述开关电路中连接在所述第一电压产生电路与所述负载之间的开关单元包括PMOS器件，所述开关电路中连接在每个储能元件与所述负载之间的开关单元包括并联的两组开关，其中第一组开关包括串联的PMOS器件和二极管，第二组开关包括串联NMOS器件和二极管，且所述第一组开关和所述第二组开关中的二极管的导通方向相反，所述开关电路中连接在所述负载与地之间的开关单元包括NMOS器件。

例如，在应用于高压驱动的场景时，所述PMOS器件为P型LDMOS器件，所述NMOS器件为N型LDMOS器件。

在一些可能的实现方式中，所述第一时段和所述第二时段之间设置有用于开关切换的死区时间，所述第二时段中分别用于负载向所述至少一个储能元件放电的至少一个子时段之间以及所述第二时段与所述第三时段之间不设置所述死区时间，所述第三时段和所述第四时段之间设置有所述死区时间，所述第四时段中分别用于所述至少一个储能元件对所述负载充电的至少一个子时段之间不设置所述死区时间。

该实施例中，每个储能元件与负载之间设置有并联的第一组开关和第二组开关，第一组开关包括串联的PMOS器件和二极管，第二组开关包括串联NMOS器件和二极管，且第一组开关和第二组开关中的二极管的导通方向相反，就使得第一组开关和第二组开关分别用于控制对应的支路为纯充电支路和纯放电支路，即使不同的PMOS器件同时导通，也不会对相关支路形成灌电流，因此不需要设置相应的死区时间，从而简化了开关控制逻辑的复杂度。

在一些可能的实现方式中，所述第一电压产生电路为电荷泵电路，所述第二电压产生电路为升压电路。电荷泵电路与升压电路配合用于控制各个阶梯平台对应的电压值，有利于提高驱动电路的效率。

在一些可能的实现方式中，所述储能元件为储能电容，且与所述第二电压产生电路并联的所述第一储能元件复用所述第二电压产生电路的稳压电容。采用电容作为储能元件，易于实现，且与第二电压产生电路并联的储能元件能够复用第二电压产生电路的稳压电容，从而降低成本。

在一些可能的实现方式中，所述至少一个储能元件中的至少部分储能元件所在的支路，被配置为具有使能和禁止使能的功能。例如，所述支路使能的情况下所述支路用于所述负载的充放电，所述支路禁止使能的情况下所述支路禁止用于所述负载的充放电。通过配置部分支路能够使能或者禁止使能，能够灵活地控制驱动电压的阶梯平台的数量。

在一些可能的实现方式中，所述负载为电容式主动笔的笔尖电极，或者，所述负载为触控面板中的触控电极。

第二方面，提供一种主动笔，包括根据第一方面或第一方面的任一可能的实现方式中所述的驱动电路、以及与所述驱动电路连接的笔尖电极，所述驱动电路用于向所述笔尖电极提供驱动电压。

第三方面，提供一种触控面板，包括第一方面或第一方面的任一可能的实现方式中所述的驱动电路、以及与所述驱动电路连接的触控电极，所述驱动电路用于向所述触控电极提供驱动电压。

附图说明

图1是传统的主动笔的驱动电路的示意图。

图2是图1所示的驱动电路输出的驱动电压的示意图。

图3是本申请实施例的一种驱动电路的示意图。

图4是图3所示的驱动电路输出的驱动电压源的示意图。

图5是本申请实施例的另一种驱动电路的示意图。

图6是本申请实施例的再一种驱动电路的示意性框图。

图7是图6所示的驱动电路中包括两个电压产生电路的示意性结构图。

图8是图7所示的驱动电路的一种可能的具体实现方式的示意图。

图9是图7所示的驱动电路的另一种可能的具体实现方式的示意图。

图10是图8所示的驱动电路输出的驱动电压的示意图。

图11是图9所示的驱动电路输出的驱动电压的示意图。

图12是图9所示的驱动电路的一种可能的具体实现方式的示意图。

图13是图12所述的驱动电路输出的驱动电压和开关时序的示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

在一些主动笔的触控系统中，主动笔的笔尖电极等可以向触控面板输出驱动信号，也称为打码信号，该驱动信号例如可以是方波信号，触控面板的触控芯片检测该驱动信号从而确定主动笔的笔尖坐标信息。其中，笔尖电极输出的电压的幅度越大，触控系统的检测灵敏度越高，检测精度也越高。例如，如图1是传统的主动笔的驱动电路的示意图，该驱动电路包括上拉网络和下拉网络，控制电路通过频率为f的控制信号驱动上拉网络和下拉网络推挽输出如图2所示的高压的脉冲宽度调制(pulse width modulation，PWM)方波信号，对负载电容C_L交替进行充电和放电。如图2所示，该方波信号的幅度位于0至HV，HV为电源电压，则可以计算出电源在驱动电路输出驱动信号的过程中所作的有效功的功率为P＝C_L×HV²×f。

为了获得更大幅度的驱动信号，本申请实施例中可以通过引入正电源电压VDD和负电源电压-VDD将驱动信号的峰值扩展到2VDD。根据对图1所示的驱动电路的分析，电源在驱动电路输出驱动信号的过程中所作的有效功的功率P与电源电压HV之间的关系满足P∝HV²，即驱动信号的幅度增加一倍，电源的功率将增加四倍。因此，为了降低电源的功耗，如图3和图4所示，在驱动电路中引入了阶梯状的驱动信号，也成为阶梯波信号，以降低每个阶段驱动电路输出的驱动信号的波形所抬升的幅度，从而降低驱动电流，以减小电源的功耗。如图3和图4所示，在同样的频率f下，驱动信号在同一个周期内，正电源V1只在负载电容C_L的输出电压从0.5VDD上升到VDD的这个阶段向负载转移电荷，产生功耗，因此电源在驱动电路输出驱动信号的过程中所消耗的平均电流为0.5×VDD×C_L×f，对应的平均功耗P1＝0.5×C_L×VDD²×f，同理，负电源V5所产生的平均功耗P2＝0.5×C_L×VDD²×f，两个电源的总功耗为P＝P1+P2＝C_L×VDD²×f。图3所示驱动电路与图1所示的传统的驱动电路相比，在VDD＝HV的情况下，对于同样的功耗，图4所示的阶梯波驱动信号的幅度，是图2所示的方波驱动信号的幅度的两倍，即，对于同样的驱动信号的幅度，阶梯波驱动信号所需的电源功耗是方波驱动信号所需的电源功耗的一半。但是，由于阶梯波驱动信号存在阶梯平台的时间，其在频率f处的谐波信号的幅度有所损失，接近但达不到2VDD幅度的方波驱动信号在频率f处的谐波信号的幅度的100％。

用于输出阶梯波驱动信号的驱动电路可以由多个电源、电容和开关形成相应支路，最终“线与”到输出端的负载电容C_L，例如每条支路直接相连接到负载电容C_L。负载电容C_L例如是主动笔的笔尖电极的等效电容。如图3所示，驱动电路在正常工作的情况下，控制电路依次控制开关S1至S5按照如下顺序循环往复地闭合：S5→S4→S3→S2→S1→S2→S3→S4→S5→……，从而循环往复地开启各个支路，在每个阶段，仅一个开关导通，以对负载电容C_L进行充电或者放电，从而输出如图4所示的电压台阶。图3所示驱动电路中所示的C_s1和C_s2为储能电容，相比于负载电容C_L，具有如下关系：C_s1＝C_s2＞＞C_L，符号“>>”表示“远大于”，例如，在主动笔的应用中，C_L可以在pF量级比如在10pF至20pF的范围内，而C_s1和C_s2大于C_L至少一个量级。中间的台阶电压V2＝0.5×VDD，V4＝-0.5×VDD，其形成是由于开关S2和开关S4的闭合期间，电荷在Cs1与C_L之间、以及C_s2与C_L之间进行转移再分配，根据电荷守恒的自平衡实现的，因此不需要额外的电压源进行偏置来产生这两个中间电压台阶V2和V4。

图5示出了另一种用于产生阶梯波驱动信号的驱动电路，图5与图3中的驱动电路的电路架构基本类似，图5中利用了开关S6、开关S7和一个储能电容Cs替代了图3中的两个储能电容Cs1和Cs2。其中，S2与S7一起导通，S4与S6一起导通，充分利用了电容Cs来建立平衡电压V2＝0.5×VDD，以及V4＝-0.5×VDD。

图3至图5所示的驱动电路通常应用于低压域，例如3V至5V的电压范围，比如VDD＝5V。

主动笔的笔尖电极的驱动电路所能提供的信号幅度，决定了触控屏对其触控电极上电容变化的检测精度，而其本身产生的功耗也是驱动电路的主要损耗的来源。在主动笔等便携式设备的场景中，需要提高驱动信号的电压幅度，以提高触控屏检测的信号的信噪比(signal-to-noise ratio，SNR)，同时需要尽可能地降低功耗，延长主动笔的工作时间，这些都是高端的主动笔集成电路芯片(integrated circuit chip，IC)的关键指标。

为此，本申请还提供一种驱动电路，通过在驱动电路中设置至少一个电压产生电路和至少一个储能元件，依次对负载进行充电或者放电，使得每次充电或者放电后负载的电压呈现阶梯式的变化，在不增加功耗的情况下提升驱动电路输出的信号幅度。

如图6所示的本申请实施例的驱动电路100的示意性框图，图6所示的驱动电路100可以作为电容性的负载200的驱动电路。例如，驱动电路100可以应用于主动笔，作为主动笔的笔尖电极的驱动电路；又例如，驱动电路100可以应用于触控面板，作为触控面板中的触控电极的驱动电路。

如图6所示，驱动电路100包括第一电压产生电路110、至少一个储能元件120和开关电路130，第一电压产生电路110和至少一个储能元件120通过开关电路130与负载200连接，第一电压产生电路110用于输出第一电源电压。

例如，第一电压产生电路110和至少一个储能元件120的一端接地且另一端连接至负载200，相当于第一电压产生电路110与至少一个储能元件120之间并联。

每个驱动周期例如可以包括第一时段、第二时段、第三时段和第四时段，其中，开关电路130用于：在第一时段控制第一电压产生电路110对负载200充电至负载200的电压为第一电源电压，在第二时段控制负载200依次向至少一个储能元件120放电，在第三时段控制负载200对地放电，以及在第四时段控制至少一个储能元件120依次向负载200充电，以使负载200的电压在不同时段之间呈阶梯式地上升和下降。

储能元件120的数量可以为一个，也可以为多个。当储能元件120的数量为多个的情况下，第二时段包括与多个储能元件对应的多个子时段，其中每个子时段内负载200向对应的一个储能元件120放电；类似地，第四时段也包括与多个储能元件对应的多个子时段，其中每个子时段内对应的一个储能元件120对负载200充电。

本申请实施例中，通过在驱动电路100中设置第一电压产生电路110和至少一个储能元件120，依次对负载200进行充电或者放电，使得每次充电或者放电后负载200的电压呈现阶梯式的变化，相比于驱动电路100直接输出方波信号的情况，电压阶梯式地升高或者降低能够有效地降低电源功耗，在不增加功耗的情况下提升驱动电路100输出的信号幅度。

需要说明的是，本申请实施例的充电和放电是站在负载200的角度来描述的，其中，所述的某个模块对负载200充电，是指该模块的电荷向负载200转移；所述的负载200向某个模块放电，是指负载200的电荷向该模块转移。

在一些实施例中，如图7所示的驱动电路100，驱动电路100还包括第二电压产生电路140，第二电压产生电路140与至少一个储能元件120中的第一储能元件121并联，第二电压产生电路140用于输出第二电源电压，第二电源电压小于第一电源电压。

这时，在上述的第二时段内，负载200向第一储能元件121放电至负载200的电压为第二电源电压；在上述的第四时段内，第一储能元件121对负载200充电至负载200的电压为第二电源电压。

由于在驱动电路100中设置有与第一储能元件121并联的第二电压产生电路140，第二电压产生电路140相当于作为偏置电源，能够在第一储能元件121与负载200之间进行电荷传输时将负载200的电压偏置为第二电源电压，从而有效地调整各个阶梯平台对应的电压值。

例如，第二电源电压可以设置为第一电源电压的一半。这时，在第二时段内负载200向第一储能元件121放电的阶段、以及第四时段内第一储能元件121向负载200充电的阶段负载200的电压，均为第一电压产生电路110输出的第一电源电压的一半。

由于第二电压产生电路140的存在，第二时段内负载200向第二储能元件122放电至负载200的电压为第二电压产生电路140输出的第二电源电压的一半，第四时段内第二储能元件122对负载200充电至负载200的电压为第二电源电压的一半。

第一电压产生电路110和第二电压产生电路140用于提供DC电源，例如，第一电压产生电路110和第二电压产生电路140可以分别为电荷泵(charge pump)电路和升压(boost)电路。电荷泵电路与升压电路配合用于控制各个阶梯平台对应的电压值，有利于提高第一电压产生电路110和第二电压产生电路140的效率。

以下，作为示例，结合图8至图11对本申请实施例的驱动电路100进行具体描述。

图8和图9中以储能元件120的数量为2作为示例。如图8和图9所示，驱动电路100包括第一储能元件121和第二储能元件122，开关电路130具体用于在第二时段控制负载200依次向第一储能元件121和第二储能元件122放电，以及在第四时段控制第二储能元件122和第一储能元件121依次向负载200充电。

也就是说，第二时段包括分别第一子时段和第二子时段/>在第一子时段/>内负载200对第一储能元件121放电，在第二子时段/>内负载200对第二储能元件122放电；类似地，第四时段包括第三子时段/>和第四子时段/>在第三子时段φ5由第一储能元件121对负载200充电，在第四子时段/>由第二储能元件122对负载200充电。

如图8和图9所示，开关电路130包括第一开关单元S1、第二开关单元S2、第三开关单元S3和第四开关单元S4，第一开关单元S1连接在第一电压产生电路110与负载200之间，第二开关单元S2连接在第一储能元件121与负载200之间，第三开关单元S3连接在第二储能元件122与负载200之间，第四开关单元S4连接在负载200与地之间。

图8和图9中是以至少一个储能元件120是储能电容为例，易于实现且结构简单，在实际应用中也可以换成其他储能元件或者其组合，以实现电荷存储的功能。在图9中，与第二电压产生电路140并联的第一储能元件121还可以复用第二电压产生电路140的稳压电容，从而降低成本。

通过合理地控制开关电路130中各个开关电路130的导通时序，能够在不同时段中分别实现第一电压产生电路110对负载200充电、负载200依次向至少一个储能元件120放电、负载200对地放电、以及至少一个储能元件120依次对负载200充电，从而得到阶梯式上升和下降的驱动电压。

例如，如图10和图11所示，每个驱动周期包括6个时段，即第一时段第一子时段/>第二子时段/>在第三时段/>在第三子时段/>以及第四子时段/>以下，也分别简称为时段/>时段/>时段/>时段/>时段/>和时段/>其中，第一子时段/>和第二子时段/>形成第二时段，即负载200放电的时段；第三子时段/>和第四子时段/>形成第四时段，即至少一个储能元件120对负载200充电的时段。

以下，为了便于描述，将负载200在不同时段的电压V_L分别表示为电压V1、电压V2、电压V3和电压V4。其中，负载200的电压V_L在第一时段内表示为V1，其随着第一电压产生电路110与负载200之间的充放电过程可能发生变化；负载200的电压V_L在第一子时段/>和第四子时段/>内表示为V2，其随着第一储能元件121与负载200之间的充放电过程可能发生变化；负载200的电压V_L在第二子时段/>和第三子时段/>内表示为V3，其随着第二储能元件122与负载200之间的充放电过程可能发生变化；负载200的电压V_L在第三时段/>内表示为V4，其随着负载200对地的放电过程可能发生变化。

在第一时段第一开关单元S1闭合，第一电压产生电路110对负载200充电，负载200的电压V1从V_y1上升至HV，这里假设第一电压产生电路110输出的第一电源电压为高压电源信号HV，例如电压范围在40V至60V之间；

在第一子时段第二开关单元S2闭合，负载200向第一储能元件121放电，相当于回收了一部分电荷，负载200的电压V2从HV变为V_y2；

在第二子时段第三开关单元S3闭合，负载200向第二储能元件122放电，相当于回收了一部分电荷，负载200的电压V3从V_y2变为V_x2；

在第三时段第四开关单元S4闭合，负载200向地放电，负载200的电压V4从V_x2变为地电压例如0；

在第三子时段第三开关单元S3闭合，第二储能元件122对负载200充电，负载200的电压V3从地电压例如0变为V_x1；

在第四子时段φ6，第二开关单元S2闭合，第一储能元件121对负载200充电，负载200的电压V2从V_x1变为V_y1。

实际上，即使不设置第二电压产生电路140，第一储能元件121和第二储能元件122上的初始电荷为零，其平衡电压也可以按照上述过程，通过不断充放电达到稳态而自然地建立，最终，第一储能元件121和第二储能元件122上的电压会稳定在一个电压值附近，该电压值例如可以通过以下方式计算得到。

首先，不考虑第二电压产生电路140的情况，例如，如图8所示，逐次分析第一储能元件121和第二储能元件122上的电压。

在时段结束后，第一开关单元S1断开，此时负载200上的电压为HV。等到时段φ2开始，第一储能元件121上保持此前φ6时段的电压V_y1。当第二开关单元S2闭合，第一储能元件121和负载200上电荷在彼此之间再次分配，建立新的电压V_y2，根据电荷守恒，可以得到：

C_L×HV+C_s1×V_y1＝(C_L+C_s1)×V_y2 (1)；

其中，C_L为负载200的电容值，C_s1为第一储能元件121的电容值。

在时段结束后，第二开关单元S2断开，此时负载200上的电压为V_y2。等到时段开始，第二储能元件122上保持此前时段/>的电压V_x1。当第三开关单元S3闭合，第二储能元件122和负载200上电荷在彼此之间再次分配，建立新的电压V_x2，根据电荷守恒，可以得到：

C_L×V_y2+C_s2×V_x1＝(C_L+C_s2)×V_x2 (2)；

其中，C_s2为第二储能元件122的电容值。

在时段结束后，第二开关单元S2断开，此时第一储能元件121上的电压为V_y2，等到时段/>开始，C_L上的电压为V_x1。当第二开关单元S2闭合，第一储能元件121和负载200上的电荷在彼此之间再次分配，建立新的电压V_y1，根据电荷守恒，可以得到：

C_L×V_x1+C_s1×V_y2＝(C_L+C_s1)×V_y1 (3)。

在时段结束后，第三开关单元S3断开，此时第二储能元件122上的电压为V_x2。等到时段/>开始，负载200上的电压为0，其未存储电荷，当第三开关单元S3闭合，第二储能元件122上的电荷在第二储能元件122和负载200之间再次分配，建立新的电压V_x1，根据电荷守恒，可以得到：

C_L×0+C_s2×V_x2＝(C_L+C_s2)×V_x1 (4)。

假设第一储能元件121的电容C_s1与第二储能元件122的电容值C_s2相等，即C_s1＝C_s2＝C_s，基于上述的公式(1)至公式(4)，即：

C_L×HV+C_s1×V_y1＝(C_L+C_s1)×V_y2 (1)；

C_L×V_y2+C_s2×V_x1＝(C_L+C_s2)×V_x2 (2)；

C_L×V_x1+C_s1×V_y2＝(C_L+C_s1)×V_y1 (3)；

C_L×0+C_s2×V_x2＝(C_L+C_s2)×V_x1 (4)；

可以得到V_x1、V_x2、V_y1、V_y2分别为：

V_x1＝(C_s×HV)/(C_L+3×C_s) (5)；

V_x2＝(C_L×HV+C_s×HV)/(C_L+3×C_s) (6)；

V_y1＝(2×C_s×HV)/(C_L+3×C_s) (7)；

V_y2＝(C_L×HV+2×C_s×HV)/(C_L+3×C_s) (8)。

在C_s＞＞C_L的情况下，V_x1＝V_x2＝HV/3，V_y1＝V_y2＝2×HV/3，即平衡后的V2＝2×HV/3、V3＝HV/3。在第一储能元件121所在的支路设置第二电压产生电路140的情况下，第二电压产生电路140用于提供第二电源电压，例如，如图9所示，假设第二电源电压为第一电源电压的一半即0.5×HV，则电压V2被偏置为0.5×HV。但是电压V3仍然由与驱动过程中充放电平衡而产生，基于类似的分析，可以得到，平衡电压V3＝0.25×HV，即V3＝V2/2。

在不设置第二电压产生电路140的情况下，例如，如图10所示，各个阶梯平台对应的电压值分别为0、HV/3、2×HV/3和HV，第一电压产生电路110仅在时段消耗能量，因此，在负载200的电容值为C_L、驱动信号的频率为f的情况下，第一电压产生电路110消耗的功率P₁为：

P₁＝HV×HV/3×C_L×f＝HV²×C_L×f/3 (9)。

可以理解，在计算功率时，由于功率为电压与平均电流的乘积，平均电流等于电荷量与时间的比值即电荷量与频率f的乘积，且电荷量等于电容值与电压变化量的乘积，则可以得到功率等于当前时段的电压、当前时段与上一时段之间的电压变化量、电容、以及频率f的乘积。

为了尽可能地保持较高的效率得到更高的电压V1，例如，如图11所示，可以利用第二电压产生电路140例如升压电路提供的电压V2，通过第一电压产生电路110例如电荷泵电路，得到电压V1。因此，基于前述的分析，各个阶梯平台对应的电压值分别为0、HV/4、HV/2、HV。其中，第二储能元件122引起的阶梯平台对应的电压值HV/4是靠自身与负载200之间充放电实现平衡，除了在打码初期的建立过程中会消耗能量外，当平衡电压建立稳定后，在此之后的打码周期中，输出HV/4电压的波形台阶依靠第二储能元件122与负载200之间“充电-放电”达到动态平衡，不再从电源处消耗电荷维持HV/4电压。

而在电压值HV/2的阶梯平台处，在上升沿对应的时段第二电压产生电路140使得负载200上的电压从HV/4充电至HV/2，其消耗的功率为：

P_{V2_1}＝HV/2×HV/4×C_L×f＝HV²/8×C_L×f (10)。

在下降沿对应的时段负载200上的电压为HV，第二电压产生电路140使得负载200上的电压从HV放电至HV/2，或者说是对第一储能元件121充电，第一储能元件121上回收对应电荷，这部分回收的电荷用来在下个驱动周期的上升沿对应的时段再放电输出。具体来说，对于第二电压产生电路140，可以降低其维持升压所消耗的功耗，以Boost电路作为第二电压产生电路140为例，Boost电路为了产生高压带动负载，需要以一定频率向稳压电容即第一储能元件121不断地泵送电荷，这个过程是产生功耗的，且与泵送次数或频率正相关。在本申请实施例中，由于有电荷回收到第一储能元件121处进行补充，那么第二电压产生电路140通过自身反馈可以减少泵送电荷的频率或者次数，从而节省功耗。因此相当于节省了第二电压产生电路140的整个周期的消耗功率，这部分回收的功率为：

P_{V2_2}＝-HV/2×HV/2×C_L×f＝-HV²/4×C_L×f (11)；

其中负号“-”表示第二电压产生电路140不消耗能量，且第一储能元件121有电荷回收。

基于公式(10)和公式(11)，可以得到第二电压产生电路140的总的消耗功率为：

P_V2＝P_{V2_1}+P_{V2_2}＝-HV²/8×C_L×f (12)。

对于第一电压产生电路110，仅在上升沿对应的时段消耗功耗，其输出使得负载200上的电压从HV/2充电至HV，其消耗功率为P_V1＝HV×HV/2×CL×f＝HV²/2×C_L×f，所以第一电压产生电路110和第二电压产生电路140的总消耗功率为：

P_total＝P_V1+P_V2＝3×HV²/8×C_L×f (13)。

上面所述的消耗能量，可以理解为向外部输出电荷的过程，这个过程需要产生功耗。

可见，驱动电路100中包括分别与负载200连接的第一电压产生电路110、第一储能元件121、第二储能元件122、以及地电压，形成对应的四个支路，且第一储能元件121所在的支路上设置有第二电压产生电路140，四个支路循环往复地导通，可以得到电压上升阶段和电压下降阶段均具有四个阶梯平台的驱动电压，其中四个阶梯平台对应的电压分别为第一电源电压HV、第二电源电压HV/2、第二电源电压HV/2的一半、以及地电压。

而同等条件下，相比于传统的输出方波信号的驱动电路，输出相同幅度的方波信号，其电源消耗的功率为P＝HV²×CL×f。与公式(13)对比可以看出，图9所示的驱动电路100的功耗仅为输出方波信号的驱动电路的功耗的3/8。考虑到电源转换效率的损失，图9所示的驱动电路100能够节省至少50％以上的功耗。

此外，升压电路的效率与输出电压之间存在一定关系，通常，升压电路的效率随着输出电压的增加而下降。这是因为在升压电路在电压转换的过程中，电流通过电感传输到负载200的时间越长，能量损失就越大。因此，较高的输出电压需要更多的能量转移，从而导致升压电路的效率降低。

为了实现0至HV信号幅度的驱动方案，第一种情况是，仅采用一个升压电路即第一电压产生电路作为电源来输出电压HV，假设此时第一电压产生电路110的效率为η1。

第二种情况是，先采用一个升压电路即第二电压产生电路140作为电源输出第二电源电压例如0.5×HV，再通过电荷泵等高效率的电源转换电路即第一电压产生电路110得到高压电源来输出第一电源电压例如HV，假设此时第二电压产生电路140的效率为η2，第一电压产生电路110的效率为η3，则通过第二电压产生电路140和第一电压产生电路110得到电压HV的过程中，总效率为η2×η3。

通常，电荷泵的效率，即η3一般在90％以上，重载下可能达到95％；而对于升压电路来说，输出HV时的效率η1不一定有输出第二电源电压例如0.5HV时的效率η2高，如前述所说，输出电压越高，电源效率越低，因此第一种情况下的效率η1例如70％η2～80％η2，往往不如第二种情况下的二分段升压的效率η2×η3例如90％η2～95％η2那么高。

另外，输出第二电源电压例如0.5HV的第二电压产生电路140，从耐压、成本和封装的角度来说，对于芯片的外围电感、二极管等电子元件的选型也更有利。

此外，第二电压产生电路140提供的第二电源电压也可以设置0.5HV之外的其他值，第一电源电压与第二电源电压之间可以相互独立设置，并不是必须具有固定的倍数关系，第二电源电压直接决定阶梯波电压的一个阶梯平台对应的电压值，即阶梯状的驱动电压的波形可以通过调节第二电源电压的大小来改变，具有较强的灵活性。

以下，结合图12和图13，详细描述驱动电路100的开关电路130的具体结构。

在一些实施例中，开关电路130中连接在第一电压产生电路110与负载200之间的开关电路130包括PMOS器件；开关电路130中连接在每个储能元件与负载200之间的开关电路130包括并联的两组开关，其中第一组开关包括串联的PMOS器件和二极管，第二组开关包括串联NMOS器件和二极管，且第一组开关和第二组开关中的二极管的导通方向相反，开关电路130中连接在负载200与地之间的开关电路130包括NMOS器件。

第一组开关例如可以用于对应的储能元件对负载200充电，第二组开关例如可以用于负载200向对应的储能元件放电。

在应用于低压驱动的场景例如电压范围在3.3V至5V的场景，PMOS器件和NMOS器件可以采用低压MOS器件；在应用于高压驱动的场景例如电压范围在40V至60V的场景时，PMOS器件例如可以采用P型LDMOS器件，NMOS器件例如可以采用N型LDMOS器件。

其中，LDMOS器件可以是非对称的LDMOS器件，用来实现单项导通。

例如，如图12所示，开关电路130采用P型的横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor，LDMOS)器件和N型的LDMOS器件来实现。图10仍以驱动电路100包括第一储能元件121和第二储能元件122，且第一电压产生电路110输出第一电源电压HV，第二电压产生电路140输出第二电源电压HV/2为例。

第一电压产生电路110与负载200之间连接有PMOS器件P1，P1的源极连接第一电压产生电路110，P1的漏极连接负载200。

第一储能元件121与负载200之间通过并联的两组开关连接。其中，第一组开关1301包括串联的PMOS器件P2和二极管D1，P2的源极连接第一储能元件121，P2的漏极连接二极管D1；第二组开关1302包括NMOS器件N1和二极管D2，N1的源极连接第一储能元件121，N1的漏极连接二极管D2。二极管D1和二极管D2的导通方向相反，二极管D1的导通方向为从第一储能元件121至负载200，二极管D2的导通方向为从负载200至第一储能元件121。这样，第一组开关1301对应的支路为负载200的纯充电支路，用于第一储能元件121对负载200充电，第二开关组1302对应的支路为负载200的纯放电支路，用于负载200向第一储能元件121放电。

第二储能元件122与负载200之间也通过并联的两组开关连接。其中，第一组开关1303包括串联的PMOS器件P3和二极管D3，P3的源极连接第二储能元件122，P2的漏极连接二极管D3；第二组开关1304包括NMOS器件N2和二极管D4，N2的源极连接第二储能元件122，N2的漏极连接二极管D4。二极管D3和二极管D4的导通方向相反，二极管D3的导通方向为从第二储能元件122至负载200，二极管D4的导通方向为从负载200至第二储能元件122。这样，第一组开关1303对应的支路为负载200的纯充电支路，用于第二储能元件122对负载200充电，第二开关组1304对应的支路为负载200的纯放电支路，用于负载200向第二储能元件122放电。

地电压与负载200之间连接有NMOS器件N3，N3的源极连接地电压，N3的漏极连接负载200。

其中，在高压场景中，上述的二极管D1、二极管D2、二极管D3和二极管D4例如可以是恢复速度快且耐高压的肖特基二极管。当然，在低压或者其它应用场景中下，也可以采用常规的PN二极管或者某些单向导通的器件来代替。

图12中将第一储能元件121和第二储能元件122的充放电支路，利用PN结二极管的单向导电性，根据充电过程、放电过程，将图4中所示的第二开关单元S2和第三开关单元S3所控制的支路，分离成图10中所示的由MOS器件P2与N1、P3与N2所控制的纯充电、纯放电支路。如此，由于二极管D1、二极管D2、二极管D3和二极管D4的存在，即使PMOS器件控制的支路同时开启，P1所在的支路也不会对P2所在的支路形成高压灌电流，P2所在的支路也不会对P3所在的支路形成高压灌电流。同理，即使NMOS器件控制的支路同时开启，N3所在的支路也不会对N2所在的支路形成高压灌电流，N2所在的支路也不会对N1所在的支路形成高压灌电流。因此，在N1→N2→N3的开关切换过程中和P3→P2→P1的开关切换过程，不需要设计死区时间来防止相应的各个支路彼此导通而造成短路和打码失常。

而对于P1→N1、N3→P3的开关切换过程，如图13所示，需要设置死区时间。也就是说，仅需要在P1切换至N1之间设置死区时间t1，以及在N3切换至P3之间设置死区时间t2，从而简化了开关逻辑电路的复杂度。

如图12和图13所示，在驱动电路100正常工作时，各个MOS器件按照如下顺序循环往复地闭合：P1→N1→N2→N3→P3→P2→P1→……，从而使对应的支路单独导通，从而输出阶梯状的驱动电压：HV→HV/2→HV/4→0→HV/4→HV/2→HV→……。具体工作过程如下：

在第一时段PLDMOS器件P1的栅极电压拉低于HV-|Vthp|，P1导通，其余的MOS器件断开，第一电压产生电路110对负载200充电，负载200的电压V1从HV/2上升至HV；

在第一子时段NLDMOS器件N1的栅极电压拉高于0.5×HV+Vthn，N1导通，其余MOS器件断开，负载200向第一储能元件121放电，相当于回收了一部分电荷，负载200的电压V2从HV变为0.5×HV；

在第二子时段NLDMOS器件N2的栅极电压拉高于0.25×HV+Vthn，N2导通，其余MOS器件断开，负载200向第二储能元件122放电，相当于回收了一部分电荷，负载200的电压V3从0.5×HV变为0.25×HV；

在第三时段NLDMOS器件N3的栅极电压拉高于Vthn，N3导通，其余MOS器件断开，负载200向地放电，负载200的电压V4从0.25×HV变为地电压例如0；

在第三子时段PLDMOS器件P3的栅极电压拉低于0.25×HV-|Vthp|，P3导通，其余MOS器件断开，第二储能元件122对负载200充电，负载200的电压V3从地电压例如0变为0.25×HV；

在第四子时段PLDMOS器件P2的栅极电压拉低于0.5×HV-|Vthp|，P2导通，其余MOS器件断开，第一储能元件121对负载200充电，负载200的电压V2从0.25×HV变为0.5×HV。

其中，Vthp、Vthn分别为P型LDMOS器件、N型LDMOS器件的阈值电压，将P型LDMOS器件的栅极电压拉低于源极电压一个阈值电压以上、N型LDMOS器件的栅极电压拉高于源极电压一个阈值电压以上，才会使MOS器件充分导通，栅极电压与源极电压之间的差值越大，导通性能越好，但是应当注意，不应超出MOS器件的栅极和源极的耐压范围而致器件击穿毁坏。

基于图12和图13所示的驱动电路及其开关时序，第一时段和第一子时段/>之间设置有用于开关切换的死区时间，第一子时段/>与第二子时段/>之间、以及第二子时段φ3与第三时段/>之间不设置死区时间，第三时段/>和第三子时段/>之间设置有死区时间，第三子时段/>与第四子时段/>之间不设置死区时间，因此上述方案大大简化了开关控制逻辑的复杂度。/>

在一些实施例中，至少一个储能元件120中的至少部分储能元件所在的支路，可以被配置为具有使能和禁止使能的功能。某个支路使能的情况下该支路用于负载200的充放电，某个支路禁止使能的情况下该支路禁止用于负载200的充放电。通过配置部分支路能够使能或者禁止使能，能够灵活地控制驱动电压的阶梯平台的数量。

例如，可以配置第一储能元件121所在的支路具有使能或者非使能的功能，在第一储能元件121所在的支路非使能的情况下，驱动电路100中仅包括其余几条支路用来产生驱动电压。

又例如，可以配置第二储能元件122所在的支路具有使能或者非使能的功能，在第二储能元件122所在的支路非使能的情况下，驱动电路100中仅包括其余几条支路用来产生驱动电压。

通过这种方式，在不同的应用场景下，可以通过选择驱动电路100中使能的支路，从而输出具有期望台阶数量和电压值的阶梯波电压。

本申请还提供一种主动笔，包括上述任一实施例中所述的驱动电路100、以及与驱动电路100连接的笔尖电极，驱动电路100用于向笔尖电极提供驱动电压。

本申请还提供一种触控面板，包括上述任一实施例中所述的驱动电路100、、以及与驱动电路100连接的触控电极例如TX电极，驱动电路100用于向触控电极提供驱动电压。

需要说明的是，在不冲突的前提下，本申请描述的各个实施例和/或各个实施例中的技术特征可以任意的相互组合，组合之后得到的技术方案也应落入本申请的保护范围。

本申请实施例中所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的方法实施例的一些特征可以忽略或者不执行。以上所描述的装置实施例仅仅是示意性的，单元的划分仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，多个单元或组件可以结合或者可以集成到另一个系统。另外，各单元之间的耦合或各个组件之间的耦合可以是直接耦合，也可以是间接耦合，上述耦合包括电的、机械的或其它形式的连接。

本领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的装置和设备的具体工作过程以及产生的技术效果，可以参考前述方法实施例中对应的过程和技术效果，在此不再赘述。

应理解，本申请实施例中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围，本领域技术人员可以在上述实施例的基础上进行各种改进和变形，而这些改进或者变形均落在本申请的保护范围内。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种驱动电路，其特征在于，用于向电容性的负载提供驱动电压，所述驱动电路包括第一电压产生电路、至少一个储能元件和开关电路，所述第一电压产生电路和所述至少一个储能元件通过所述开关电路与所述负载连接，所述第一电压产生电路用于输出第一电源电压，

所述开关电路用于，在第一时段控制所述第一电压产生电路对所述负载充电至所述负载的电压为第一电源电压，在第二时段控制所述负载依次向所述至少一个储能元件放电，在第三时段控制所述负载对地放电，以及在第四时段控制所述至少一个储能元件依次向所述负载充电，以使所述负载的电压在不同时段之间呈阶梯式地上升和下降。

2.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括第二电压产生电路，所述第二电压产生电路与所述至少一个储能元件中的第一储能元件并联，所述第二电压产生电路用于输出第二电源电压，所述第二电源电压小于所述第一电源电压，

其中，所述第二时段中所述负载向所述第一储能元件放电至所述负载的电压为所述第二电源电压，所述第四时段中所述第一储能元件对所述负载充电至所述负载的电压为所述第二电源电压。

3.根据权利要求2所述的驱动电路，其特征在于，所述至少一个储能元件还包括第二储能元件，所述开关电路具体用于在所述第二时段控制所述负载依次向所述第一储能元件和所述第二储能元件放电，以及在所述第四时段控制所述第二储能元件和所述第一储能元件依次向所述负载充电，

其中，所述第二时段中所述负载向所述第二储能元件放电至所述负载的电压为所述第二电源电压的一半，所述第四时段所述第二储能元件对所述负载充电至所述负载的电压为所述第二电源电压的一半。

4.根据权利要求3所述的驱动电路，其特征在于，所述开关电路包括第一开关单元、第二开关单元、第三开关单元和第四开关单元，所述第一开关单元连接在所述第一电压产生电路与所述负载之间，所述第二开关单元连接在所述第一储能元件与所述负载之间，所述第三开关单元连接在所述第二储能元件与所述负载之间，所述第四开关单元连接在所述负载与地之间，

所述第一开关单元用于在所述第一时段闭合，以使所述第一电压产生电路对所述负载充电至所述负载的电压为第一电源电压，

所述第二开关单元用于在所述第二时段中的第一子时段闭合，以使所述负载向所述第一储能元件放电至所述负载的电压为所述第二电源电压，

所述第三开关单元用于在所述第二时段中的第二子时段闭合，以使所述负载向所述第二储能元件放电至所述负载的电压为所述第二电源电压的一半，

所述第四开关单元用于在所述第三时段闭合，以使所述负载向地放电至所述负载的电压为地电压，

所述第三开关单元还用于在所述第四时段中的第三子时段闭合，以使所述第二储能元件对所述负载充电至所述负载的电压为所述第二电源电压的一半，

所述第二开关单元还用于在所述第四时段中的第四子时段闭合，以使所述第一储能元件对所述负载充电至所述负载的电压为所述第二电源电压。

5.根据权利要求1至4中任一项所述的驱动电路，其特征在于，

所述开关电路中连接在所述第一电压产生电路与所述负载之间的开关单元包括PMOS器件，

所述开关电路中连接在每个储能元件与所述负载之间的开关单元包括并联的两组开关，其中第一组开关包括串联的PMOS器件和二极管，第二组开关包括串联NMOS器件和二极管，且所述第一组开关和所述第二组开关中的二极管的导通方向相反，

所述开关电路中连接在所述负载与地之间的开关单元包括NMOS器件。

6.根据权利要求5所述的驱动电路，其特征在于，所述第一组开关用于对应的所述储能元件对所述负载充电，所述第二组开关用于所述负载向对应的所述储能元件放电。

7.根据权利要求5或6所述的驱动电路，其特征在于，所述PMOS器件为P型LDMOS器件，所述NMOS器件为N型LDMOS器件。

8.根据权利要求5至7中任一项所述的驱动电路，其特征在于，所述第一时段和所述第二时段之间设置有用于开关切换的死区时间，所述第二时段中分别用于负载向所述至少一个储能元件放电的至少一个子时段之间以及所述第二时段与所述第三时段之间不设置所述死区时间，所述第三时段和所述第四时段之间设置有所述死区时间，所述第四时段中分别用于所述至少一个储能元件对所述负载充电的至少一个子时段之间不设置所述死区时间。

9.根据权利要求2至4中任一项所述的驱动电路，其特征在于，所述第一电压产生电路为电荷泵电路，所述第二电压产生电路为升压电路。

10.根据权利要求2至4中任一项所述的驱动电路，其特征在于，所述储能元件为储能电容，且与所述第二电压产生电路并联的所述第一储能元件复用所述第二电压产生电路的稳压电容。

11.根据权利要求2至4中任一项所述的驱动电路，其特征在于，所述第二电源电压为所述第一电源电压的一半。

12.根据权利要求1至11中任一项所述的驱动电路，其特征在于，所述至少一个储能元件中的至少部分储能元件所在的支路，被配置为具有使能和禁止使能的功能。

13.根据权利要求1至12中任一项所述的驱动电路，其特征在于，所述负载为电容式主动笔的笔尖电极，或者，所述负载为触控面板中的触控电极。

14.一种主动笔，其特征在于，包括根据权利要求1至13中任一项所述的驱动电路、以及与所述驱动电路连接的笔尖电极，所述驱动电路用于向所述笔尖电极提供驱动电压。

15.一种触控面板，其特征在于，包括根据权利要求1至13中任一项所述的驱动电路、以及与所述驱动电路连接的触控电极，所述驱动电路用于向所述触控电极提供驱动电压。