CN117539801A - 一种远程访问内存的方法、装置及相关设备 - Google Patents

一种远程访问内存的方法、装置及相关设备 Download PDF

Info

Publication number
CN117539801A
CN117539801A CN202311540392.6A CN202311540392A CN117539801A CN 117539801 A CN117539801 A CN 117539801A CN 202311540392 A CN202311540392 A CN 202311540392A CN 117539801 A CN117539801 A CN 117539801A
Authority
CN
China
Prior art keywords
data
request
memory
task
transmission channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311540392.6A
Other languages
English (en)
Inventor
张匆
张丰涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yusur Technology Co ltd
Original Assignee
Yusur Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yusur Technology Co ltd filed Critical Yusur Technology Co ltd
Priority to CN202311540392.6A priority Critical patent/CN117539801A/zh
Publication of CN117539801A publication Critical patent/CN117539801A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877Cache access modes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication
    • G06F9/544Buffers; Shared memory; Pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

本申请提供了一种远程访问内存的方法、装置及相关设备,本申请提供了一种远程访问内存的方法、装置及相关设备,应用于与主设备配套使用数据传输单元,其包含多个任务传输通道,不同通道中的数据读写任务具有不同的队列对标识,相同通道中的数据读写任务具有相同的队列对标识;其利用多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收;生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将内存访问请求发送至主设备的上层应用软件;接收利用上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。以降低远程访问内存过程中发生数据堵塞造成延迟的概率,提高远程访问内存的效率。

Description

一种远程访问内存的方法、装置及相关设备
技术领域
本申请涉及数据传输技术领域,尤其涉及一种远程访问内存的方法、装置及相关设备。
背景技术
RDMA(Remote Direct Memory Access)技术是一种远程直接内存访问技术,它允许在计算机网络中直接从发送方的内存向接收方的内存传输数据,而不需要通过操作系统的干预和复杂的处理流程。这种技术的出现主要是为了解决传统网络通信方式在高并发、低延时、大规模并行计算等场景下的瓶颈问题,因此在数据传输领域得到了广泛的应用。其中内存直接访问技术(DMA,Direct Memory Access)可以使单个节点的设备在没有CPU参与的情况下直接对本地内存空间进行读写访问。
目前市场上支持RDMA功能的主机设备均是采用单通道串行数据流来实现本地内存的直接访问,但是在多QP(多队列对的访问事件)的应用场景中,传统的单通道串行数据流在向内存发起读取请求时,只能按照流入该级模块的顺序来发起读取请求。如果在一个少量数据读写请求之前有若干大量数据的读写请求,那么这个少量数据读写请求的数据返回或写入将会被持续阻塞,大大增加远程访问内存是对这中小包数据的读写处理延时。这种传统的内存直接访问技术的实现方式越来越不符合人们对RDMA的使用需求。因此,如何提供一种低延时的远程访问内存技术,就成了行业内亟需解决的技术问题。
发明内容
有鉴于此,本申请实施例提供一种远程访问内存的方法、装置及相关设备,以至少部分解决上述问题。
第一方面,本申请实施例提供一种远程访问内存的方法,应用于与主设备配套使用数据传输单元,所述数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识;所述方法包括:
利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收;
生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件;
接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。
可选地,在本申请的一种实施例中,所述利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:
确定新接收到的数据读取请求或数据写入请求的队列对标识;
对接收到的数据读取请求或数据写入请求的队列对标识与所述任务传输通道中的正在传输的数据读写任务的队列对标识进行信息匹配,获取匹配结果;
如果信息匹配结果一致,则将匹配一致的数据读写任务使用的任务传输通道确定为所述新接收到的数据读取请求或数据写入请求的目标任务传输通道;
如果信息匹配结果不一致,则启用空闲的任务传输通道接收所述新的数据读取请求或数据写入请求。
可选地,在本申请的一种实施例中,队列对标识包括要访问的端口地址、物理功能和虚拟功能中的一种或多种。
可选地,在本申请的一种实施例中,所述利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:
将所述外部设备发送的数据读取请求或数据写入请求分割成多个读取子请求或写入子请求;
利用所述多个任务传输通道,对所述多个读取子请求或写入子请求进行接收。
可选地,在本申请的一种实施例中,所述方法包括:确定同一时刻多个任务传输通道中的数据读取请求或数据写入请求的任务优先级;
对应地,所述利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:
根据所述任务优先级,对所述多个任务传输通道的读写优先级进行调度,以对外部设备发送的数据读取请求或数据写入请求进行接收。
可选地,在本申请的一种实施例中,所述利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:
使用带有优先级的RR调度方式,对所述数据传输单元中的多个任务传输通道进行调度,用于对外部设备发送的数据读取请求或数据写入请求进行接收。
可选地,在本申请的一种实施例中,所述数据传输单元由一组或多组先进先出缓存器、单口RAM或多口RAM构成,以形成的多个任务传输通道。
第二方面,基于本申请第一方面所述的远程访问内存的方法,本申请实施例还提供一种远程访问内存的装置,应用于与主设备配套使用数据传输单元,所述数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识;所述装置包括:
接收模块,用于利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收;
生成模块,用于生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件;
反馈模块,用于接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。
第三方面,本申请实施例还提供一种计算机存储介质,所述计算机存储介质上存储有计算机可执行指令,所述计算机可执行指令被执行时执行如本申请第一方面所述的任意一种远程访问内存的方法。
第四方面,本申请实施例还提一种电子设备,包括:
一个或多个处理器;
存储器,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如本申请第一方面所述的任意一种远程访问内存的方法。
本申请提供了一种远程访问内存的方法、装置及相关设备,应用于与主设备配套使用数据传输单元,所述数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识;其利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收;生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件;接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。以降低远程访问内存过程中发生数据堵塞造成延迟的概率,提高远程访问内存的效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请实施例中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种远程访问内存的方法的工作流程示意图;
图2为本申请实施例提供的一种远程访问内存的装置的结构示意图;
图3为本申请实施例提供一种电子设备的结构示意图。
具体实施方式
为了使本领域的人员更好地理解本申请实施例中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请实施例一部分实施例,而不是全部的实施例。基于本申请实施例中的实施例,本领域普通技术人员所获得的所有其他实施例,都应当属于本申请实施例保护的范围。
应当理解,本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行,和/或并行执行。此外,方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。
实施例一、
本申请实施例提供一种远程访问内存的方法,应用于与主设备配套使用数据传输单元,所述数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识。其中,数据读写任务包括数据读取任务和数据写入任务。具体的,所述方法如图1所示,图1为本申请实施例提供的一种远程访问内存的方法的工作流程图,包括:
步骤S101、利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收。本申请实施例通过多个任务传输通道对外部设备的数据读取请求或数据写入请求进行接收,以降低外部设备向主设备进行远程内存直接访问时因请求过多导致信息传输堵塞情况的发生概率,提高远程直接内存访问对访问请求进行接收和处理的效率。
在本申请实施例一种可选的实现方式中,数据传输单元由一组或多组先进先出(FIFO,first in,first out)缓存器、单口RAM或多口RAM构成,以形成的多个任务传输通道。通过这种方式构成数据传输单元,使用户可以通过不同的硬件对该数据传输单元进行灵活布置,降低本申请实施例所述方法的实现难度和实现成本。
在本申请实施例一种可选的实现方式中,队列对标识包括外部设备发送数据读取或数据写入请求对应的端口(QP-ID)信息、物理功能(PF-ID)和虚拟功能(VF-ID)中的一种或多种。其中,队列对(QP-ID)信息是指的硬件和软件的接口,每个队列对包含了本端的发送队列和对端的接收队列,每个队列中用来存储工作任务。物理功能是指一个全功能的PCIe(Peripheral Component Interconnect Express,高速串行计算机扩展总线标准)功能,可以像其他任何PCIe设备一样进行发现、管理和处理,拥有完全配置资源,可以用于配置或控制PCIe设备。虚拟功能是指的轻量级PCIe功能,可以与物理功能以及与同一物理功能关联的其他VF共享一个或多个物理资源。但VF仅允许拥有用于其自身行为的配置资源。通过包含这些信息用于对多个任务传输通道正在传输的任务进行匹配后,从而进行任务和使用任务传输通道的合并,以提高任务传输通道的利用率,使得系统能够支持更多的外部设备进行远程访问内存。
在本申请实施例一种可选的实现方式中,利用多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:确定新接收到的数据读取请求或数据写入请求的队列对标识;对接收到的数据读取请求或数据写入请求的队列对标识与任务传输通道中正在传输的数据读写任务的队列对标识进行信息匹配,获取匹配结果;如果信息匹配结果一致,则将匹配一致的数据读写任务使用的任务传输通道确定为所述新接收到的数据读取请求或数据写入请求的目标任务传输通道;如果信息匹配结果不一致,则启用空闲的任务传输通道接收所述新的数据读取请求或数据写入请求。通过这种方式,能够节省通道的资源使用率,为更多的数据读写请求任务提供可用的任务传输通道,使得本申请实施例提供的方法能够为在降低系统成本的情况下,支持更多的外部设备发起的远程访问内存需求。
进一步的,在本申请实施例的一种可选实现方式中,所述方法还包括:当启用空闲的任务传输通道接收所述新的数据读取请求或数据写入请求时,将该数据读取请求或数据写入请求对应的队列对标识记录为该任务传输通道的标识;当某个任务传输通道内的任务全部处理完毕,且没有接收到新的任务,则清除该通道标记的队列对标识,并将该通道标记为空闲,以提高任务传输通道内可选地的资源利用率。
步骤S102、生成接收的数据读取请求或数据写入请求对应的内存直接访问请求(DMA格式,Direct Memory Access),并将所述内存访问请求发送至所述主设备的上层应用软件。在本申请实施例中,上层应用软件为主设备(被访问端)上搭载的用于支持远程内存直接访问的服务端软件。内存直接访问请求是指一种高速的数据传输操作,其允许在外部设备和存储器之间直接读写数据,既不通过主设备的CPU,也不需要CPU进行干预,直接通过主设备的上搭载的上层应用软件快速和精确的进行远程访问内存,完成对主设备的内存数据读取或数据写入工作。
在本申请实施例的一种可选的实现方式中,利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:将所述外部设备发送的数据读取请求或数据写入请求分割成多个读取子请求或写入子请求,利用所述多个任务传输通道,对所述多个读取子请求或写入子请求进行接收。本申请实施例此处通过将大的数据读取或数据写入的任务分割成多个对应的小任务。对应地,生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件,包括:生成对应所述多个读取子请求或写入子请求内存直接访问请求,并将该对应多个小任务级别的远程内存直接访问请求传输给主设备的上层应用软件,以依次通过主设备的上层应用软件中执行对应的多个小任务的数据读取或数据写入操作。本实施此处通过将任务进行分割后执行对应操作,而不是将一个较大的数据读取请求或数据写入请求读取完成后才执行对应的操作,一定程度的提高了数据读写或数据写入的效率。
在本申请实施例的一种可选的实现方式中,该远程访问内存的方法还包括:确定同一时刻多个任务传输通道中的数据读取请求或数据写入请求的任务优先级;对应地,利用多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:根据任务优先级,对多个任务传输通道的读写优先级进行调度,以实现对外部设备发送的数据读取请求或数据写入请求进行接收。例如,当在同一时刻,多个不同任务传输通道接收到任务重要性不同的数据读取或数据写入请求,根据任务重要性的不同,调度接收到重要性越大的任务传输通道的任务优先级越高,以使得任务重要性高的数据读取请求或数据写入请求能够优先发送至主设备的上层应用软件,便于在主设备方完成对应的数据读取或数据写入工作。其中,所述任务的优先级可以是根据发起数据读取请求或数据写入请求的外部用户的权限信息、任务发起的时间信息等信息确定,本申请实施例对此不做限制。
进一步地,在本申请实施例一种可选的实现方式中,确定同一时刻多个任务传输通道中的数据读取请求或数据写入请求的任务优先级,包括:确定同一时刻多个任务传输通道中的数据读取请求或数据写入请求对应的目标任务数据的大小程度,根据目标任务大小程度的不同,确定数据读取请求或数据写入请求的任务优先级;其中,对应的目标任务数据越小,其任务优先级越高,从而使得本申请实施例提供的远程访问内存方法能够进一步减少小包数据任务的远程访问内存延迟,降低堵塞发生的概率。
在本申请实施例一种可选的实现方式中,利用多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:使用带有优先级的RR调度方式,对数据传输单元中的多个任务传输通道进行调度,用于对设备内产生的数据读取请求或数据写入请求进行接收。在本申请实施例中,RR调度方式即时间片轮转调度算法,在该调度方式中,将一个较小时间单元定义为时间量或时间片。多个任务传输通道作为循环队列。调度过程循环多个任务传输通道,每个时间片都将选择上述任务传输通道中的一个通道。本申请实施例此处示例性对该调度方式在本申请实施例的方式进行说明:当前数据传输单元包括2个任务传输通道,分别为通道1和通道2,通道1中正在传输A任务,通道2中正在传输B任务。根据一个数据访问时钟周期内最多允许访问的数据长度,将A任务被分割成a1、a2、a3、a4,a5等多个小任务,将B任务分割成b1和b2这两个小任务,且B任务的优先级高于A任务。此时使用带有优先级的RR调度方式,对数据传输单元中的多个任务传输通道进行调度执行任务的顺序为轮转执行,用于对外部设备发送的数据读取请求或数据写入请求进行接收,接收顺序为:b1-a1-b2-a2-a3-a4-a5,通过这种方式,可以保证B任务被优先接收完成,并保证有序接收A任务且不会有过多的延迟。
步骤S103、接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。
可选地,在本申请实施例中,所述方法还包括:当将外部设备发送的数据读取请求分割成多个读取子请求,利用所述多个任务传输通道,对多个读取子请求进行接收时,对应的,接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据,包括:利用多个输出传输通道的中的其他通道,接收主设备的内存单元返回的对应多个读取子求情的多个子响应数据,基于返回所述相应数据的时间信息或数据读取请求中包含的目标数据地址信息,对所述多个子响应数据进行拼接,生成目标读取数据作为响应数据反馈给对应的外部设备。具体的,该通道可以是当前利用率较低或者空闲的任务传输通道,以提高远程访问内存中数据读取的效率。
进一步地,在本申请一种可选的实现方式中,当将外部设备发送的数据写入请求分割成多个写入子请求,利用所述多个任务传输通道,对多个写入子请求进行接收,对应的,接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据,包括:生成对应的数据写入工作完成的提示信息,并将该提示信息作为响应数据,反馈给对应的外部设备。以提高远程访问内存中数据写入的效率。
本申请实施例提供的一种远程访问内存的方法,应用于与主设备配套使用数据传输单元,所述数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识;其利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收;生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件;接收利用上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。以降低远程访问内存过程中发生数据堵塞造成延迟的概率,提高远程访问内存的效率。
实施例二、
基于本申请实施例一所述的远程访问内存的方法,本申请实施例二还提供过一种远程访问内存的装置,应用于与主设备配套使用数据传输单元,该数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识。该装置如图2所示,图2为本申请实施例二提供的一种远程访问内存的装置20的结构示意图,该远程访问内存的装置20包括:
接收模块201,用于利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收;
生成模块202,用于生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件;
反馈模块203,接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。
可选地,在本申请实施例的一种实现方式中,接收模块201还用于:
确定新接收到的数据读取请求或数据写入请求的队列对标识;
对接收到的数据读取请求或数据写入请求的队列对标识与所述任务传输通道中的正在传输的数据读写任务的队列对标识进行信息匹配,获取匹配结果;
如果信息匹配结果一致,则将匹配一致的数据读写任务使用的任务传输通道确定为所述新接收到的数据读取请求或数据写入请求的目标任务传输通道;
如果信息匹配结果不一致,则启用空闲的任务传输通道接收所述新的数据读取请求或数据写入请求。
可选地,在本申请实施例的一种实现方式中,队列对标识包括要访问的端口地址、物理功能和虚拟功能中的一种或多种。
可选地,在本申请实施例的一种实现方式中,接收模块201还用于:
将所述外部设备发送的数据读取请求或数据写入请求分割成多个读取子请求或写入子请求;
利用所述多个任务传输通道,对所述多个读取子请求或写入子请求进行接收。
可选地,在本申请实施例的一种实现方式中,所述装置还包括判别模块(附图中未示出),还判别模块用于确定同一时刻多个任务传输通道中的数据读取请求或数据写入请求的任务优先级;
对应地,接收模块201还用于:根据所述任务优先级,对所述多个任务传输通道的读写优先级进行调度,以对外部设备发送的数据读取请求或数据写入请求进行接收。
可选地,在本申请实施例的一种实现方式中,接收模块201还用于:使用带有优先级的RR调度方式,对所述数据传输单元中的多个任务传输通道进行调度,用于对外部设备发送的数据读取请求或数据写入请求进行接收。
可选地,在本申请的一种实施例中,所述数据传输单元由一组或多组先进先出缓存器、单口RAM或多口RAM构成,以形成的多个任务传输通道。
本申请实施例提供的一种远程访问内存的装置,应用于与主设备配套使用数据传输单元,所述数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识;其接收模块利用多个任务传输通道对外部设备发送的数据读取请求或数据写入请求进行接收;设置生成模块用于生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件;设置反馈模块用于接收利用上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。以降低远程访问内存过程中发生数据堵塞造成延迟的概率,提高远程访问内存的效率。且装置的结构简单,易于实施。
实施例三、
本申请实施例还提供一种计算机存储介质,所述计算机存储介质上存储有计算机可执行指令,所述计算机可执行指令被执行时执行如本申请实施例一中所述的任意一种远程访问内存的方法。
实施例四、
本申请实施例还提供一种电子设备,如图3所示,图3为本申请实施例提供一种电子设备30的结构示意图,该电子设备30包括:
一个或多个处理器301;
存储器302,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器303执行,使得所述一个或多个处理器实现如本申请实施例一中所述的任意一种远程访问内存的方法。
至此,本申请已经对本申请主题的特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作可以按照不同的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序,以实现期望的结果。在某些实施方式中,多任务处理和并行处理可以是有利的。
在20世纪90年代,对于一个技术的改进可以很明显地区分是硬件上的改进(例如,对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而,随着技术的发展,当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此,不能说一个方法流程的改进就不能用硬件实体模块来实现。例如,可编程逻辑器件(Programmable Logic Device,PLD)(例如现场可编程门阵列(Field Programmable GateArray,FPGA))就是这样一种集成电路,其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统层“集成”在一片PLD上,而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且,如今,取代手工地制作集成电路芯片,这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现,它与程序开发撰写时所用的软件编译器相类似,而要编译之前的原始代码也得用特定的编程语言来撰写,此称之为硬件描述语言(Hardware Description Language,HDL),而HDL也并非仅有一种,而是有许多种,如ABEL(Advanced Boolean Expression Language)、AHDL(Altera Hardware DescriptionLanguage)、Confluence、CUPL(Cornell University Programming Language)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等,目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚,只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中,就可以很容易得到实现该逻辑方法流程的硬件电路。
控制器可以按任何适当的方式实现,例如,控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(Application Specific Integrated Circuit,ASIC)、可编程逻辑控制器和嵌入微控制器的形式,控制器的例子包括但不限于以下微控制器:ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20以及Silicone Labs C8051F320,存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道,除了以纯计算机可读程序代码方式实现控制器以外,完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件,而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至,可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
上述实施例阐明的系统层、装置、模块或单元,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的,计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、系统层或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定事务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行事务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于系统层实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种远程访问内存的方法,其特征在于,应用于与主设备配套使用数据传输单元,所述数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识;所述方法包括:
利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收;
生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件;
接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。
2.根据权利要求1所述的远程访问内存的方法,其特征在于,所述利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:
确定新接收到的数据读取请求或数据写入请求的队列对标识;
对接收到的数据读取请求或数据写入请求的队列对标识与所述任务传输通道中的正在传输的数据读写任务的队列对标识进行信息匹配,获取匹配结果;
如果信息匹配结果一致,则将匹配一致的数据读写任务使用的任务传输通道确定为所述新接收到的数据读取请求或数据写入请求的目标任务传输通道;
如果信息匹配结果不一致,则启用空闲的任务传输通道接收所述新的数据读取请求或数据写入请求。
3.根据权利要求2所述的远程访问内存的方法,其特征在于,队列对标识包括要访问的端口信息、物理功能和虚拟功能中的一种或多种。
4.根据权利要求1所述的远程访问内存的方法,其特征在于,所述利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:
将所述外部设备发送的数据读取请求或数据写入请求分割成多个读取子请求或写入子请求;
利用所述多个任务传输通道,对所述多个读取子请求或写入子请求进行接收。
5.根据权利要求1所述的远程访问内存的方法,其特征在于,所述方法还包括:确定同一时刻多个任务传输通道中的数据读取请求或数据写入请求的任务优先级;
对应地,所述利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:
根据所述任务优先级,对所述多个任务传输通道的读写优先级进行调度,以对所述外部设备发送的数据读取请求或数据写入请求进行接收。
6.根据权利要求1~5中任一项所述的远程访问内存的方法,其特征在于,所述利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收,包括:
使用带有优先级的RR调度方式,对所述数据传输单元中的多个任务传输通道进行调度,用于对外部设备发送的数据读取请求或数据写入请求进行接收。
7.根据权利要求1所述的远程访问内存的方法,其特征在于,所述数据传输单元由一组或多组先进先出缓存器、单口RAM或多口RAM构成,以形成所述多个任务传输通道。
8.一种远程访问内存的装置,其特征在于,应用于与主设备配套使用数据传输单元,所述数据传输单元包含多个任务传输通道,不同任务传输通道中的数据读写任务具有不同的队列对标识,相同任务传输通道中的数据读写任务具有相同的队列对标识;所述装置包括:
接收模块,用于利用所述多个任务传输通道,对外部设备发送的数据读取请求或数据写入请求进行接收;
生成模块,用于生成接收的数据读取请求或数据写入请求对应的内存直接访问请求,并将所述内存访问请求发送至所述主设备的上层应用软件;
反馈模块,用于接收利用所述上层应用软件对主设备的内存单元进行数据读取或数据写入后返回的响应数据。
9.一种计算机存储介质,其特征在于,所述计算机存储介质上存储有计算机可执行指令,所述计算机可执行指令被执行时执行如权利要求1~7中任意一项所述的远程访问内存的方法。
10.一种电子设备,其特征在于,包括:
一个或多个处理器;
存储器,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1~7中任意一项所述的远程访问内存的方法。
CN202311540392.6A 2023-11-17 2023-11-17 一种远程访问内存的方法、装置及相关设备 Pending CN117539801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311540392.6A CN117539801A (zh) 2023-11-17 2023-11-17 一种远程访问内存的方法、装置及相关设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311540392.6A CN117539801A (zh) 2023-11-17 2023-11-17 一种远程访问内存的方法、装置及相关设备

Publications (1)

Publication Number Publication Date
CN117539801A true CN117539801A (zh) 2024-02-09

Family

ID=89783721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311540392.6A Pending CN117539801A (zh) 2023-11-17 2023-11-17 一种远程访问内存的方法、装置及相关设备

Country Status (1)

Country Link
CN (1) CN117539801A (zh)

Similar Documents

Publication Publication Date Title
US8108571B1 (en) Multithreaded DMA controller
US9026763B2 (en) Managing out-of-order memory command execution from multiple queues while maintaining data coherency
US8325603B2 (en) Method and apparatus for dequeuing data
US8478926B1 (en) Co-processing acceleration method, apparatus, and system
CN113918101B (zh) 一种写数据高速缓存的方法、系统、设备和存储介质
US7490185B2 (en) Data processing system, access control method, and access control device
US20070079021A1 (en) Selective I/O prioritization by system process/thread and foreground window identification
WO2018140202A1 (en) Technologies for pooling accelerators over fabric
WO2013121085A2 (en) Method, apparatus, and computer program product for inter-core communication in multi-core processors
CN111930530B (zh) 一种基于物联网的设备消息处理方法、装置及介质
US20240143392A1 (en) Task scheduling method, chip, and electronic device
CN113010297A (zh) 基于消息队列的数据库写入调度器、写入方法和存储介质
CN110851276A (zh) 一种业务请求处理方法、装置、服务器和存储介质
US9753769B2 (en) Apparatus and method for sharing function logic between functional units, and reconfigurable processor thereof
CN116414534A (zh) 任务调度方法、装置、集成电路、网络设备及存储介质
CN114328350A (zh) 一种基于axi总线的通讯方法、装置以及介质
CN113079113B (zh) 数据传输装置和数据传输系统
WO2013148439A1 (en) Hardware managed allocation and deallocation evaluation circuit
CN113407357A (zh) 进程间数据搬移的方法及装置
CN110895517B (zh) 基于fpga的传输数据的方法、设备及系统
CN117539801A (zh) 一种远程访问内存的方法、装置及相关设备
CN115981893A (zh) 消息队列任务处理方法、装置、服务器及存储介质
US11210089B2 (en) Vector send operation for message-based communication
CN112236755A (zh) 一种内存访问方法及装置
CN110764710B (zh) 低延迟高iops的数据访问方法与存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination