CN117529096A - 半导体器件的制备方法 - Google Patents

Abstract

本公开实施例涉及半导体技术领域，提供一种半导体器件的制备方法，以解决位线结构倾斜以及漏电问题。制备方法包括：对基底进行第一图形化处理，以形成多个位线接触孔；形成填充满位线接触孔的填充层；在基底上形成相互分立的多个电容接触结构和位于多个电容接触结构之间用于隔离各电容接触结构的隔离结构，各电容接触结构与各有源区的源极区和漏极区中另一者一一对应电接触；对隔离结构进行第二图形化处理，以形成多个位线通孔；形成多个填充位线通孔的位线结构，位线结构经由位于位线接触孔内的位线接触结构与源极区和漏极区中一者电连接。本公开实施例在保证位线结构的完整性的同时，减小位线结构与电容接触结构之间发生漏电的概率。

Description

半导体器件的制备方法

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种半导体器件的制备方法。

背景技术

动态随机存取存储器（Dynamic Random Access Memory，DRAM）中的存储单元通常包括电容器和晶体管，晶体管具有栅极、第一端以及第二端，且晶体管与字线和位线结构电连接，通过字线与位线结构的配合实现数据信息的存储与读取。具体地，晶体管的栅极与字线连接，晶体管的第一端与位线结构相连，晶体管的第二端与电容器相连，字线控制晶体管的沟道区打开，以便通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。

为了实现更大的存储密度、更快的存取速度以及更低的冗余度，存储器的集成度在不断提高，存储单元的尺寸越来越小。伴随着存储单元的尺寸的缩小，采用目前的半导体制造工艺制造的存储器中，存储器存在位线结构易倾斜以及位线结构与电容接触结构（Node Contact，NC）之间易发生漏电的问题。

发明内容

本公开实施例提供一种半导体器件的制备方法，至少有利于在改善位线结构倾斜、保证位线结构的完整性的同时，减小位线结构与电容接触结构之间发生漏电的概率。

根据本公开一些实施例，本公开实施例一方面提供一种半导体器件的制备方法，包括：提供基底，所述基底包括多个相互间隔的有源区，所述有源区包括源极区和漏极区，所述基底内具有沿第一方向间隔排布的多个字线，且所述字线沿第二方向延伸；对所述基底进行第一图形化处理，以形成多个位线接触孔，多个所述位线接触孔暴露出各所述有源区的所述源极区和所述漏极区中的一者；形成填充满所述位线接触孔的填充层；在所述基底上形成相互分立的多个电容接触结构和位于多个所述电容接触结构之间用于隔离各所述电容接触结构的隔离结构，所述电容接触结构的侧壁与所述隔离结构相接触，各所述电容接触结构与各所述有源区的所述源极区和所述漏极区中的另一者一一对应电接触；对所述隔离结构进行第二图形化处理，以形成多个位线通孔，所述位线通孔沿所述第一方向延伸；形成多个位线结构，所述位线结构填充所述位线通孔，所述位线结构经由位于所述位线接触孔内的位线接触结构与所述源极区和所述漏极区中的一者电连接。

在一些实施例中，所述位线通孔露出所述填充层；所述第二图形化处理的工艺步骤还包括：对于每个位线接触孔，去除至少部分所述填充层，以露出至少部分所述位线接触孔；在所述第二图形化处理之后，形成所述位线结构之前，还包括：在所述位线通孔和露出的至少部分所述位线接触孔的侧壁上形成第一绝缘层；形成所述位线结构的工艺步骤包括：在所述第一绝缘层的侧壁上形成填充满所述位线接触孔的所述位线接触结构和填充满所述位线通孔的所述位线结构。

在一些实施例中，形成所述填充层的工艺步骤包括：形成保护层，所述保护层位于所述位线接触孔的侧壁；在所述保护层的侧壁上形成牺牲层，所述牺牲层填充满所述位线接触孔，且所述牺牲层的材料与所述保护层的材料不同，所述牺牲层以及所述保护层构成所述填充层；去除至少部分所述填充层，包括：去除所述牺牲层；在露出的至少部分所述位线接触孔的侧壁上形成所述第一绝缘层的工艺步骤中，露出的至少部分所述位线接触孔的侧壁为所述保护层，形成在露出的至少部分所述位线接触孔的侧壁上的所述第一绝缘层位于所述保护层的侧壁上。

在一些实施例中，去除至少部分所述填充层的工艺步骤包括：对于每个位线接触孔，去除全部的所述填充层，以露出全部所述位线接触孔；在形成所述第一绝缘层的工艺步骤中，在露出的全部所述位线接触孔的侧壁上形成所述第一绝缘层。

在一些实施例中，形成所述填充层的工艺步骤包括：在所述位线接触孔的侧壁上形成第二绝缘层，且在形成所述电容接触结构和所述隔离结构之前，在侧壁上形成有所述第二绝缘层的所述位线接触孔内填充满导电材料，所述导电材料形成所述位线接触结构，所述第二绝缘层以及所述位线接触结构构成所述填充层；所述第二图形化处理的工艺步骤包括：形成露出所述位线接触结构的顶面的所述位线通孔；在形成所述位线通孔之后，形成所述位线结构之前，还包括：在所述位线通孔的侧壁上形成第三绝缘层；形成所述位线结构的工艺步骤包括：在所述第三绝缘层的侧壁上形成填充满所述位线通孔的所述位线结构。

在一些实施例中，所述第一图形化处理的工艺步骤包括：在所述基底上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述基底，以形成多个所述位线接触孔；形成所述填充层的工艺步骤包括：在所述位线接触孔内形成所述填充层；去除所述图形化的掩膜层，直至露出各所述有源区的所述源极区和所述漏极区中的另一者。

在一些实施例中，形成所述电容接触结构和所述隔离结构的工艺步骤包括：在所述基底上形成第一导电膜层；图形化所述第一导电膜层，形成相互分立的多个所述电容接触结构，相邻所述电容接触结构间形成隔离槽；在所述隔离槽内填充满隔离材料以形成所述隔离结构，所述隔离结构的顶面与所述电容接触结构的顶面相齐平。

在一些实施例中，在所述基底上形成第一导电膜层的工艺步骤包括：在所述基底上形成第一半导体导电层；在所述第一半导体导电层上形成第一金属层；进行退火处理，以使所述第一金属层与所述第一半导体导电层发生反应，将部分厚度的所述第一半导体导电层转换为第一金属半导体化合物层；在形成所述第一金属半导体化合物层之后，去除未发生反应的所述第一金属层，其中，所述第一金属半导体化合物层以及剩余所述第一半导体导电层构成所述第一导电膜层。

在一些实施例中，在形成所述填充层之后，形成所述第一导电膜层之前，还包括：对所述基底进行第三图形化处理，以形成多个电容接触槽，多个所述电容接触槽暴露出各所述有源区的所述源极区和所述漏极区中的另一者；在所述基底上形成所述第一半导体导电层时，所述第一半导体导电层还位于所述电容接触槽内。

在一些实施例中，形成所述电容接触结构和所述隔离结构的工艺步骤包括：在所述基底上形成隔离膜层；图形化所述隔离膜层，形成贯穿所述隔离膜层的相互分立的多个接触槽，图形化后的所述隔离膜层作为所述隔离结构；在各所述接触槽内形成第二半导体导电层；在所述第二半导体导电层上形成第二金属层；进行退火处理，以使所述第二金属层与所述第二半导体导电层发生反应，将部分厚度的所述第二半导体导电层转换为第二金属半导体化合物层；在形成所述第二金属半导体化合物层之后，去除未发生反应的所述第二金属层，其中，在每个接触槽内形成的所述第二金属半导体化合物层以及剩余所述第二半导体导电层构成所述电容接触结构，所述隔离结构的顶面与所述电容接触结构的顶面相齐平。

本公开实施例提供的技术方案至少具有以下优点：

本公开实施例提供的半导体器件的制备方法的技术方案中，先对基底进行第一图形化处理，以形成暴露出有源区的源极区和漏极区中的一者的位线接触孔；在位线接触孔内填充满填充层；之后，在基底上形成相互分立的多个电容接触结构，并在基底上形成用于隔离各电容接触结构的隔离结构，各电容接触结构与有源区的源极区和漏极区中的另一者一一对应电接触。在电容接触结构以及隔离结构形成之后，对隔离结构进行第二图形化处理，以形成多个位线通孔，各位线通孔沿第一方向延伸；填充位线通孔以形成位线结构，且位线结构经由位于位线接触孔内的位线接触结构与源极区和漏极区中的一者电连接。本公开实施例中，通过在位线通孔内填充位线结构的方式，形成埋入式位线，使得隔离结构可以为位线结构提供良好的支撑保护作用，避免位线结构发生倾斜，保证位线结构的完整性；此外，先形成电容接触结构以及隔离结构，后形成位线结构，使得位线结构与电容接触结构之间的膜层结构简单，位线结构与电容接触结构之间至少由隔离结构提供良好的绝缘隔离作用，从而有利于防止位线结构与电容接触结构之间发生漏电问题。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为一种半导体器件的制备方法中基底的俯视结构示意图；

图2为图1沿aa1方向切割的剖面结构示意图；

图3为在图2基础上形成电容接触结构的剖面结构示意图；

图4为本公开一些实施例提供的半导体器件的制备方法中基底的一种局部俯视结构示意图；

图5为图4中沿BB1方向切割的剖面结构示意图；

图6为图4中沿CC1方向切割的剖面结构示意图；

图7为在图5基础上的一种剖面结构示意图；

图8为在图6基础上的一种剖面结构示意图；

图9为在图5基础上的另一种剖面结构示意图；

图10为在图6基础上的另一种剖面结构示意图；

图11为在图7基础上的剖面结构示意图；

图12为在图8基础上的剖面结构示意图；

图13为电容接触结构以及隔离结构的一种局部俯视剖面结构示意图；

图14为在图11基础上的剖面结构示意图；

图15为在图12基础上的剖面结构示意图；

图16为在图11基础上的另一种剖面结构示意图；

图17为在图14基础上的剖面结构示意图；

图18为在图15基础上的剖面结构示意图；

图19为在图17基础上的剖面结构示意图；

图20为在图18基础上的剖面结构示意图；

图21为在图9基础上的剖面结构示意图；

图22为在图10基础上的剖面结构示意图；

图23为本公开另一些实施例提供的半导体器件的制备方法中基底的局部俯视剖面结构示意图；

图24为图23中沿BB1方向切割的剖面结构示意图；

图25为图23中沿CC1方向切割的剖面结构示意图；

图26为在图24基础上的剖面结构示意图；

图27为在图25基础上的剖面结构示意图；

图28为在图26基础上的剖面结构示意图；

图29为在图27基础上的剖面结构示意图。

具体实施方式

图1至图3为一种半导体器件的制造方法中各步骤对应的结构示意图，其中，图1为半导体器件的制备方法中基底的俯视结构示意图，图2为图1沿aa1方向切割的剖面结构示意图，图3为在图2基础上形成电容接触结构的剖面结构示意图。一种半导体器件的制造方法包括如下步骤：

结合参考图1和图2，提供基底10，基底10包括多个相互间隔的有源区11，有源区11包括源极区（未标示）和漏极区（未标示），基底10内具有沿第一方向Y间隔排布的多个字线14，且字线14沿第二方向X延伸。基底10还可以包括绝缘结构12，绝缘结构12用于隔离相邻的有源区11。

其中，绝缘结构12还可以覆盖有源区11的顶面。

继续参考图1和图2，在基底10上形成沿第二方向X排布的多个位线结构13，位线结构13沿第一方向Y延伸，且各位线结构13经由相应的位线接触结构（未标示）与源极区电连接。

其中，位线结构13可以包括依次层叠的半导体导电层1、第一金属层2、第二金属层3以及位线盖层4，半导体导电层1的材料可以为多晶硅，第一金属层2的材料可以为TiN或TaN，第二金属层3的材料为可以铜、铝或者钨，位线盖层4的材料可以为氧化硅、氮化硅或氮氧化硅。位线接触结构与半导体导电层1可以为一体结构，即在形成半导体导电层1的工艺步骤中同步形成位线接触结构。

通常的，采用干法刻蚀工艺形成位线结构13，在形成位线结构13之后，还会进行清洗处理，以去除残留在位线结构13表面和/或基底10表面的杂质，该杂质包括但不限于干法刻蚀工艺产生的刻蚀残留物。在清洗处理期间，位线结构13侧壁缺乏支撑作用而导致位线结构13易发生倾斜，严重的甚至可能倒塌。

参考图3，在位线结构13侧壁上形成位线侧墙（未标示）；在相邻位线结构13之间形成隔离结构（未图示），并在隔离结构中形成相互分立的多个电容接触结构15，各电容接触结构15与各有源区11的漏极区一一对应电接触。其中，位线侧墙可以为氮化硅层-氧化硅层-氮氧化硅层的三层侧墙结构。

在一些例子中，形成电容接触结构15的工艺步骤包括：在隔离结构上形成图形化的掩膜层；以图形化的掩膜层为掩膜，对隔离结构进行刻蚀处理，以在隔离结构内形成第一电容接触槽，第一电容接触槽露出基底10表面，对露出的基底10继续刻蚀，形成第二电容接触槽；在第二电容接触槽以及第一电容接触槽内填充导电材料，以形成电容接触结构15。

在刻蚀形成第一电容接触槽以及第二电容接触槽期间，位线侧墙暴露在刻蚀环境中，位线侧墙的局部区域可能会受到刻蚀损伤，造成电容接触结构15与位线结构13之间发生漏电。此外，电容接触结构15与位线结构13之间的中间膜层层数相对较多且较为复杂，这种中间膜层可能导致电容接触结构15与位线结构13之间存在扩散界面，扩散界面的存在，也会导致位线结构13与电容接触结构15之间发生漏电。

本公开实施例提供一种半导体器件的制备方法，提供基底，基底包括多个相互间隔的有源区，有源区包括源极区和漏极区，基底内具有沿第一方向间隔排布的多个字线，且字线沿第二方向延伸。先对基底进行第一图形化处理，以形成多个位线接触孔，多个位线接触孔暴露出各有源区的源极区和漏极区中的一者，且形成填充满位线接触孔的填充层；并在基底上形成相互分立的多个电容接触结构和位于多个电容接触结构之间用于隔离各电容接触结构的隔离结构，电容接触结构的侧壁与隔离结构相接触，电容接触结构与源极区和漏极区的另一者一一对应电接触；然后，对隔离结构进行第二图形化处理，以形成多个位线通孔，位线通孔沿第一方向延伸；形成填充位线通孔的位线结构，且位线结构经由位于位线接触孔内的位线接触结构与源极区和漏极区中的一者电连接。如此，本公开实施例提供一种新的制程方式，先制备电容接触结构后制备位线结构，并且通过在隔离结构内形成位线通孔以定义出位线结构的位置和尺寸的方式，在位线通孔内形成位线结构，使得隔离结构为位线结构提供良好的支撑，避免位线结构发生倾斜。此外，先形成电容接触结构后形成位线结构的方式，电容接触结构与位线结构之间可以经由膜层结构相对简单的隔离结构隔离，使得电容接触结构与位线结构之间的绝缘性能和隔离性能更好，大幅减少甚至避免电容接触结构与位线结构之间发生漏电。

同时，通过在隔离结构内形成位线通孔并在位线通孔内形成位线结构的方式，使得形成的位线结构为埋入式位线（Buried Bit Line），在实现电容接触结构与位线结构的良好隔离目的同时，保证位线结构在后续的工艺步骤中始终可以得到隔离结构的良好支撑作用，避免后续的工艺步骤破坏位线结构。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。

图4至图22为本公开一些实施例提供的半导体器件的制备方法各步骤对应的局部结构示意图。

其中，图4为本公开一些实施例提供的半导体器件的制备方法中基底的一种局部俯视结构示意图，图5为图4中沿BB1方向切割的剖面结构示意图，图6为图4中沿CC1方向切割的剖面结构示意图。需要说明的是，为了便于图示，图4中未体现出位线接触孔以及图形化的掩膜层；另外，还需要说明的是，为了便于理解，图4中示意出了后续会形成的位线结构110，而图5和图6中未示意出位线结构。

参考图4至图6，提供基底100，基底100包括多个相互间隔的有源区101，有源区包括源极区和漏极区，基底100内具有沿第一方向Y排布的多个字线102，且字线102沿第二方向X延伸。

本公开实施例制备的半导体器件可以为存储器，例如为动态随机存取存储器（Dynamic Random Access Memory，DRAM）。

在一些例子中，有源区101的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟。

在一些例子中，同一有源区101可以用于形成两个晶体管，这两个晶体管的源极区可以共用，有利于节约半导体器件的面积。相应的，同一有源区101与两个字线102相对应，换句话说，同一有源区101内具有两个沟道区，且沟道区与相对应的字线102正对。可以理解的是，在另一些例子中，同一有源区也可以用于形成一个晶体管，相应的，同一有源区内具有一个沟道区。

基底100还可以包括绝缘结构103，绝缘结构103用于隔离相邻的有源区101。位于相邻有源区101之间的绝缘结构103可以为浅沟槽隔离（shallow trench isolation，STI）。此外，绝缘结构103还可以覆盖有源区101的表面，对有源区101的表面起到保护作用。

在一些例子中，绝缘结构103的材料可以为氧化硅、氮化硅或者氮氧化硅中的至少一者。

字线102可以包括层叠的字线导电层122以及字线盖层132。其中，字线导电层122的材料可以为氮化钛以及多晶硅、铜、铝或者钨中的至少一种（如字线导电层122的材料可以为氮化钛和钨），字线盖层132的材料可以为氧化硅、氮化硅或者氮氧化硅。

字线102还可以包括栅介质层112，栅介质层112用于隔离字线导电层122与相应的沟道区。

继续参考图4至图6，对基底100进行第一图形化处理，以形成多个位线接触孔104，多个位线接触孔104暴露出各有源区101的源极区和漏极区中的一者。

可以理解的是，后续形成的位线结构与源极区和漏极区中的一者电连接，后续形成的电容接触结构与源极区和漏极区中的另一者电连接。即，若位线结构以及后续形成的位线接触结构与源极区电连接，则电容接触结构与漏极区电连接；若位线结构以及后续形成的位线接触结构与漏极区电连接，则电容接触结构与源极区电连接。为了便于说明，后续将以位线接触孔暴露出各有源区101的源极区，即位线接触结构以及位线结构与源极区电连接、电容接触结构与漏极区电连接作为示例，对半导体器件的形成步骤进行详细说明。

位线接触孔104为后续形成位线接触结构做准备，后续会在位线接触孔104内填充导电材料以形成与源极区电接触的位线接触结构。

在一些例子中，对于与同一有源区101对应的两个字线102，源极区位于这两个字线102之间，相应的，位线接触孔104也位于这2个字线之间。

在沿第一方向Y的剖面上，位线接触孔104的剖面形状可以为倒梯形，和/或，在沿第二方向X的剖面上，位线接触孔104的剖面形状可以为倒梯形。这样，位线接触孔104具有相对较大的体积，使得后续可形成位线接触结构的空间相对较大，有利于增加位线接触结构的体积，从而减小位线接触结构的电阻。

本公开实施例并不对位线接触孔104的剖面形状做限定，例如，在另一些例子中，在沿第一方向Y的剖面上，位线接触孔104的剖面形状可以为矩形，和/或，在沿第二方向X的剖面上，位线接触孔104的剖面形状可以为矩形。

以下将结合附图对形成位线接触孔104的一种具体步骤进行详细说明。

继续参考图4至图6，在基底100上形成图形化的掩膜层105；以图形化的掩膜层105为掩膜，刻蚀基底100，以形成多个位线接触孔104。

图形化的掩膜层105内具有开口，开口用于定义后续形成的位线接触孔的位置和尺寸。

形成图形化的掩膜层105的工艺步骤包括：在基底100上形成初始掩膜；在初始掩膜上形成图形化的光刻胶层；以图形化的光刻胶层为掩膜，对初始掩膜层进行刻蚀处理，以形成图形化的掩膜层105，图形化的掩膜层105内具有开口；去除图形化的光刻胶层。

在一些例子中，图形化的掩膜层105可以包括依次层叠的第一掩膜层115、第二掩膜层125以及第三掩膜层135，且第一掩膜层115、第二掩膜层125以及第三掩膜层135的材料彼此不同。其中，开口可以仅贯穿第三掩膜层135，后续以第三掩膜层135为掩膜，沿开口刻蚀第二掩膜层125、第一掩膜层115以及基底100。开口也可以贯穿第三掩膜层135和第二掩膜层125。或者，开口还可以贯穿第三掩膜层135、第二掩膜层125以及第一掩膜层115。

其中，第一掩膜层115的材料可以氮化硅，第二掩膜层125的材料可以为多晶硅，第三掩膜层135的材料可以为氧化硅。

可以理解的是，本公开实施例并不对图形化的掩膜层105的具体层数做限定，在一些例子中，图形化的掩膜层也可以单层结构或者双层结构。

可以采用干法刻蚀工艺刻蚀基底100，以形成位线接触孔104。具体地，以图形化的掩膜层105为掩膜，采用干法刻蚀工艺，刻蚀有源区101，以形成露出源极区的位线接触孔104。在一些例子中，部分绝缘结构103还位于有源区101表面，则在刻蚀有源区101之前，还以图形化的掩膜层为掩膜，刻蚀去除位于有源区101表面的绝缘结构103。

在形成位线接触孔104后，可以保留图形化的掩膜层105，以使得后续形成填充层的工艺步骤中，图形化的掩膜层105可以为基底100表面提供保护作用，尤其是可以为有源区101中的漏极区表面提供保护作用。

图7为在图5基础上的一种剖面结构示意图，图8为在图6基础上的一种剖面结构示意图。图9为在图5基础上的另一种剖面结构示意图，图10为在图6基础上的另一种剖面结构示意图。

参考图7及图8，形成填充满位线接触孔104（参考图7）的填充层106。

填充层106作为占据位线接触孔104的空间位置的牺牲层，在后续工艺步骤至少部分填充层106会被去除。

填充层106可以为单层结构。填充层106的材料可以为氧化硅、氮化硅或者氮氧化硅。

填充层106的材料与绝缘结构103的材料可以不同，这样，后续去除填充层106的工艺步骤中，去除填充层106的工艺对绝缘结构103造成的刻蚀损伤相对较小，避免对绝缘结构103造成不必要的刻蚀。在一些例子中，填充层106的材料可以为SOH（即旋涂硬掩膜层材料）。

在一些例子中，形成填充层106的工艺步骤可以包括：在位线接触孔104内形成填充层106；去除图形化的掩膜层105（参考图5和图6），直至露出各有源区101的源极区和漏极区中的另一者。例如，对于后续形成的电容接触结构与漏极区电连接的情形，去除图形化的掩膜层105，直至露出各有源区的漏极区。

在去除图形化的掩膜层105之前，填充层106的顶面可以与图形化的掩膜层105齐平。在去除图形化的掩膜层105的工艺步骤中，还去除部分厚度的填充层106，直至剩余填充层106顶面与有源区101的漏极区顶面齐平。

可以采用干法刻蚀工艺、湿法刻蚀工艺或者化学机械研磨抛光工艺（ChemicalMechanical Polishing，CMP），去除图形化的掩膜层105，且同步去除部分厚度的填充层106，直至漏极区顶面被暴露出来。

可以理解的是，如图7和图8所示，填充层106可以是单层结构。

在另一些例子中，参考图9和图10，形成填充层106的工艺步骤可以包括：形成保护层116，保护层116位于位线接触孔104的侧壁；在保护层116的侧壁上形成牺牲层126，牺牲层126填充满位线接触孔104，且牺牲层126的材料与保护层116的材料不同，牺牲层126以及保护层116构成填充层106。

也就是说，填充层106也可以为叠层结构。后续在位线通孔形成之后，去除至少部分填充层106的步骤中，位于位线接触孔104的侧壁上的保护层116可以提供刻蚀停止的作用，避免对位线接触孔104侧壁造成不必要的刻蚀损伤，有利于进一步避免位线接触结构与字线之间的漏电问题，且进一步避免位线接触结构与后续形成的电容接触结构之间的漏电问题。

此外，由于位线接触孔的深宽比相对较小，因此在位线接触孔104侧壁上形成保护层116的工艺难度相对较小，并且保护层116的致密度以及均匀度均较高，后续在形成位线接触结构之后，保护层116可以为位线接触结构提供优良的绝缘保护作用。

图11为在图7基础上的剖面结构示意图，图12为在图8基础上的剖面结构示意图，图13为电容接触结构以及隔离结构的一种局部俯视剖面结构示意图，图14为在图11基础上的剖面结构示意图，图15为在图12基础上的剖面结构示意图。

参考图11至图15，在基底100上形成相互分立的多个电容接触结构107和位于多个电容接触结构107之间的隔离结构108，隔离结构108用于隔离各电容接触结构107。电容接触结构107的侧壁与隔离结构108相接触，各电容接触结构107与各有源区101的源极区和漏极区中的另一者一一对应电接触。

电容接触结构107也可称为接触位点（NC，node contact）。在一些例子中，电容接触结构107用于电连接漏极区与后续形成的电容器。

在一些例子中，可以先形成电容接触结构107后形成隔离结构108。以下将结合图11至图14对电容接触结构107和隔离结构108的形成步骤进行说明。

参考图11及图12，在基底100上形成第一导电膜层117。

具体地，第一导电膜层117覆盖基底100整个表面上，第一导电膜层117位于绝缘结构103表面、字线102表面、漏极区表面以及填充层106表面。

在一些例子中，形成第一导电膜层117的工艺步骤可以包括：在基底100上形成第一半导体导电层1171；在第一半导体导电层1171上形成第一金属层；进行退火处理，以使第一金属层与第一半导体导电层1171发生反应，将部分厚度的第一半导体导电层1171转换为第一金属半导体化合物层1172；在形成第一金属半导体化合物层1172之后，去除未发生反应的第一金属层，其中，第一金属半导体化合物层1172以及剩余第一半导体导电层1171构成第一导电膜层117。

在一些例子中，第一半导体导电层1171的材料可以为多晶硅（poly），第一金属层的材料可以为Co，相应的，第一金属半导体化合物层1172的材料可以为硅化钴。可以理解的是，第一金属层的材料可以为Ni，相应的，第一金属半导体化合物层1172的材料可以为硅化镍。在基底100整个表面上形成第一半导体导电层1171（如多晶硅），能够在类似平面的结构上形成该第一半导体导电层1171，避免了在高深宽比的结构中形成第一半导体导电层（如多晶硅）时会产生气隙（void）的现象，有利于提高整体性能。

另外，第一半导体导电层1171的材料也可以为锗或者锗化硅。

可以理解的是，上述以第一导电膜层117为叠层结构为例，在其他实施例中，第一导电膜层也可以为单层结构，第一导电膜层的材料可以为半导体导电材料或者金属导电材料，半导体导电材料可以为硅、锗或者锗化硅，金属导电材料可以为铜、铝或者钨。

参考图13、图14及图15，图形化第一导电膜层117（参考图12及图13），形成相互分立的多个电容接触结构107，相邻电容接触结构107间形成隔离槽；在隔离槽内填充满隔离材料以形成隔离结构108，隔离结构108的顶面与电容接触结构107的顶面相齐平。

与电容接触结构107相接触的漏极区表面可以为平面，换句话说，与电容接触结构107相接触的漏极区表面局部区域未被刻蚀，使得与电容接触结构107相接触的漏极区各区域表面齐平或者接近齐平。这样，可以避免漏极区表面受到刻蚀损伤，使得漏极区与电容接触结构107之间的接触界面性能好，减少接触界面缺陷。

电容接触结构107可以包括第一半导体导电部127以及位于第一半导体导电部127表面的第一金属半导体化合物部137，其中，第一半导体导电部127为图形化第一半导体导电层1171后得到的，第一金属半导体化合物部137为图形化第一金属半导体化合物层1172后得到的。

第一金属半导体化合物部137有利于降低电容接触结构107与后续形成的导电结构之间的接触电阻。

可以理解的是，电容接触结构107也可以为单层结构，电容接触结构107的材料可以为多晶硅或者金属，其中，金属可以为铜、铝或者钨。

在一些例子中，图形化第一导电膜层117的工艺步骤可以包括：在第一导电膜层117表面形成沿第一方向Y间隔排布的多个第一光刻胶膜；以第一光刻胶膜为掩膜，刻蚀第一导电膜层117，直至露出基底100表面；去除第一光刻胶膜；在露出的基底100表面以及刻蚀后的第一导电膜层117上形成沿第二方向X间隔排布的多个第二光刻胶膜；以第二光刻胶膜为掩膜，继续刻蚀第一导电膜层117，直至露出基底100表面，剩余的第一导电膜层117作为电容接触结构107；去除第二光刻胶膜层。

隔离结构108的材料可以为氧化硅、氮化硅或者氮氧化硅。在一些例子中，隔离结构108的材料为氮化硅。

此外，隔离结构108可以为单层结构，也可以为叠层结构。

上述采用两次图形化的方式，对第一导电膜层117进行图形化以形成电容接触结构107，有利于降低对第一导电膜层117进行图形化的难度。可以理解的是，在另一些例子中，也可以采用一次图形化的方式，对第一导电膜层117进行图形化以形成电容接触结构107。

采用先形成电容接触结构107后形成隔离结构108的方式，至少具有以下几个方面的优势：一方面，先形成电容接触结构107，有利于进一步避免与电容接触结构107接触的漏极区表面暴露在刻蚀环境中，使得电容接触结构107与漏极区之间具有优异的接触界面性能。另一方面，在形成电容接触结构107之后，不同电容接触结构107之间的接触槽的空间尺寸相对较大，使得填充隔离材料以形成隔离结构108的难度低，且形成的隔离结构108对电容接触结构107侧壁的覆盖能力好，避免电容接触结构107侧壁与隔离结构108之间出现孔隙，有利于进一步的避免电容接触结构107与后续形成的位线结构之间发生漏电问题。

图16为在图11基础上的另一种剖面结构示意图。可以理解的是，在另一些例子中，参考图16，在形成第一导电膜层117之前，还可以包括：对基底100进行第三图形化处理，以形成多个电容接触槽，多个电容接触槽暴露出各有源区的源极区和漏极区中的另一者；相应的，在基底100上形成第一半导体导电层1171时，第一半导体导电层1171还位于电容接触槽内。

例如，对于电容接触结构107与漏极区电连接的情形，多个电容接触槽暴露出各有源区的漏极区。

相应的，电容接触结构107还位于电容接触槽内。如此，有利于增加电容接触结构107的体积，从而减小电容接触结构的电阻，且有利于增加电容接触结构107与漏极区之间的接触面积，从而减小漏极区与电容接触结构107之间的接触电阻。

在另一些例子中，也可以先形成隔离结构108后形成电容接触结构107。具体地，形成隔离结构以及电容接触结构的工艺步骤包括以下步骤：在基底上形成隔离膜层；图形化隔离膜层，形成贯穿隔离膜层的相互分立的多个接触槽，图形化后的隔离膜层作为隔离结构108；在各接触槽内形成第二导电膜层，第二导电膜层作为电容接触结构107，且隔离结构108的顶面与电容接触结构107的顶面相齐平。

具体地，隔离膜层覆盖基底100整个表面上，隔离膜层位于绝缘结构103表面、字线102表面、漏极区表面以及填充层106表面。

隔离膜层的材料可以为氧化硅、氮化硅或者氮氧化硅。此外，隔离膜层可以为单层结构或者叠层结构。

图形化隔离膜层的工艺步骤可以包括：在隔离膜层上形成图形化的光刻胶层；以图形化的光刻胶层为掩膜，刻蚀隔离膜层，直至露出漏极区表面；去除图形化的光刻胶层。

在一些例子中，图形化隔离膜层露出漏极区之后，在去除图形化的光刻胶层之前，还可以对基底进行第三图形化处理，以形成与接触槽相连通的电容接触槽，相应的，后续形成第二导电膜层的工艺步骤中，第二导电膜层还位于电容接触槽内。

在一些例子中，形成第二导电膜层的工艺步骤可以包括：在各接触槽内形成第二半导体导电层；在第二半导体导电层上形成第二金属层；进行退火处理，以使第二金属层与第二半导体导电层发生反应，将部分厚度的第二半导体导电层转换为第二金属半导体化合物层；在形成第二金属半导体化合物层之后，去除未发生反应的第二金属层，其中，在每个接触槽内形成的第二金属半导体化合物层以及剩余第二半导体导电层构成电容接触结构（即第二导电膜层），第二金属半导体化合物层的顶面与电容接触结构的顶面相齐平。

可以理解的是，第二半导体导电层顶面低于隔离结构108的顶面。有关第二半导体导电层的材料可参考前述对第一半导体导电层的详细说明，有关第二金属半导体化合物层的材料可参考前述对第一金属半导体化合物层的材料的详细说明，在此不再赘述。

图17为在图14基础上的剖面结构示意图，图18为在图15基础上的剖面结构示意图。

参考图17和图18，对隔离结构108进行第二图形化处理，以形成多个位线通孔109，位线通孔109沿第一方向Y延伸。

具体地，位线通孔109用于定义后续形成的位线结构的位置和尺寸。位线通孔109露出填充层106（参考图14和图15）。在一些例子中，在沿第二方向X上，位线通孔109的宽度尺寸可以为1nm~15nm，例如可以为2nm、8nm、10nm、12nm。

在一些例子中，形成位线通孔109的工艺步骤可以包括：在隔离结构108以及电容接触结构107上形成图形化的光刻胶层；以图形化的光刻胶层为掩膜，采用干法刻蚀工艺，刻蚀图形化的光刻胶层露出的隔离结构108，以形成露出填充层106表面的位线通孔109。

继续参考图17和图18，第二图形化处理的工艺步骤还可以包括：对于每个位线接触孔104，去除至少部分填充层106（参考图14和图15），以露出至少部分位线接触孔104。

在一些例子中，对于每个位线接触孔104，可以去除全部的填充层106，以露出全部位线接触孔104。这样，可以为后续形成位线接触孔提供较大的空间位置，使得后续形成的位线接触孔具有较大的体积，从而有利于减小位线接触孔的电阻。

可以采用与刻蚀隔离结构108相同的干法刻蚀工艺，继续刻蚀去除填充层106。在另一些例子中，也可以采用区别于刻蚀隔离结构108的干法刻蚀工艺参数，刻蚀去除填充层106，或者，可以采用湿法刻蚀工艺，刻蚀去除填充层106。

在去除填充层106期间，图形化的光刻胶层可以对电容接触结构107表面起到保护作用。在去除填充层106之后，去除图形化的光刻胶层。

可以理解的是，在另一些例子中，对于至少一个位线接触孔104，也可以去除部分的填充层106，例如，位于位线接触孔104侧壁上的部分填充层106可以不被去除，保证源极区的顶面被暴露出来即可。

图19为在图17基础上的剖面结构示意图，图20为在图18基础上的剖面结构示意图。

参考图19和图20，形成多个位线结构110，位线结构110填充位线通孔109（参考图17和图18），位线结构110经由位线接触孔104内的位线接触结构136与源极区和漏极区中的一者电连接。

位线接触结构136的材料与位线结构110中的部分材料相同。换句话说，可以在形成位线结构110的工艺步骤中，同步形成位线接触结构136。

在一些例子中，形成位线结构110的工艺步骤可以包括：在位线接触孔内填充第一导电材料，以形成位线接触结构136，且在位线通孔内填充第一导电材料，以在位线通孔内形成与位线接触结构136电接触的第一位线导电层111；在第一位线导电层111上填充第二导电材料，以形成第二位线导电层121；在第二位线导电层121上形成位线盖层131，位线盖层131顶面可以与隔离结构108顶面齐平。

其中，第一位线导电层111的材料可以为多晶硅。第二位线导电层121的材料可以为铜、铝或者钨。位线盖层131的材料可以为氧化硅、氮化硅或者氮氧化硅。

此外，在形成第二位线导电层121之前，还可以形成金属阻挡层，使得金属层阻挡层位于第一位线导电层111与第二位线导电层121之间，且还可以位于第二位线导电层121的侧壁上。金属阻挡层的材料可以为TiN或者TaN。

位线接触结构136与第一位线导电层111可以为一体结构，位线接触结构136的材料与第一位线导电层111的材料相同。

继续参考图19和图20，在一些例子中，在形成位线结构110之前，还可以在位线通孔109（参考图17和图18）和露出的至少部分位线接触孔104（参考图17和图18）的侧壁上形成第一绝缘层120。由于位线接触孔104内的填充层106被全部去除，相应的，在形成第一绝缘层120的工艺步骤中，在露出的全部位线接触孔104的侧壁上形成第一绝缘层120。

在形成位线结构110以及位线接触结构136的工艺步骤中，在第一绝缘层120的侧壁上形成填充满位线接触孔的位线接触结构136和填充满位线通孔的位线结构110。

在位线通孔的侧壁和位线接触孔的侧壁上形成第一绝缘层120，有利于进一步改善位线结构110可能存在的漏电问题，且进一步改善位线接触结构136可能存在的漏电问题。具体地，可以避免相邻位线结构110之间发生漏电，也可以避免位线结构110与电容接触结构107之间发生漏电，还可以避免位线接触结构136与电容接触结构107之间发生漏电。

第一绝缘层120的形成步骤可以包括：在位线接触孔104的侧壁和底面上、位线通孔109的侧壁上、隔离结构108的表面上以及电容接触结构107的表面上形成初始绝缘膜层；对初始绝缘膜层进行回刻蚀处理，以去除位于位线接触孔104的底面上、隔离结构108的表面上以及电容接触结构107的表面上的初始绝缘膜层，剩余的初始绝缘膜层作为第一绝缘层120。

在一些例子中，第一绝缘层120可以为依次层叠的第一氮化硅层、氧化硅层和第二氮化硅层，其中，第一氮化硅层位于位线通孔109的侧壁以及位线接触孔104的侧壁表面。

在另一些例子中，第一绝缘层120也可以为单层结构，具体地，第一绝缘层120可以为氮化硅层。

图21为在图9基础上的剖面结构示意图，图22为在图10基础上的剖面结构示意图。

在另一些例子中，对于每个位线接触孔104，也可以去除部分的填充层106，参考图21及图22所示，去除至少部分填充层106包括：去除牺牲层126，保留保护层116。相应的，在露出的至少部分位线接触孔104的侧壁上形成第一绝缘层120的工艺步骤中，露出的至少部分位线接触孔104的侧壁为保护层116，形成在露出的至少部分位线接触孔104的侧壁上的第一绝缘层120位于保护层116的侧壁上。

对于位线接触结构136而言，第一绝缘层120和保护层116共同起到绝缘保护作用，因而有利于进一步避免位线接触结构136与电容接触结构107之间发生漏电，进一步避免位线接触结构136与漏极区之间发生漏电。

对于保留有保护层116的方案，第一绝缘层120可以为氮化硅层的单层结构，第一绝缘层120也可以为第一氮化硅层、氧化硅层以及第二氮化硅层的叠层结构。

上述技术方案中，在形成电容接触结构107以及隔离结构108之前，预先形成位线接触孔并在位线接触接触孔内形成填充层106。接着，在基底100上形成电容接触结构107以及隔离结构108；然后，对隔离结构108进行图形化处理，以形成多个位线通孔，且每个位线通孔暴露出沿位线通孔延伸方向排布的多个填充层106；在去除填充层暴露出位线接触孔之后，在位线接触孔内形成位线接触结构136，并在位线通孔内形成位线结构110，且位线结构110与位线接触结构136电接触，位线接触结构136与源极区电接触。如此，位线结构110的形成步骤未经历刻蚀工艺，且隔离结构108可以为位线结构110提供良好的支撑作用，有利于避免位线结构110发生倾斜的问题且使得位线结构110的结构完整。

此外，位线结构110与电容接触结构107之间经由隔离结构108起到隔离作用，相较于相关技术中位线结构与电容接触结构之间经由较为复杂的隔离膜层起到隔离作用相比，本公开实施例中隔离结构108的结构完整性更好，有利于避免位线结构110与电容接触结构107之间发生漏电。

本公开另一些实施例还提供一种半导体器件的制备方法，该制备方法与前述实施例大致相同，主要区别包括：前述实施例中，至少部分填充层为牺牲材料，在形成位线结构之前，会去除至少部分填充层，并在形成位线结构的工艺步骤中同步形成位线接触结构；而下述实施例中，至少部分填充层作为位线接触结构，在形成填充层之后、形成位线结构之前，无需执行至少去除部分填充层后再形成位线接触结构的步骤。

以下将结合附图对本公开另一些实施例提供的半导体器件的制备方法进行详细说明，需要说明的是，为了避免赘述和重复，与前述实施例相同或者相似的内容，可参考前述实施例的相应说明，以下将不再细述。

图23至图29为本公开另一些实施例中提供的半导体器件的制备方法中各步骤对应的结构示意图。

其中，图23为本公开另一些实施例提供的半导体器件的制备方法中基底的局部俯视结构示意图，图24为图23中沿BB1方向切割的剖面结构示意图，图25为图23中沿CC1方向切割的剖面结构示意图。需要说明的是，为了便于图示，图23中未示意出位线接触孔、第二绝缘层以及位线接触结构。此外，图23中示意出了后续会形成的位线结构210。

参考图23至图25，提供基底200，基底200包括多个相互间隔的有源区201，有源区包括源极区和漏极区，基底200内具有沿第一方向Y排布的多个字线202，且字线202沿第二方向X延伸；对基底200进行第一图形化处理，以形成多个位线接触孔，多个位线接触孔暴露出各有源区201的源极区。

其中，字线202包括字线导电层222以及字线盖层232，且字线202还可以包括位于字线导电层222与有源区201之间的栅介质层212。基底200还包括隔离相邻有源区201的绝缘结构203。

有关第一图形化处理的工艺步骤，可参考前述实施例的详细说明。

继续参考图23至图25，在位线接触孔的侧壁上形成第二绝缘层246；在侧壁上形成有第二绝缘层246的位线接触孔内填充满导电材料，导电材料形成位线接触结构236，且第二绝缘层246以及位线接触结构236构成填充层206。

第二绝缘层246对位线接触结构236提供隔离保护的作用，防止位线接触结构236与相邻的源极区发生漏电，且防止位线接触结构236与后续形成的电容接触结构之间发生漏电。

在一些例子中，第二绝缘层246可以包括依次层叠的第三氮化硅层、第二氧化硅层以及第四氮化硅层，其中，第三氮化硅层覆盖位线接触孔的侧壁表面。在另一些例子中，第二绝缘层246也可以为单层结构，例如，第二绝缘层246为氮化硅层、氧化硅层或者氮氧化硅层。

位线接触结构236的材料可以为多晶硅或者金属，其中，金属可以为铜、铝或者钨。

图26为在图24基础上的剖面结构示意图，图27为在图25基础上的剖面结构示意图。

参考图26和图27，在基底200上形成相互分立的多个电容接触结构207和位于多个电容接触结构207之间的隔离结构208，隔离结构208用于隔离各电容接触结构207。电容接触结构207的侧壁与隔离结构208相接触，各电容接触结构207与各有源区201的漏极区一一对应电接触。

有关形成隔离结构和电容接触结构的工艺步骤，可参考前述实施例的说明。具体地，可以先形成电容接触结构207后形成隔离结构208，也可以先形成隔离结构208后形成电容接触结构207。

电容接触结构207可以包括第一半导体导电部227以及位于第一半导体导电部227表面的第一金属半导体化合物部237。

此外，如前述实施例所述，还可以对基底进行第三图形化处理，以形成多个电容接触槽，多个电容接触槽暴露出各有源区的漏极区，相应的，形成的电容接触孔还位于电容接触槽内。

图28为在图26基础上的剖面结构示意图，图29为在图27基础上的剖面结构示意图。

参考图28和图29，对隔离结构208进行第二图形化处理，以形成多个位线通孔，位线通孔沿第一方向Y延伸；在位线通孔的侧壁上形成第三绝缘层220；在第三绝缘层220的侧壁上形成填充满位线通孔的位线结构210，位线结构210与位线接触结构236的顶面电接触。

其中，第二图形化处理期间，露出位线接触结构236表面即可停止刻蚀隔离结构208。也就是说，第二图形化处理的工艺步骤包括：形成露出位线接触结构236的顶面的位线通孔。

第三绝缘层220用于为后续形成的位线结构提供保护作用，有利于进一步避免可能发生的漏电问题。有关第三绝缘层220的材料的相关描述，可参考前述实施例中对第一绝缘层的相应描述。

在一些例子中，形成第三绝缘层220的工艺步骤可以包括：形成初始绝缘膜层，初始绝缘膜层位于位线通孔的侧壁、位线接触结构236的顶面、电容接触结构207的顶面以及隔离结构208的顶面上；对初始绝缘膜层进行回刻蚀，去除位于位线接触结构236顶面、电容接触结构207顶面以及隔离结构208顶面上的初始绝缘膜层，剩余初始绝缘膜层作为第三绝缘层220。

位线结构210可以包括：第一位线导电层211、第二位线导电层221以及位线盖层231，第一位线导电层211的材料可以为多晶硅，第二位线导电层221的材料为金属，位线盖层231的材料可以为氧化硅、氮化硅或者氮氧化硅。

在一些例子中，位线结构210还可以包括金属阻挡层，金属阻挡层位于第一位线导电层211与第二位线导电层221之间，且还位于第二位线导电层221的侧壁上。金属阻挡层的材料可以为TiN或者TaN。

可以理解的是，本公开实施例并不对位线结构中位线导电层的层数做限定，位线导电层也可以为单层结构。

上述技术方案中，在形成电容接触结构207以及隔离结构208之前，在位线接触孔内形成位线接触结构236；这样，后续在形成位线结构210的工艺步骤中无需在位线接触孔内填充导电材料，有利于降低填充导电材料的工艺难度。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自变动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：

提供基底，所述基底包括多个相互间隔的有源区，所述有源区包括源极区和漏极区，所述基底内具有沿第一方向间隔排布的多个字线，且所述字线沿第二方向延伸；

对所述基底进行第一图形化处理，以形成多个位线接触孔，多个所述位线接触孔暴露出各所述有源区的所述源极区和所述漏极区中的一者；

形成填充满所述位线接触孔的填充层；

在所述基底上形成相互分立的多个电容接触结构和位于多个所述电容接触结构之间用于隔离各所述电容接触结构的隔离结构，所述电容接触结构的侧壁与所述隔离结构相接触，各所述电容接触结构与各所述有源区的所述源极区和所述漏极区中的另一者一一对应电接触；

对所述隔离结构进行第二图形化处理，以形成多个位线通孔，所述位线通孔沿所述第一方向延伸；

形成多个位线结构，所述位线结构填充所述位线通孔，所述位线结构经由位于所述位线接触孔内的位线接触结构与所述源极区和所述漏极区中的一者电连接。

2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述位线通孔露出所述填充层；所述第二图形化处理的工艺步骤还包括：

对于每个位线接触孔，去除至少部分所述填充层，以露出至少部分所述位线接触孔；

在所述第二图形化处理之后，形成所述位线结构之前，还包括：

在所述位线通孔和露出的至少部分所述位线接触孔的侧壁上形成第一绝缘层；

形成所述位线结构的工艺步骤包括：

在所述第一绝缘层的侧壁上形成填充满所述位线接触孔的所述位线接触结构和填充满所述位线通孔的所述位线结构。

3.根据权利要求2所述的半导体器件的制备方法，其特征在于，形成所述填充层的工艺步骤包括：

形成保护层，所述保护层位于所述位线接触孔的侧壁；

在所述保护层的侧壁上形成牺牲层，所述牺牲层填充满所述位线接触孔，且所述牺牲层的材料与所述保护层的材料不同，所述牺牲层以及所述保护层构成所述填充层；

去除至少部分所述填充层，包括：

去除所述牺牲层；

在露出的至少部分所述位线接触孔的侧壁上形成所述第一绝缘层的工艺步骤中，露出的至少部分所述位线接触孔的侧壁为所述保护层，形成在露出的至少部分所述位线接触孔的侧壁上的所述第一绝缘层位于所述保护层的侧壁上。

4.根据权利要求2所述的半导体器件的制备方法，其特征在于，去除至少部分所述填充层的工艺步骤包括：对于每个位线接触孔，去除全部的所述填充层，以露出全部所述位线接触孔；

在形成所述第一绝缘层的工艺步骤中，在露出的全部所述位线接触孔的侧壁上形成所述第一绝缘层。

5.根据权利要求1所述的半导体器件的制备方法，其特征在于，形成所述填充层的工艺步骤包括：在所述位线接触孔的侧壁上形成第二绝缘层，且在形成所述电容接触结构和所述隔离结构之前，在侧壁上形成有所述第二绝缘层的所述位线接触孔内填充满导电材料，所述导电材料形成所述位线接触结构，所述第二绝缘层以及所述位线接触结构构成所述填充层；

所述第二图形化处理的工艺步骤包括：形成露出所述位线接触结构的顶面的所述位线通孔；

在形成所述位线通孔之后，形成所述位线结构之前，还包括：

在所述位线通孔的侧壁上形成第三绝缘层；

形成所述位线结构的工艺步骤包括：

在所述第三绝缘层的侧壁上形成填充满所述位线通孔的所述位线结构。

6.根据权利要求1-5任一项所述的半导体器件的制备方法，其特征在于，所述第一图形化处理的工艺步骤包括：在所述基底上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述基底，以形成多个所述位线接触孔；

形成所述填充层的工艺步骤包括：在所述位线接触孔内形成所述填充层；去除所述图形化的掩膜层，直至露出各所述有源区的所述源极区和所述漏极区中的另一者。

7.根据权利要求1-5任一项所述的半导体器件的制备方法，其特征在于，形成所述电容接触结构和所述隔离结构的工艺步骤包括：

在所述基底上形成第一导电膜层；

图形化所述第一导电膜层，形成相互分立的多个所述电容接触结构，相邻所述电容接触结构间形成隔离槽；

在所述隔离槽内填充满隔离材料以形成所述隔离结构，所述隔离结构的顶面与所述电容接触结构的顶面相齐平。

8.根据权利要求7所述的半导体器件的制备方法，其特征在于，在所述基底上形成第一导电膜层的工艺步骤包括：

在所述基底上形成第一半导体导电层；

在所述第一半导体导电层上形成第一金属层；

进行退火处理，以使所述第一金属层与所述第一半导体导电层发生反应，将部分厚度的所述第一半导体导电层转换为第一金属半导体化合物层；

在形成所述第一金属半导体化合物层之后，去除未发生反应的所述第一金属层，其中，所述第一金属半导体化合物层以及剩余所述第一半导体导电层构成所述第一导电膜层。

9.根据权利要求8所述的半导体器件的制备方法，其特征在于，在形成所述填充层之后，形成所述第一导电膜层之前，还包括：对所述基底进行第三图形化处理，以形成多个电容接触槽，多个所述电容接触槽暴露出各所述有源区的所述源极区和所述漏极区中的另一者；

在所述基底上形成所述第一半导体导电层时，所述第一半导体导电层还位于所述电容接触槽内。

10.根据权利要求1-5任一项所述的半导体器件的制备方法，其特征在于，形成所述电容接触结构和所述隔离结构的工艺步骤包括：

在所述基底上形成隔离膜层；

图形化所述隔离膜层，形成贯穿所述隔离膜层的相互分立的多个接触槽，图形化后的所述隔离膜层作为所述隔离结构；

在各所述接触槽内形成第二半导体导电层；

在所述第二半导体导电层上形成第二金属层；

进行退火处理，以使所述第二金属层与所述第二半导体导电层发生反应，将部分厚度的所述第二半导体导电层转换为第二金属半导体化合物层；

在形成所述第二金属半导体化合物层之后，去除未发生反应的所述第二金属层，其中，在每个接触槽内形成的所述第二金属半导体化合物层以及剩余所述第二半导体导电层构成所述电容接触结构，所述隔离结构的顶面与所述电容接触结构的顶面相齐平。